CN101901837A - 一种栅控pn场效应晶体管及其控制方法 - Google Patents

一种栅控pn场效应晶体管及其控制方法 Download PDF

Info

Publication number
CN101901837A
CN101901837A CN201010209299.3A CN201010209299A CN101901837A CN 101901837 A CN101901837 A CN 101901837A CN 201010209299 A CN201010209299 A CN 201010209299A CN 101901837 A CN101901837 A CN 101901837A
Authority
CN
China
Prior art keywords
grid
controlled
effect transistor
field effect
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010209299.3A
Other languages
English (en)
Inventor
王鹏飞
臧松干
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201010209299.3A priority Critical patent/CN101901837A/zh
Publication of CN101901837A publication Critical patent/CN101901837A/zh
Priority to US13/501,826 priority patent/US20120200342A1/en
Priority to PCT/CN2011/000872 priority patent/WO2011160424A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体器件技术领域，具体为一种栅控PN场效应晶体管及其控制方法。本发明公开的栅控PN场效应晶体管，包括一个半导体衬底区、位于所述衬底区左右两侧的漏区和源区、位于所述衬底区上下两侧的栅区。所述的栅控PN场效应晶体管工作在源漏pn结的正偏状态下，而且是从衬底区中央开始导通。本发明所提出的栅控PN场效应晶体管在减小漏电流的同时也增大了驱动电流，也就是在降低芯片功耗的同时提高了芯片的性能。本发明还公开了一种上述栅控PN场效应晶体管的控制方法，包括截止、导通操作。

Description

一种栅控PN场效应晶体管及其控制方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种半导体场效应晶体管及其控制方法，特别涉及一种栅控PN场效应晶体管及其控制方法。
背景技术
随着集成电路技术的不断发展，金属-氧化物-硅场效应晶体管(MOSFET)的尺寸越来越小，单位阵列上的晶体管密度也越来越高。如今的集成电路器件技术节点已经处于50纳米左右，MOSFET源漏极之间的漏电流，随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30纳米以下时，有必要使用新型的器件来获得较小的漏电流，从而降低芯片功耗。
栅控PNPN场效应晶体管是一种漏电流非常小的晶体管，可以大大降低芯片功耗。栅控PNPN场效应晶体管的基本结构100如图1所示，它包括在半导体衬底101上形成的源区102、耗尽区103、掺杂区104、漏区105以及由栅极107和栅氧化层106共同构成的栅区108。源区102和漏区105具有相反的掺杂类型。具有与源区101相反掺杂类型的区域102作为一个完全耗尽的区域，用于增加横向的导电区域。掺杂区域103与源区101具有相同的掺杂类型。源区102、耗尽区103、掺杂区104和漏区105之间构成一个p-n-p-n结结构，可以降低晶体管中的漏电流。
尽管栅控PNPN场效应晶体管的漏电流要低于传统的MOS晶体管，可以大大降低芯片功耗。但是，随着栅控PNPN场效应晶体管的尺寸缩小到20纳米以下，其漏电流也在随器件的缩小而上升。普通栅控PNPN场效应晶体管的驱动电流较MOS晶体管低2-3个数量级，因此需要提高其驱动电流，以提高集成栅控PNPN场效应晶体管芯片的性能。
发明内容
有鉴于此，本发明的目的在于提出一种新型的半导体器件结构，该半导体器件结构可以使得晶体管驱动电流上升的同时也可以抑制漏电流的增加。
为达到本发明的上述目的，本发明提出了一种栅控PN场效应晶体管，包括：
一个半导体衬底区；
位于所述半导体衬底区左右两侧的源区和漏区；
位于所述半导体衬底区上下两侧的栅介质层；
覆盖所述栅介质层的栅极。
进一步地，所述半导体衬底为单晶硅或者为多晶硅，厚度小于等于20纳米。所述栅介质层为SiO2、Si3N4、高k材料中的一种，或者为它们之中几种的混合物。所述栅极采用TiN、TaN、RuO2、Ru、WSi等金属栅材料或者为掺杂的多晶硅材料中的一种或其中的几种。
本发明所提出的栅控PN场效应晶体管工作在源漏pn结的正偏状态下，而且是从衬底区中央开始导通。本发明所提出的栅控PN场效应晶体管在减小漏电流的同时也增大了驱动电流，也就是在降低芯片功耗的同时提高了芯片的性能，非常适用于集成电路芯片特别是低功耗芯片的制造。
本发明还提出上述栅控PN场效应晶体管的控制方法，包括导通、截止操作。
对所述栅控PN场效应晶体管的截止操作如下：
对所述栅极施加第一个电压；
对所述漏极施加第二个电压。
所述第一个电压的范围为0V到3V；所述第二个电压的范围为0V到0.7V。由此，使得栅控PN场效应晶体管的源漏之间的pn结被正向偏置，栅极电压控制所述衬底区被完全耗尽，形成一个耗尽区，栅控PN场效应晶体管处于截止状态。
对所述栅控PN场效应晶体管的导通操作如下：
对所述栅极施加第三个电压；
对所述漏极施加第四个电压。
所述第三个电压的范围为-3V到0V；所述第四个电压的范围为0V到0.7V。
由此，使得栅控PN场效应晶体管的源漏之间的pn结被正向偏置，栅极电压控制所述耗尽区的宽度变窄，栅控PN场效应晶体管处于导通状态，电流由漏极经所述衬底区的中部流向源极。
本发明所提出的栅控PN场效应晶体管在减小漏电流的同时也增大了驱动电流，也就是在降低芯片功耗的同时提高了芯片的性能。
附图说明
图1为现有技术的一种栅控PNPN场效应晶体管的截面图。
图2为本发明所公开的栅控PN场效应晶体管的一个实施例的截面图。
图3a为图2所示栅控PN场效应晶体管截止时的结构示意图。
图3b为图3a所示结构的能带图。
图4a为图2所示栅控PN场效应晶体管导通时的结构示意图。
图4b为图4a所示结构的能带图。
图5为本发明所公开的栅控PN场效应晶体管的另一个实施例的截面图。
具体实施方式
下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
图2是本发明所公开的一种栅控PN场效应晶体管结构的实施例，该栅控PN场效应晶体管结构200包括n型源区201、p型漏区202、位于n型源区201与p型漏区202之间的半导体衬底区203、位于半导体衬底区203上下两侧的栅介质层204、205和金属栅极206、207。p型漏区202与n型源区201的掺杂浓度均优选为2e19cm-3，半导体衬底区203可以为轻掺杂n型或p型的单晶硅或者多晶硅，掺杂浓度优选为1e16cm-3，半导体衬底区203的厚度优选为20纳米。
对图2所示栅控PN场效应晶体管结构200进行截止操作时，首先对p型漏区202施加正电压，比如为0.2V，这使得p型漏区202与n型源区201之间的pn结被正向偏置。同时，对金属栅极207、206施加一电压，比如为0V，这使得半导体衬底区203被完全耗尽，形成一耗尽区209，使得源漏之间的pn结没有电流流过，处于截止状态，如图3a所示，此时栅控PN场效应晶体管结构200的能带图如图3b所示。
对图2所示栅控PN场效应晶体管结构200进行导通操作时，首先对p型漏区202施加正电压，比如为0.2V，这使得p型漏区202与n型源区201之间的pn结被正向偏置。同时，对金属栅极207、206施加一电压，比如为-2V，这使得之前形成的耗尽区209的宽度变窄，源漏之间的pn结在正向偏置下，从半导体衬底区的中央开始导通，电流由p型漏区202流向n型源区201，如图4a所示，此时栅控PN场效应晶体管结构200的能带图如图4b所示。
图5为本发明所公开的栅控PN场效应晶体管结构的另一个实施例的截面图。该栅控PN场效应晶体管结构300包括n型源区301、p型漏区302、栅介质层304、305和金属栅极306、307。与图2所示栅控PN场效应晶体管结构200不同的是，栅控PN场效应晶体管结构300的半导体衬底区包括一轻掺杂p型的衬底区303a和一个靠近源极301侧的n型缓变区303b，该n型缓变区303b可以降低晶体管的的漏电流。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (8)

1.一种栅控PN场效应晶体管，包括：
一个半导体衬底区；
位于所述半导体衬底区左右两侧的源区和漏区；
位于所述半导体衬底区上下两侧的栅介质层；
覆盖所述栅介质层的栅极。
2.根据权利要求1所述的栅控PN场效应晶体管，其特征在于，所述半导体衬底为单晶硅或者为多晶硅。
3.根据权利要求1所述的栅控PN场效应晶体管，其特征在于，所述半导体衬底区的厚度小于等于20纳米。
4.根据权利要求1所述的栅控PN场效应晶体管，其特征在于，所述栅介质层为TiN、TaN、RuO2、Ru或WSi金属栅材料或掺杂的多晶硅中的一种或其中的几种。
5.根据权利要求1所述的栅控PN场效应晶体管，其特征在于，所述栅极为SiO2、Si3N4、高k材料中的一种，或者为它们之中几种的混合物。
6.一种如权利要求1所述的栅控PN场效应晶体管的控制方法，包括导通、截止操作；其特征在于：
对所述栅控PN场效应晶体管的截止操作如下：
对所述栅极施加第一个电压；
对所述漏极施加第二个电压；
使所述栅控PN场效应晶体管的源漏之间的pn结被正向偏置，栅极电压控制所述衬底区被完全耗尽，形成一耗尽区，栅控PN场效应晶体管处于截止状态；
对所述栅控PN场效应晶体管的导通操作如下：
对所述栅极施加第三个电压；
对所述漏极施加第四个电压；
使所述栅控PN场效应晶体管的源漏之间的pn结被正向偏置，栅极电压控制所述耗尽区的宽度变窄，栅控PN场效应晶体管处于导通状态，电流由漏极经所述衬底区中部流向源极。
7.根据权利要求6所述栅控PN场效应晶体管的控制方法，其特征在于，所述第一个电压的范围为0V到3V；所述第二个电压的范围为0V到0.7V。
8.根据权利要求6所述栅控PN场效应晶体管的控制方法，其特征在于，所述第三个电压的范围为-3V到0V；所述第四个电压的范围为0V到0.7V。
CN201010209299.3A 2010-06-24 2010-06-24 一种栅控pn场效应晶体管及其控制方法 Pending CN101901837A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010209299.3A CN101901837A (zh) 2010-06-24 2010-06-24 一种栅控pn场效应晶体管及其控制方法
US13/501,826 US20120200342A1 (en) 2010-06-24 2011-05-19 gate controlled pn field-effect transistor and the control method thereof
PCT/CN2011/000872 WO2011160424A1 (zh) 2010-06-24 2011-05-19 一种栅控pn场效应晶体管及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010209299.3A CN101901837A (zh) 2010-06-24 2010-06-24 一种栅控pn场效应晶体管及其控制方法

Publications (1)

Publication Number Publication Date
CN101901837A true CN101901837A (zh) 2010-12-01

Family

ID=43227227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010209299.3A Pending CN101901837A (zh) 2010-06-24 2010-06-24 一种栅控pn场效应晶体管及其控制方法

Country Status (3)

Country Link
US (1) US20120200342A1 (zh)
CN (1) CN101901837A (zh)
WO (1) WO2011160424A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011160424A1 (zh) * 2010-06-24 2011-12-29 复旦大学 一种栅控pn场效应晶体管及其控制方法
EP2608263A3 (en) * 2011-12-21 2014-04-23 Imec A tunnel field-effect transistor and methods for manufacturing thereof
CN109660238A (zh) * 2018-12-27 2019-04-19 徐国强 结控管
CN111129136A (zh) * 2019-11-18 2020-05-08 宁波大学 一种基于poket结构的TFET器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324113A (zh) * 2000-05-15 2001-11-28 国际商业机器公司 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管
CN101103437A (zh) * 2005-01-31 2008-01-09 飞思卡尔半导体公司 制造平面双栅晶体管的方法
US20080224224A1 (en) * 2007-03-12 2008-09-18 Interuniversitair Microelektronica Centrum Vzw (Imec) Tunnel field-effect transistor with gated tunnel barrier
US20100140589A1 (en) * 2008-12-04 2010-06-10 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel fet switch and memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514672C (zh) * 2002-08-23 2009-07-15 快捷半导体有限公司 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置
US6909186B2 (en) * 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
CN1599076A (zh) * 2004-08-17 2005-03-23 北京大学 准双栅场效应晶体管
US7893476B2 (en) * 2006-09-15 2011-02-22 Imec Tunnel effect transistors based on silicon nanowires
EP2267782A3 (en) * 2009-06-24 2013-03-13 Imec Control of tunneling junction in a hetero tunnel field effect transistor
CN101944539B (zh) * 2009-07-09 2012-05-02 北京大学 一种独立栅控制的纳米线场效应晶体管
CN101719498B (zh) * 2009-12-01 2011-09-07 中国科学院上海微系统与信息技术研究所 混合材料反型模式圆柱体全包围栅cmos场效应晶体管
CN101901837A (zh) * 2010-06-24 2010-12-01 复旦大学 一种栅控pn场效应晶体管及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324113A (zh) * 2000-05-15 2001-11-28 国际商业机器公司 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管
CN101103437A (zh) * 2005-01-31 2008-01-09 飞思卡尔半导体公司 制造平面双栅晶体管的方法
US20080224224A1 (en) * 2007-03-12 2008-09-18 Interuniversitair Microelektronica Centrum Vzw (Imec) Tunnel field-effect transistor with gated tunnel barrier
US20100140589A1 (en) * 2008-12-04 2010-06-10 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel fet switch and memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《纳米芯片学》 20071231 蒋建飞 纳米芯片的候选器件和工程技术 上海交通大学出版社 第201页～212页 6-8 , 1 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011160424A1 (zh) * 2010-06-24 2011-12-29 复旦大学 一种栅控pn场效应晶体管及其控制方法
EP2608263A3 (en) * 2011-12-21 2014-04-23 Imec A tunnel field-effect transistor and methods for manufacturing thereof
CN109660238A (zh) * 2018-12-27 2019-04-19 徐国强 结控管
CN111129136A (zh) * 2019-11-18 2020-05-08 宁波大学 一种基于poket结构的TFET器件

Also Published As

Publication number Publication date
WO2011160424A1 (zh) 2011-12-29
US20120200342A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
CN102270663B (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
CN102097477B (zh) 带栅极的mis及mim器件
CN102751325B (zh) 一种隧穿场效应晶体管及其制造方法
Chen et al. A tunnel diode body contact structure to suppress the floating-body effect in partially depleted SOI MOSFETs
CN102983168A (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN101719517B (zh) 一种肖特基隧穿晶体管的制备方法
US20140203324A1 (en) A strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
CN102832233A (zh) Scr型ldmos esd器件
CN101901837A (zh) 一种栅控pn场效应晶体管及其控制方法
CN101777557A (zh) 半导体电路结构及其制造方法
CN112071758A (zh) 填埋式三维金属-氧化物场效应晶体管及制备方法
CN102104027B (zh) 一种在单块芯片上集成高性能器件与低功耗器件的制造方法
CN103700631A (zh) 无结mos fet器件的制备方法
CN105702721A (zh) 一种新型非对称双栅隧穿场效应晶体管
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
CN102969359A (zh) 独立栅控制的纳米线隧穿场效应器件及其制造方法
CN101221957A (zh) 双栅全耗尽soi cmos器件及其制备方法
CN103762229B (zh) 具有复合栅介质的横向功率器件
CN103985635B (zh) 一种mos晶体管的制备方法
CN112071909A (zh) 三维金属-氧化物场效应晶体管及制备方法
CN102354708B (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
CN102044433B (zh) 一种混合源漏场效应晶体管及其制备方法
JPH0230185A (ja) 半導体装置とその製造方法
CN103996702B (zh) 一种提高超结功率器件雪崩耐量的终端结构
CN101807601A (zh) 一种使用SiGe源极的栅控PNPN场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101201