CN111129136A - 一种基于poket结构的TFET器件 - Google Patents

一种基于poket结构的TFET器件 Download PDF

Info

Publication number
CN111129136A
CN111129136A CN201911131629.9A CN201911131629A CN111129136A CN 111129136 A CN111129136 A CN 111129136A CN 201911131629 A CN201911131629 A CN 201911131629A CN 111129136 A CN111129136 A CN 111129136A
Authority
CN
China
Prior art keywords
face
grid
silicon
dielectric layer
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911131629.9A
Other languages
English (en)
Inventor
胡建平
柯声伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201911131629.9A priority Critical patent/CN111129136A/zh
Publication of CN111129136A publication Critical patent/CN111129136A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于poket结构的TFET器件，包括衬底、晶化层、两个栅极、源极、漏极、两个栅介质层、硅基沟道和口袋，衬底、晶化层、两个栅极、源极、漏极、两个栅介质层、硅基沟道和口袋分别为长方体结构，晶化层固定设置在衬底上，晶化层的下端面与衬底的上端面贴合，源极、口袋、硅基沟道和漏极按照从左到右的顺序排布在晶化层上，第一栅介质层位于硅基沟道和口袋的前侧，第一栅极位于第一栅介质层的前侧，第二栅介质层位于硅基沟道和口袋的后侧，第二栅极位于第二栅介质层的后侧；优点是具有较大的导通电流，在集成电路设计领域应用时，采用较少的数量即可实现集成电路的大驱动电流，从而可以减小集成电路的面积和功耗。

Description

一种基于poket结构的TFET器件
技术领域
本发明涉及一种TFET器件，尤其是涉及一种基于poket结构的TFET器件。
背景技术
CMOS器件是半导体器件中最常用的开关。然而在近几年，当CMOS器件的尺寸达到纳米级别时，受亚阈值斜率(SS)、寄生效应和短沟道效应等限制，其功耗变得难以进一步降低。隧道场效应晶体管(TFET)器件相对于CMOS器件可以克服亚阈值摆幅(SS)的物理限制，目前已经成为降低电源电压和功耗的主要器件之一。然而，由于带间隧穿现象，TFET器件只能获得较低的导通电流，这大大限制了它在集成电路设计领域的应用，因此如何提高TFET器件的导通电流是目前亟待解决的问题。
TFET器件的导通电流取决于电子隧穿概率，而电子隧穿概率与隧穿距离成反比关系，故减小TFET器件的隧穿距离是增大其导通电流的关键。公开号为CN207542249U的中国专利中公开了一种传统的TFET器件，其结构如图1所示。该TFET器件中，当栅极接入电源时，源区价带和沟道区导带之间的能带将会靠近，从而减小隧穿距离，实现电子隧穿。但是，该TFET器件的材料为GeSn，由此其隧穿距离比较大，以致其导通电流比较小。当集成电路需要大驱动电流时，需要增加该TFET器件的数量来满足设计需求，最终导致集成电路面积和功耗的增加。
发明内容
本发明所要解决的技术问题是提供一种基于poket结构的TFET器件，该TFET器件具有较大的导通电流，在集成电路设计领域应用时，采用较少的数量即可实现集成电路的大驱动电流，从而可以减小集成电路的面积和功耗。
本发明解决上述技术问题所采用的技术方案为：一种基于poket结构的TFET器件，包括衬底、晶化层、结构相同的两个栅极、源极、漏极、结构相同的两个栅介质层、硅基沟道和口袋，所述的衬底、所述的晶化层、两个所述的栅极、所述的源极、所述的漏极、两个所述的栅介质层、所述的硅基沟道和所述的口袋分别为长方体结构；所述的晶化层固定设置在所述的衬底上，所述的晶化层的下端面与所述的衬底的上端面贴合，所述的晶化层的前端面与所述的衬底的前端面位于同一平面，所述的晶化层的后端面与所述的衬底的后端面位于同一平面，所述的晶化层的左端面与所述的衬底的左端面位于同一平面，所述的晶化层的右端面与所述的衬底的右端面位于同一平面；所述的源极、所述的口袋、所述的硅基沟道和所述的漏极按照从左到右的顺序排布在所述的晶化层上，所述的源极的下端面、所述的口袋的下端面、所述的硅基沟道的下端面和所述的漏极的下端面分别与所述的晶化层的上端面贴合固定连接，所述的源极的左端面与所述的晶化层的左端面位于同一平面，所述的源极的右端面与所述的口袋的左端面贴合固定连接，所述的口袋的右端面与所述的硅基沟道的左端面贴合固定连接，所述的硅基沟道的右端面与所述的漏极的左端面贴合固定连接，所述的漏极的右端面与所述的晶化层的右端面位于同一平面，所述的源极的上端面、所述的口袋的上端面、所述的硅基沟道的上端面和所述的漏极的上端面位于同一平面，所述的源极的前端面、所述的口袋的前端面、所述的硅基沟道的前端面和所述的漏极的前端面位于同一平面且该平面位于所述的晶化层的前端面所在平面的后侧，所述的源极的后端面、所述的口袋的后端面、所述的硅基沟道的后端面和所述的漏极的后端面位于同一平面且该平面位于所述的晶化层的后端面所在平面的前侧，所述的源极的后端面所在平面与所述的晶化层的后端面所在平面之间的距离等于所述的源极的前端面所在平面与所述的晶化层的前端面所在平面之间的距离；将两个所述的栅极分别称为第一栅极和第二栅极，将两个所述的栅介质层分别称为第一栅介质层和第二栅介质层。所述的第一栅介质层位于所述的硅基沟道和所述的口袋的前侧，所述的第一栅介质层的下端面与所述的晶化层的上端面贴合固定连接，所述的第一栅介质层的后端面分别与所述的硅基沟道的前端面和所述的口袋的前端面贴合固定连接，所述的第一栅介质层的左端面与所述的口袋区的左端面位于同一平面，所述的第一栅介质层的右端面与所述的硅基沟道的右端面位于同一平面，所述的第一栅介质层的上端面与所述的硅基沟道的上端面位于同一平面；所述的第一栅极位于所述的第一栅介质层的前侧，所述的第一栅极的后端面与所述的第一栅介质层的前端面贴合固定连接，所述的第一栅极的下端面与所述的晶化层的上端面贴合固定连接，所述的第一栅极的左端面与所述的第一栅介质层的左端面位于同一平面，所述的第一栅极的右端面与所述的第一栅介质层的右端面位于同一平面，所述的第一栅极的前端面与所述的晶化层的前端面位于同一平面，所述的第一栅极的上端面与所述的第一栅介质层的上端面位于同一平面；所述的第二栅介质层位于所述的硅基沟道和所述的口袋的后侧，所述的第二栅介质层的下端面与所述的晶化层的上端面贴合固定连接，所述的第二栅介质层的前端面分别与所述的硅基沟道的后端面和所述的口袋的后端面贴合固定连接，所述的第二栅介质层的左端面与所述的口袋区的左端面位于同一平面，所述的第二栅介质层的右端面与所述的硅基沟道的右端面位于同一平面，所述的第二栅介质层的上端面与所述的硅基沟道的上端面位于同一平面；所述的第二栅极位于所述的第二栅介质层的后侧，所述的第二栅极的前端面与所述的第二栅介质层的后端面贴合固定连接，所述的第二栅极的下端面与所述的晶化层的上端面贴合固定连接，所述的第二栅极的左端面与所述的第二栅介质层的左端面位于同一平面，所述的第二栅极的右端面与所述的第二栅介质层的右端面位于同一平面，所述的第二栅极的后端面与所述的晶化层的后端面位于同一平面，所述的第二栅极的上端面与所述的第二栅介质层的上端面位于同一平面；所述的漏极沿左右方向的长度等于所述的源极沿左右方向的长度，所述的第一栅极沿前后方向的长度等于所述的第二栅极沿前后方向的长度，所述的第一栅介质层沿前后方向的长度等于所述的第二栅介质层沿前后方向的长度，所述的口袋沿左右方向的长度小于所述的硅基沟道沿左右方向的长度，所述的口袋沿左右方向的长度与所述的硅基沟道沿左右方向的长度之和等于所述的漏极沿左右方向的长度。
所述的衬底的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，所述的晶化层的材料为Ge，所述的晶化层通过采用激光再晶化工艺处理形成，所述晶化层的厚度为100～200nm，每个所述的栅极的材料均为多晶硅，所述的源极的材料为InAs，且掺杂浓度为1*1020cm-3，所述的漏极的材料为GaSb，且掺杂浓度为5*1018cm-3，每个所述的栅介质层的材料均为HfO2，所述的硅基沟道的材料为GaSb，且掺杂浓度为1*1014cm-3，所述的口袋的材料为InSb，且掺杂浓度为1*1014cm-3。该结构可以进一步减小隧穿距离，增大导通电流。
所述的衬底沿左右方向的长度为60nm，沿前后方向的长度为52nm，厚度为40nm，每个所述的栅极沿左右方向的长度为20nm，沿前后方向的长度为5nm，厚度为40nm，所述的源极沿左右方向的长度为20nm，沿前后方向的长度为40nm，厚度为40nm，所述的漏极沿左右方向的长度为20nm，沿前后方向的长度为40nm，厚度为40nm，每个所述的栅介质层沿左右方向的长度均为20nm，沿前后方向的长度均为1nm，厚度均为40nm，所述的硅基沟道沿左右方向的长度为15nm，沿前后方向的长度为40nm，厚度为40nm，所述的口袋沿左右方向的长度为5nm，沿前后方向的长度为40nm，厚度为40nm。
与现有技术相比，本发明的优点在于通过在在硅基沟道左侧与源极右侧设置口袋，口袋从硅基沟道左端向右延伸至源极右端，口袋沿左右方向的长度小于源极沿左右方向的长度，口袋沿上下方向的高度等于源极沿上下方向的高度，口袋沿前后方向的长度等于源极沿前后方向的长度，口袋沿左右方向的中心线与源极沿左右方向的中心线所在直线重合，口袋的上端面与源极、漏极和硅基沟道的上端面位于同一平面，口袋的下端面与源极、漏极和硅基沟道的下端面位于同一平面，第一栅介质层设置在硅基沟道与口袋的前侧，且第一栅介质层的后端面与硅基沟道和口袋的前端面贴合连接，第一栅极材料层设置在第一栅介质层的前侧，且第一栅极材料层的后端面与第一栅介质层的前端面贴合连接，第二栅介质层设置在硅基沟道与口袋的后侧，且第二栅介质层的前端面与硅基沟道、口袋的后端面贴合连接，第二栅极材料层设置在第二栅介质层的前侧，且第二栅极材料层的后端面与第二栅介质层的前端面贴合连接，由此实现本发明的基于口袋结构的TFET器件，该TFET器件中，口袋设置在硅基沟道与源极之间，极大地改善整个TFET器件的能带，在保证栅极、漏极和源极各自独立功能的基础上，增大电子的隧穿概率，从而使TFET器件在具有较小的尺寸基础上，得到较大的导通电流，亚阈效应小，有效地解决了短沟效应，本发明的TFET器件具有较大的导通电流，在集成电路设计领域应用时，采用较少的数量即可实现集成电路的大驱动电流，从而可以减小集成电路的面积和功耗。
附图说明
图1为现有的TFET器件的结构图；
图2为本发明的基于poket结构的TFET器件的立体图；
图3为本发明的基于poket结构的TFET器件和现有的TFET器件的转移特性曲线对比图；
图4为本发明的基于poket结构的TFET器件和现有的TFET器件的能带对比图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例；如图2所示，一种基于poket结构的TFET器件，包括衬底1、晶化层2、结构相同的两个栅极、源极3、漏极4、结构相同的两个栅介质层、硅基沟道5和口袋6，衬底1、晶化层2、两个栅极、源极3、漏极4、两个栅介质层、硅基沟道5和口袋6分别为长方体结构；晶化层2固定设置在衬底1上，晶化层2的下端面与衬底1的上端面贴合，晶化层2的前端面与衬底1的前端面位于同一平面，晶化层2的后端面与衬底1的后端面位于同一平面，晶化层2的左端面与衬底1的左端面位于同一平面，晶化层2的右端面与衬底1的右端面位于同一平面；源极3、口袋6、硅基沟道5和漏极4按照从左到右的顺序排布在晶化层2上，源极3的下端面、口袋6的下端面、硅基沟道5的下端面和漏极4的下端面分别与晶化层2的上端面贴合固定连接，源极3的左端面与晶化层2的左端面位于同一平面，源极3的右端面与口袋6的左端面贴合固定连接，口袋6的右端面与硅基沟道5的左端面贴合固定连接，硅基沟道5的右端面与漏极4的左端面贴合固定连接，漏极4的右端面与晶化层2的右端面位于同一平面，源极3的上端面、口袋6的上端面、硅基沟道5的上端面和漏极4的上端面位于同一平面，源极3的前端面、口袋6的前端面、硅基沟道5的前端面和漏极4的前端面位于同一平面且该平面位于晶化层2的前端面所在平面的后侧，源极3的后端面、口袋6的后端面、硅基沟道5的后端面和漏极4的后端面位于同一平面且该平面位于晶化层2的后端面所在平面的前侧，源极3的后端面所在平面与晶化层2的后端面所在平面之间的距离等于源极3的前端面所在平面与晶化层2的前端面所在平面之间的距离；将两个栅极分别称为第一栅极7和第二栅极8，将两个栅介质层分别称为第一栅介质层9和第二栅介质层10。第一栅介质层9位于硅基沟道5和口袋6的前侧，第一栅介质层9的下端面与晶化层2的上端面贴合固定连接，第一栅介质层9的后端面分别与硅基沟道5的前端面和口袋6的前端面贴合固定连接，第一栅介质层9的左端面与口袋6区的左端面位于同一平面，第一栅介质层9的右端面与硅基沟道5的右端面位于同一平面，第一栅介质层9的上端面与硅基沟道5的上端面位于同一平面；第一栅极7位于第一栅介质层9的前侧，第一栅极7的后端面与第一栅介质层9的前端面贴合固定连接，第一栅极7的下端面与晶化层2的上端面贴合固定连接，第一栅极7的左端面与第一栅介质层9的左端面位于同一平面，第一栅极7的右端面与第一栅介质层9的右端面位于同一平面，第一栅极7的前端面与晶化层2的前端面位于同一平面，第一栅极7的上端面与第一栅介质层9的上端面位于同一平面；第二栅介质层10位于硅基沟道5和口袋6的后侧，第二栅介质层10的下端面与晶化层2的上端面贴合固定连接，第二栅介质层10的前端面分别与硅基沟道5的后端面和口袋6的后端面贴合固定连接，第二栅介质层10的左端面与口袋6区的左端面位于同一平面，第二栅介质层10的右端面与硅基沟道5的右端面位于同一平面，第二栅介质层10的上端面与硅基沟道5的上端面位于同一平面；第二栅极8位于第二栅介质层10的后侧，第二栅极8的前端面与第二栅介质层10的后端面贴合固定连接，第二栅极8的下端面与晶化层2的上端面贴合固定连接，第二栅极8的左端面与第二栅介质层10的左端面位于同一平面，第二栅极8的右端面与第二栅介质层10的右端面位于同一平面，第二栅极8的后端面与晶化层2的后端面位于同一平面，第二栅极8的上端面与第二栅介质层10的上端面位于同一平面；漏极4沿左右方向的长度等于源极3沿左右方向的长度，第一栅极7沿前后方向的长度等于第二栅极8沿前后方向的长度，第一栅介质层9沿前后方向的长度等于第二栅介质层10沿前后方向的长度，口袋6沿左右方向的长度小于硅基沟道5沿左右方向的长度，口袋6沿左右方向的长度与硅基沟道5沿左右方向的长度之和等于漏极4沿左右方向的长度。
本实施例中，衬底1的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，晶化层2的材料为Ge，晶化层2通过采用激光再晶化工艺处理形成，所述晶化层2的厚度为100～200nm，每个栅极的材料均为多晶硅，源极3的材料为InAs，且掺杂浓度为1*1020cm-3，漏极4的材料为GaSb，且掺杂浓度为5*1018cm-3，每个栅介质层的材料均为HfO2，硅基沟道5的材料为GaSb，且掺杂浓度为1*1014cm-3，口袋6的材料为InSb，且掺杂浓度为1*1014cm-3。
本实施例中，衬底1沿左右方向的长度为60nm，沿前后方向的长度为52nm，厚度为40nm，每个栅极沿左右方向的长度为20nm，沿前后方向的长度为5nm，厚度为40nm，源极3沿左右方向的长度为20nm，沿前后方向的长度为40nm，厚度为40nm，漏极4沿左右方向的长度为20nm，沿前后方向的长度为40nm，厚度为40nm，每个栅介质层沿左右方向的长度均为20nm，沿前后方向的长度均为1nm，厚度均为40nm，硅基沟道5沿左右方向的长度为15nm，沿前后方向的长度为40nm，厚度为40nm，口袋6沿左右方向的长度为5nm，沿前后方向的长度为40nm，厚度为40nm。
为验证本发明的基于poket结构的TFET器件的优异性能，将本发明的基于poket结构的TFET器件和现有的TFET器件的转移特性以及能带特性分别进行仿真对比。其中本发明的基于poket结构的TFET器件和现有的TFET器件的转移特性曲线对比图如图3所示，本发明的基于poket结构的TFET器件和现有的TFET器件的能带对比图如图4所示。
分析图3可知：本发明的基于poket结构的TFET器件的导通电流比现有的TFET器件(公开号为CN207542249U的中国专利中公开的TFET器件)的导通电流大了一个数量级，并且本发明的基于poket结构的TFET器件的漏电流比现有的TFET器件的漏电流小了近三个数量级，由此可知，本发明的基于poket结构的TFET器件的比现有的TFET器件不但具有更大的导通电流，而且具有更低的漏电流，功耗更低，在电流方面具有更优的性能。
分析图4可知：本发明的基于poket结构的TFET器件的源区价带与口袋导带距离比现有的TFET器件的源区价带与沟道导带更靠近，本发明的基于poket结构的TFET器件的隧穿距离比现有的TFET器件的隧穿距离更小。

Claims (3)

1.一种基于poket结构的TFET器件，其特征在于包括衬底、晶化层、结构相同的两个栅极、源极、漏极、结构相同的两个栅介质层、硅基沟道和口袋，所述的衬底、所述的晶化层、两个所述的栅极、所述的源极、所述的漏极、两个所述的栅介质层、所述的硅基沟道和所述的口袋分别为长方体结构；
所述的晶化层固定设置在所述的衬底上，所述的晶化层的下端面与所述的衬底的上端面贴合，所述的晶化层的前端面与所述的衬底的前端面位于同一平面，所述的晶化层的后端面与所述的衬底的后端面位于同一平面，所述的晶化层的左端面与所述的衬底的左端面位于同一平面，所述的晶化层的右端面与所述的衬底的右端面位于同一平面；
所述的源极、所述的口袋、所述的硅基沟道和所述的漏极按照从左到右的顺序排布在所述的晶化层上，所述的源极的下端面、所述的口袋的下端面、所述的硅基沟道的下端面和所述的漏极的下端面分别与所述的晶化层的上端面贴合固定连接，所述的源极的左端面与所述的晶化层的左端面位于同一平面，所述的源极的右端面与所述的口袋的左端面贴合固定连接，所述的口袋的右端面与所述的硅基沟道的左端面贴合固定连接，所述的硅基沟道的右端面与所述的漏极的左端面贴合固定连接，所述的漏极的右端面与所述的晶化层的右端面位于同一平面，所述的源极的上端面、所述的口袋的上端面、所述的硅基沟道的上端面和所述的漏极的上端面位于同一平面，所述的源极的前端面、所述的口袋的前端面、所述的硅基沟道的前端面和所述的漏极的前端面位于同一平面且该平面位于所述的晶化层的前端面所在平面的后侧，所述的源极的后端面、所述的口袋的后端面、所述的硅基沟道的后端面和所述的漏极的后端面位于同一平面且该平面位于所述的晶化层的后端面所在平面的前侧，所述的源极的后端面所在平面与所述的晶化层的后端面所在平面之间的距离等于所述的源极的前端面所在平面与所述的晶化层的前端面所在平面之间的距离；
将两个所述的栅极分别称为第一栅极和第二栅极，将两个所述的栅介质层分别称为第一栅介质层和第二栅介质层。所述的第一栅介质层位于所述的硅基沟道和所述的口袋的前侧，所述的第一栅介质层的下端面与所述的晶化层的上端面贴合固定连接，所述的第一栅介质层的后端面分别与所述的硅基沟道的前端面和所述的口袋的前端面贴合固定连接，所述的第一栅介质层的左端面与所述的口袋区的左端面位于同一平面，所述的第一栅介质层的右端面与所述的硅基沟道的右端面位于同一平面，所述的第一栅介质层的上端面与所述的硅基沟道的上端面位于同一平面；所述的第一栅极位于所述的第一栅介质层的前侧，所述的第一栅极的后端面与所述的第一栅介质层的前端面贴合固定连接，所述的第一栅极的下端面与所述的晶化层的上端面贴合固定连接，所述的第一栅极的左端面与所述的第一栅介质层的左端面位于同一平面，所述的第一栅极的右端面与所述的第一栅介质层的右端面位于同一平面，所述的第一栅极的前端面与所述的晶化层的前端面位于同一平面，所述的第一栅极的上端面与所述的第一栅介质层的上端面位于同一平面；
所述的第二栅介质层位于所述的硅基沟道和所述的口袋的后侧，所述的第二栅介质层的下端面与所述的晶化层的上端面贴合固定连接，所述的第二栅介质层的前端面分别与所述的硅基沟道的后端面和所述的口袋的后端面贴合固定连接，所述的第二栅介质层的左端面与所述的口袋区的左端面位于同一平面，所述的第二栅介质层的右端面与所述的硅基沟道的右端面位于同一平面，所述的第二栅介质层的上端面与所述的硅基沟道的上端面位于同一平面；所述的第二栅极位于所述的第二栅介质层的后侧，所述的第二栅极的前端面与所述的第二栅介质层的后端面贴合固定连接，所述的第二栅极的下端面与所述的晶化层的上端面贴合固定连接，所述的第二栅极的左端面与所述的第二栅介质层的左端面位于同一平面，所述的第二栅极的右端面与所述的第二栅介质层的右端面位于同一平面，所述的第二栅极的后端面与所述的晶化层的后端面位于同一平面，所述的第二栅极的上端面与所述的第二栅介质层的上端面位于同一平面；
所述的漏极沿左右方向的长度等于所述的源极沿左右方向的长度，所述的第一栅极沿前后方向的长度等于所述的第二栅极沿前后方向的长度，所述的第一栅介质层沿前后方向的长度等于所述的第二栅介质层沿前后方向的长度，所述的口袋沿左右方向的长度小于所述的硅基沟道沿左右方向的长度，所述的口袋沿左右方向的长度与所述的硅基沟道沿左右方向的长度之和等于所述的漏极沿左右方向的长度。
2.根据权利要求1所述的一种基于poket结构的TFET器件，其特征在于所述的衬底的材料为N型单晶硅，N型单晶硅的掺杂浓度为5*1018cm-3，所述的晶化层的材料为Ge，所述的晶化层通过采用激光再晶化工艺处理形成，所述晶化层的厚度为100～200nm，每个所述的栅极的材料均为多晶硅，所述的源极的材料为InAs，且掺杂浓度为1*1020cm-3，所述的漏极的材料为GaSb，且掺杂浓度为5*1018cm-3，每个所述的栅介质层的材料均为HfO2，所述的硅基沟道的材料为GaSb，且掺杂浓度为1*1014cm-3，所述的口袋的材料为InSb，且掺杂浓度为1*1014cm-3。
3.根据权利要求1所述的一种基于poket结构的TFET器件，其特征在于所述的衬底沿左右方向的长度为60nm，沿前后方向的长度为52nm，厚度为40nm，每个所述的栅极沿左右方向的长度为20nm，沿前后方向的长度为5nm，厚度为40nm，所述的源极沿左右方向的长度为20nm，沿前后方向的长度为40nm，厚度为40nm，所述的漏极沿左右方向的长度为20nm，沿前后方向的长度为40nm，厚度为40nm，每个所述的栅介质层沿左右方向的长度均为20nm，沿前后方向的长度均为1nm，厚度均为40nm，所述的硅基沟道沿左右方向的长度为15nm，沿前后方向的长度为40nm，厚度为40nm，所述的口袋沿左右方向的长度为5nm，沿前后方向的长度为40nm，厚度为40nm。
CN201911131629.9A 2019-11-18 2019-11-18 一种基于poket结构的TFET器件 Pending CN111129136A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911131629.9A CN111129136A (zh) 2019-11-18 2019-11-18 一种基于poket结构的TFET器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911131629.9A CN111129136A (zh) 2019-11-18 2019-11-18 一种基于poket结构的TFET器件

Publications (1)

Publication Number Publication Date
CN111129136A true CN111129136A (zh) 2020-05-08

Family

ID=70495737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911131629.9A Pending CN111129136A (zh) 2019-11-18 2019-11-18 一种基于poket结构的TFET器件

Country Status (1)

Country Link
CN (1) CN111129136A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901837A (zh) * 2010-06-24 2010-12-01 复旦大学 一种栅控pn场效应晶体管及其控制方法
US20160064535A1 (en) * 2014-09-02 2016-03-03 Imec Vzw Heterosection tunnel field-effect transistor (tfet)
CN105870170A (zh) * 2016-04-20 2016-08-17 杭州电子科技大学 一种肖特基结隧穿场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901837A (zh) * 2010-06-24 2010-12-01 复旦大学 一种栅控pn场效应晶体管及其控制方法
US20160064535A1 (en) * 2014-09-02 2016-03-03 Imec Vzw Heterosection tunnel field-effect transistor (tfet)
CN105870170A (zh) * 2016-04-20 2016-08-17 杭州电子科技大学 一种肖特基结隧穿场效应晶体管

Similar Documents

Publication Publication Date Title
US9461114B2 (en) Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same
CN101740621B (zh) 具有金属源极的隧道场效应晶体管
US9455275B2 (en) High voltage semiconductor devices
CN101336483B (zh) 高迁移率功率金属氧化物半导体场效应晶体管
KR102138063B1 (ko) 도핑되지 않은 드레인 언더랩 랩-어라운드 영역들을 갖는 터널링 전계 효과 트랜지스터들(ｔｆｅｔ들)
TWI723139B (zh) 包含銦鎵砷通道的場效電晶體以及增強場效電晶體的效能的方法
US9871106B2 (en) Heterogeneous pocket for tunneling field effect transistors (TFETs)
US8637851B2 (en) Graphene device having physical gap
KR20160083805A (ko) 낮은 턴온 전압을 갖는 터널 전계효과 트랜지스터
CN105118858A (zh) 纵向隧穿场效应晶体管
JP6023206B2 (ja) １つのトランジスタを有するｒａｍメモリセル
Ramesh et al. Top-down InGaAs nanowire and fin vertical FETs with record performance
CN105870182B (zh) 一种三明治结构双栅垂直隧穿场效应晶体管
Narula et al. A Comprehensive Review on FinFET, Gate All Around, Tunnel FET: Concept, Performance and Challenges
KR101580828B1 (ko) 대칭형 터널 전계 효과 트랜지스터의 임의 변화 최소화를 위한 디자인 파라미터 결정 장치 및 결정 방법
CN111129136A (zh) 一种基于poket结构的TFET器件
CN109560128B (zh) 隧穿场效应晶体管
US9425297B2 (en) Semiconductor devices
JP5196470B2 (ja) 二重絶縁ゲート電界効果トランジスタ
Ashok et al. Investigation of Novel Z-shaped Gate TFET with Improved Device Characteristics
KR101743570B1 (ko) 수직 구조 터널 전계 효과 트랜지스터 및 그 제조 방법
KR101684798B1 (ko) 터널링 트랜지스터 및 이의 제조 방법
US9337352B1 (en) Floating gate flash memory device and compilation method thereof
CN104282754A (zh) 高性能高集成度l形栅控肖特基势垒隧穿晶体管
Lin et al. An Analytical Model for Hybrid Multiple-Gate (HMG) Tunnel FET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508

RJ01 Rejection of invention patent application after publication