CN1324113A - 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管 - Google Patents
具有分离栅的自对准双栅金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN1324113A CN1324113A CN01117935A CN01117935A CN1324113A CN 1324113 A CN1324113 A CN 1324113A CN 01117935 A CN01117935 A CN 01117935A CN 01117935 A CN01117935 A CN 01117935A CN 1324113 A CN1324113 A CN 1324113A
- Authority
- CN
- China
- Prior art keywords
- grid
- medium
- different
- formation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 11
- 230000005669 field effect Effects 0.000 title description 4
- 230000009977 dual effect Effects 0.000 title 1
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 18
- 230000007797 corrosion Effects 0.000 description 11
- 238000005260 corrosion Methods 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000003631 wet chemical etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101000652417 Bacillus subtilis Superoxide-inducible protein 5 Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 titanium metals Chemical class 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
双栅集成电路结构及其制造方法,包括:形成具有沟道层和在沟道层每侧上的第一绝缘层的层叠结构;在层叠结构上形成开口;在开口中形成漏区和源区;使沟道层的第一部分露出;在沟道层上形成第一栅介质层;在第一栅介质上形成第一栅极;使沟道层的第二部分露出;在沟道层上形成第二栅介质层;在第二栅介质层上形成第二栅极;利用自对准离子注入掺杂漏和源区,其中第一栅极和第二栅极彼此分别形成。
Description
本发明一般涉及具有电气分离的顶栅和底栅的自对准双栅金属氧化物半导体(DG-MOSFET)。另外，本发明中，顶栅和底栅可以由不同材料形成。
双栅金属氧化物半导体场效应晶体管(DG-MOSFET)是一种具有控制沟道中的载流子的顶栅和底栅的MOSFET。双栅MOSFET具有优于常规单栅MOSFET的几个优点：较高的跨导，低寄生电容，避免掺杂剂波动效应，具有优异的短沟道特性。另外，可以得到沟道长度低达20nm且沟道区中不必掺杂的良好短沟道特性。于是可以防止隧穿、掺杂剂量子化、及与沟道掺杂有关的杂质散射问题。
常规系统试图使具有顶栅和底栅的双栅结构与沟道区自对准。然而，仍没有实现这种自对准结构的令人满意的方法。先前的努力一般集中在以下几方面。第一方面包括将硅(Si)腐蚀成立柱结构并在其周围淀积栅(垂直场效应晶体管(FET))。第二方面是将绝缘体上的硅膜腐蚀成细棒形，使源/漏接触位于棒的两端，并在该细Si棒的所有三个表面上淀积栅材料。另一种方式是制造常规的单栅MOSFET，然后利用键合-深腐蚀技术，形成第二栅。第四种常规方法起始于薄SOI膜，然后通过腐蚀掩模氧化物在其下构图和挖隧道，从而形成悬空的Si桥。然后，该方法在悬空的Si桥周围淀积栅材料。
上述所有方法都存在严重缺陷。例如，第一和第二种方法需要厚度为10nm的垂直立柱或Si棒，但难以在很好控制厚度的条件下达到这种尺寸，难以防止反应离子刻蚀(RIE)损伤。同时，在垂直(第一种方法)情况下，难以实现与掩埋在立柱下的源/漏端子的低串联电阻接触。在后一种(第二种方法)情况下，器件宽度受到Si棒高度的限制。在第三种情况下，厚度控制和顶/底栅自对准是主要问题。在第四种情况下，对栅长的控制很差，两个栅是电连接的，并必须由相同材料形成。
由K.K.Chan,G.M.Cohen,Y.Taut,H.S.P.Wong于1999年3月19日中请的、题为“Self-Aligned Double-Gate MOSFET by SelectiveEpitaxy and Silicon Wafer Bonding Techniques”的09/272297号共同待审申请(以下称为Chan)，采用了一种制造具有与沟道区自对准的顶栅和底栅的双栅MOSFET结构的方法，这里引入该文献作参考。该方法克服了大部分上述问题。但，顶栅和底栅仍然物理连接。这是由于只在一个工艺步骤中淀积栅材料作为“全围沟道(all-around the channel)”栅的缘故。
因为以下原因某些应用中不希望这样。首先，从电路设计的观点出发，两个电分离的栅较好。第二，底栅和顶栅基本上由相同材料构成，所以只能制造对称的DG-MOSFET。无法实现底栅材料与顶栅不同的不对称DG-MOSFET。
Chan披露了通过形成悬空硅桥(沟道)，然后围绕它保形地淀积栅材料，从而形成“全围沟道”栅的方法。为实现良好的阈值电压控制，沟道厚度应薄至3-5nm。还不清楚这种薄桥能否以足够高的成品率进行加工。所以，会造成对Chan所提出方法的限制。
所以，需要能够通过分别淀积顶栅和底栅形成的自对准DG-MOSFET。这种结构将产生许多优点。例如，分别形成各个栅，可以使各个栅电分离；可以以不同材料和不同厚度制造各栅，可以提供平面化的、容易连接器件的结构。此外，能够形成非常薄沟道的DG-MOSFET也是所需要的。
因此，本发明的目的是提供一种双栅集成电路结构及其制造方法，所说方法包括：形成具有沟道层和在沟道层每一侧上的第一绝缘层的层叠结构；在层叠结构上形成开口；在开口中形成漏和源；去掉层叠结构的某些部分，使沟道层的第一部分露出；在沟道层上形成第一栅介质层；在第一栅介质层上形成第一栅极；去掉层叠结构的某些部分，使沟道层的第二部分露出；在沟道层上形成第二栅介质层；在第二栅介质层上形成第二栅极；利用自对准离子注入，掺杂漏区和源区，其中第一栅极和第二栅极是分别形成的。
栅介质一般由SiO2构成，但也可以由其它介质材料形成。另外，与顶栅有关的栅介质不同于与底栅有关的栅介质。于是可以由不同厚度和不同材料构成栅介质。
从以下结合附图对本发明优选实施例的详细介绍中，可以更好地理解本发明的上述和其它目的、方案与优点，其中：
图1是展示用于制造膜叠层的一部分淀积和键合的示意图；
图2是展示用于制造膜叠层的一部分淀积和键合的示意图；
图3是展示用于制造膜叠层的一部分淀积和键合的示意图；
图4是展示用于制造膜叠层的一部分淀积和键合的示意图；
图5是展示用于制造膜叠层的一部分淀积和键合的示意图；
图6是展示用于制造膜叠层的一部分淀积和键合的示意图；
图7是沿图8中的线L-L取的剖面示意图；
图8是根据本发明制造的DG-MOSFET的俯视示意图；
图9是沿L-L线取的图10的剖面示意图；
图10是根据本发明制造的DG-MOSFET的俯视示意图，展示通过外延将SOI沟道延伸到源和漏区中的情况；
图11是展示侧壁垫的示意图；
图12是展示用源/漏材料填充源和漏沟槽及随后利用CMP平面化的示图；
图13是展示源和漏凹部的示图；
图14是展示填充有介质材料的源和漏凹下区的示图；
图15是展示上部氮化膜腐蚀情况的示图；
图16是展示侧壁形成情况的示图；
图17是展示生长了顶栅介质后的结构的示图；
图18是展示淀积了顶栅材料并通过CMP平面化后的结构的示图；
图19是展示具有用于限定器件台面的氮化物硬掩模的结构的示图；
图20是沿线L-L取的图19的剖面图；
图21是展示台面腐蚀后沿线L-L线的结构的示图；
图22是展示台面腐蚀后沿线W-W线的结构的示图；
图23是展示沿线L-L的侧壁的示图；
图24是展示沿线W-W的侧壁的示图；
图25是展示将台面连续腐蚀成盒状后沿L-L的结构的示图；
图26是展示将台面连续腐蚀成盒状后沿L-L的结构的示图；
图27是展示沿线L-L的结构及通过氧化隔离暴露的源和漏侧壁的情况的示图；
图28是展示沿线W-W的结构及通过氧化隔离暴露的源和漏侧壁的情况的示图；
图29是展示通过湿法腐蚀去除了底部氮化膜后沿线L-L的结构的示图；
图30是展示通过湿法腐蚀去除了底部氮化膜后沿线W-W的结构的示图；
图31是展示底栅介质生长后、底栅材料淀积后、及其通过CMP平面化后沿线L-L的结构的示图；
图32是展示底栅介质生长后、底栅材料淀积后、及其通过CMP平面化后沿线W-W的结构的示图；
图33是展示去除了源漏凹下区域中的介质，并形成了侧壁后沿线L-L的结构的示图；
图34是展示去除了源漏凹下区域中的介质，并形成了侧壁后沿线W-W的结构的示图；
图35是沿线L-L展示自对准源/漏注入情况的示图；
图36是沿线L-L展示自对准硅化物形成情况的示图；
图37是沿线L-L展示自对准硅化物形成情况的示图。
图38是沿线L-L展示用介质材料填充凹下的源和漏区的情况的示图；
图39是展示用于腐蚀过量底栅材料的氮化物硬掩模的俯视图和沿线L-L的剖面图；
图40是展示用于腐蚀过量底栅材料的氮化物硬掩模的沿线W-W的俯视图；
图41是沿线L-L展示利用介质淀积和CMP钝化和平面化器件的情况的示图；
图42是沿线W-W展示利用介质淀积和CMP钝化和平面化器件的情况的示图；
图43是沿线L-L展示利用介质淀积和CMP钝化和平面化器件的情况的示图；
图44是沿线W-W展示利用介质淀积和CMP钝化和平面化器件的情况的示图；
图45是展示用于接触器件源、漏及顶栅和底栅的接触孔(通路)开口的示图；
图46是展示用于接触器件源、漏及顶栅和底栅的接触孔(通路)开口的示图；
图47是展示用于接触器件源、漏及顶栅和底栅的接触孔(通路)开口和金属的示图；
图48是沿线W-W展示局部完成的本发明结构的示图；
图49是本发明结构的俯视图。
下面介绍本发明的具有电分离的顶栅和底栅的自对准双栅金属氧化物半导体(DG-MOSFET)及其制造方法。并且，顶栅和底栅由不同材料构成。如图1-6所示，本发明从形成一系列层开始。首先，本发明在称为施主晶片的单晶片5A上形成薄二氧化硅1(例如厚约2nm)。第二，在二氧化硅层1上形成氮化硅层2(例如厚可以约为100nm)。第三，在氮化层2上形成厚二氧化硅层3(例如厚约400nm)。第四，将该结晶晶片键合到支撑晶片4上。该键合利用硼腐蚀停止、灵活的切割(smartcut)等标准的硅晶片键合技术和所属领域技术人员公知的其它技术实施(关于键合技术的具体讨论，参见Jean-Pierre Colinge的Silicon-On-Isulator Technology,2ndEd Kluwer Academic Publishers,1997,这里引入作参考)。然后，将SOI层5形成为MOSFET沟道希望的厚度。例如，如果采用灵活的切割技术，将薄Si层从施主晶片5A表面上转移到支撑晶片4上。转移的Si层一般键合到例如SiO2等绝缘膜上，因此称作绝缘体上硅(SOI)。转移SOI膜的厚度由作为灵活切割技术的一部分的氢注入的深度决定。一旦SOI膜转移到支撑晶片4上，便可以通过氧化和剥离进一步减薄之。SOI膜厚一般利用椭球测量仪或X射线衍射技术监测(见G.M.Cohent等人，Applied Physics Lrtters,75(6),p.787,8月1999，这里入引作参考)。
然后，在SOI层5上形成薄二氧化硅层6(约2nm)。然后在二氧化硅层6上形成厚氮化硅层7(例如约150nm)。
完成第一系列层后，本发明将两个区8腐蚀成层叠膜。如图7-8所示，腐蚀停止(或其它类似的控制结构)的位置在掩埋氧化物(BOX)3中的某一距离。两个区之间的距离将变成所制造的MOSFET栅的长度(Lg)。
为了清楚起见，本公开沿不同剖面线展示本发明的结构和方法。例如，图7,9,11-18,20,21,23,25,27,29,31,33-38,40,41,43,45和47是沿线L-L切割图8和9中所示结构俯视图的示图。
本发明接着开始一系列步骤再成形被腐蚀区。首先，如图9和10所示，从单晶SOI5沟道选择性生长外延硅(epi)延伸9。外延延伸9延伸到被腐蚀区8，并在被腐蚀区的整个周边生长。外延延伸9的尺寸较好是约50nm。该延伸也可以通过生长例如SiGe、SiGeC等其它合金或所属领域技术人员公知的其它合适材料实现。
然后，本发明在被腐蚀区8的侧壁上形成侧壁垫10，如图11所示。这一步骤通过在整个结构上淀积介质(图中未包括)实现。该介质的厚度决定着所得衬垫10的厚度。该介质也可以是一种复合体(例如顺序淀积氧化层和氮化层)，以提供腐蚀选择性。在优选实施例中，采用反应离子刻蚀形成侧壁垫10。另外，进行各向同性腐蚀(反应离子刻蚀或湿法化学腐蚀)，去掉SOI沟道的露出的硅延伸上的残留衬垫介质。
然后，如图12所示，本发明形成源/漏区11。这一步骤通过首先在腐蚀区8中淀积非晶硅或多晶硅11实现。如图12所示，淀积非晶硅，直到非晶硅的高度高于氮化物7的上表面。第二，采用化学机械抛光(CMP)平面化该上表面。CMP工艺主要去除非晶Si，并对氮化物7具有选择性。然后，如图13所示，采用反应离子刻蚀在源/漏区11中形成凹部12。最后，如图14所示，在凹下区12淀积介质13(例如氧化物)，使该介质与凹下区12完全一致。然后，通过CMP平面化该介质。
另外，本发明再成形结构的上部，如图15所示。首先，通过湿法化学腐蚀(例如热磷酸)去除上部的氮化物7。第二，如图16所示，形成侧壁14。该侧壁是通过以下步骤得到的，在整个结构上保形地淀积介质，然后腐蚀介质形成侧壁。该介质的厚度决定着侧壁14的厚度。第三，湿法化学腐蚀(例如氢氟酸)去除上部的牺牲基层氧化物6。然后，在SOI沟道5的上表面上，生长顶栅介质15，如图17所示。保形地淀积顶栅材料16(例如掺杂的多晶硅或钨)，从而形成栅极，如图18所示。最后，化学机械抛光平面化上表面。CMP工艺利用对氮化物7具有选择性的浆料主要去除了顶栅材料。然后，在结构上设置台面硬掩模17，如图19和20所示。台面硬掩模由较好是厚100nm并且随后被构图的淀积氮化膜构成。图22,24,26,28,30,32,42,44,46和48都是沿图19所示线W-W取的剖面图。
更具体说，本发明利用台面硬掩模17隔离各器件。该结构的构图方法如下：(1)反应腐蚀刻蚀(RIE)穿过SOI膜，停止在氮化膜，如图21和22所示；(2)在整个结构上，保形地淀积例如厚较好是75nm的低温氧化物(LTO)等介质，然后腐蚀该介质形成侧壁18，如图23和24所示；(3)通过腐蚀到BOX3中一定距离，完成台面腐蚀，如图25和26所示。该工艺期间，底部氮化物2的侧壁也露出。
如图27和28所示，本发明生长热氧化物19用于隔离露出的源和漏侧壁。然后，如图29和30所示，湿法化学腐蚀(例如热磷酸)去掉底部氮化物2和上部氮化物硬掩模17。去除底部氮化物2的结果是在宽度方向沿器件形成隧道20，沿长度方向形成悬空桥。另外，湿法化学腐蚀(例如氢氟酸)去除底部牺牲基层氧化物L。
然后，如图31和32所示，本发明形成底栅22。底栅22的形成方法如下。首先，在SOI沟道5的下表面上形成底栅介质21。保形地淀积底栅材料22(例如掺杂的多晶硅，钨等)，形成底栅。然后，CMP平面化上表面。CMP工艺主要去除了底栅材料，该CMP对LTO具有选择性。
如图33所示，腐蚀源/漏帽盖介质LTO13。在整个结构上保形地淀积介质，形成侧壁23，如图34所示。再说一次，该介质的厚度决定了所得衬垫的厚度。然后腐蚀该介质，形成最后的侧壁结构23。
然后，采用自对准离子注入24，掺杂源/漏区11，从而重掺杂硅11，如图35所示。为掩蔽SOI沟道区与离子注入，顶多晶硅栅16用作自对准注入掩模。侧壁垫23使源/漏注入偏移沟道区。该注入后是快速热退火，用于激活掺杂剂。
然后，进行自对准硅化工艺，在源/漏和栅11上形成硅化物26，如图37所示，该步骤可利用所属领域技术人员公知任何标准工艺进行。例如，在硅化物的制备中，在整个结构上保形地淀积例如钴(Co)或钛(Ti)等金属，如图36所示，然后加热该结构。淀积硅化物后，在硅化物上保形地淀积例如LTO等介质，形成LTO帽盖27，如图38所示。之后是CMP平面化上表面。CMP工艺主要去除介质材料27，对硅化物26和/或栅材料16和22具有选择性。
由于CMP工艺的有限选择性，会去掉一些或全部栅硅化物26。这种情况下，可以重复自对准硅化工艺，形成新的栅硅化物。然后，完成底栅22。首先，淀积较好约100nm的氮化物或LTO膜27，然后光刻构图，形成限定底栅区28的硬掩模，如图39的俯视图和图40中沿线L-L的剖面图所示。第二，腐蚀过量的底栅材料向下到达BOX3，淀积厚钝化介质29，如图41和42所示。再利用CMP平面化上表面。CMP工艺主要去除介质材料29，该CMP选择性地不去除氮化物硬掩模28。然后淀积第二钝化介质30，如图43和44所示。
然后，在源和漏11上形成接触孔31，并利用光刻构图和腐蚀，在两个栅16,22上腐蚀接触孔32，如图45和46所示。然后淀积金属33，并构图形成与源、漏及底栅和顶栅的电接触，如图47和48所示。如果栅长非常短，则施加两层金属，以便对于顶栅接触来说采用更宽松的设计规则。图49是已完成结构的俯视图。本发明的特定改进可以实现优于现有技术的许多优点。首先，本发明在两个不同的步骤中淀积顶栅和底栅，形成了电分离的顶栅和底栅，这样一来产生了许多优点。例如，底栅可用于控制阈值电压，从而允许用于低功率应用的混合阈值电压(Vt)电路。
这种结构还能够增大电路密度。在各个栅电分离时，双栅MOSFET是具有两个输入栅的四端器件。所以，一个器件便可用于实现二进制逻辑运算，例如NOR(nFET)或NAND(pFET)单元。这些二进制逻辑功能的实现一般需要每个单元有两个标准MOSFET。这种电路密度的增大还可应于模拟电路，例如，通过在一个栅上加振荡电压，在另一个栅上加信号(数据)电压，可以实现混合器。
由于本发明分别生长顶栅和底栅及各自的栅介质，所以各个栅及栅介质可由不同材料构成，具有不同厚度。另外，可以在每个栅中引入不同的掺杂浓度和掺杂元素。所以，可以形成不对称栅。不对称双栅MOSFET对于使各个栅一起实现速度和两栅分别用于实现低功率和高密度的混合应用来说最有利，例如应用于静态随机存取存储器(SRAM)。
另外，本发明提供一种平面结构，更容易连接器件。可以要求具有约3-5nm厚的非常薄沟道的器件，以实现良好的阈值电压特性。制造具有薄层的悬空硅桥可能会降低总成品率。本发明支持具有厚层22的沟道。所以本发明可以制造具有非常薄沟道的器件，并可使这种器件实现良好的阈值电压特性，本发明还利用了降低串联电阻的自对准硅化工艺。
尽管结合优选实施例介绍了本发明，但所属领域的技术人员应认识到，可以利用所附权利要求书精神和范围内的改进方式实施本发明。
Claims (43)
1、一种晶体管，包括：
沟道区；
所说沟道区顶部上的第一栅；
所说沟道区下方的第二栅；
其中所说第一栅和所说第二栅彼此电气分离。
2、如权利要求1的晶体管，其中所说第一栅具有不同于所说第二栅的掺杂浓度。
3、如权利要求1的晶体管，其中所说第一栅包括不同于所说第二栅的掺杂物质。
4、如权利要求1的晶体管，还包括所说第一栅下方的第一栅介质和所说第二栅上方的第二栅介质。
5、如权利要求1的晶体管，其中所说第一栅具有第一导电接触，所说第二栅具有第二导电接触，所说第一导电接触和所说第二导电接触共面。
6、如权利要求1的晶体管，其中所说第一栅具有不同于所说第二栅的材料。
7、如权利要求1的晶体管，其中所说第一栅具有不同于所说第二栅的厚度。
8、如权利要求1的晶体管，其中所说第一栅、所说第二栅和所说沟道区构成平面化结构。
9、如权利要求4的晶体管，其中所说第一栅介质具有不同于所说第二栅介质的材料。
10、如权利要求4的晶体管，其中所说第一栅介质具有不同于所说第二栅介质的厚度。
11、一种具有至少一个晶体管的半导体芯片，所说晶体管包括：
沟道区；
所说沟道区顶部上的第一栅；
所说沟道区下方的第二栅；
其中所说第一栅具有与所说第二栅不同的材料。
12、如权利要求11的半导体芯片，其中所说第一栅和所说第二栅具有不同的掺杂剂浓度。
13、如权利要求11的半导体芯片，其中所说第一栅和所说第二栅具有不同的掺杂剂物质。
14、如权利要求11的半导体芯片，还包括所说第一栅下方的第一栅介质和所说第二栅上方的第二栅介质。
15、如权利要求14的半导体芯片，其中所说第一栅介质具有不同于所说第二栅介质的材料。
16、如权利要求14的半导体芯片，其中所说第一栅介质具有不同于所说第二栅介质的厚度。
17、如权利要求11的半导体芯片，其中所说第一栅具有第一导电接触，所说第二栅具有第二导电接触，所说第一导电接触和所说第二导电接触共面。
18、如权利要求11的半导体芯片，其中所说第一栅和所说第二栅电气分离。
19、如权利要求11的半导体芯片，其中所说第一栅和所说第二栅具有不同厚度。
20、如权利要求11的半导体芯片，其中所说第一栅、所说第二栅和所说沟道区形成平面化结构。
21、一种形成晶体管的方法，包括：
形成包括沟道区上方的第一栅的层叠结构；
去掉所说沟道区下方所说层叠结构的某些部分；
在所说沟道区下方形成第二栅，
其中所说第一栅和所说第二栅彼此电气分离。
22、如权利要求21的形成晶体管的方法，其中所说第一栅在所说去除工艺期间支撑所说沟道区。
23、如权利要求21的形成晶体管的方法，其中所说第一栅具有不同于所说第二栅的掺杂浓度。
24、如权利要求21的形成晶体管的方法，还包括在所说第一栅和所说第二栅中掺不同的掺杂物质。
25、如权利要求21的形成晶体管的方法，还包括在所说第一栅下方形成第一栅介质，在所说第二栅上方形成第二栅介质。
26、如权利要求24的形成晶体管的方法，其中所说第一栅介质具有不同于所说第二栅介质的材料。
27、如权利要求24的形成晶体管的方法，其中所说第一栅介质具有不同于所说第二栅介质的厚度。
28、如权利要求21的形成晶体管的方法，还包括在所说第一栅下方形成第一栅氧化物，在所说第二栅上方形成第二栅氧化物。
29、如权利要求21的形成晶体管的方法，其中所说第一栅具有第一导电接触，所说第二栅具有第二导电接触，所说第一导电接触和所说第二导电接触共面。
30、如权利要求21的形成晶体管的方法，其中所说第一栅具有不同于所说第二栅的材料。
31、如权利要求21的形成晶体管的方法，其中所说第一栅具有不同于所说第二栅的厚度。
32、如权利要求21的形成晶体管的方法，其中所说第一栅、所说第二栅和所说沟道区形成平面化结构。
33、一种制造双栅晶体管的方法，包括：
形成具有沟道层和在所说沟道层的每侧上的第一绝缘层的层叠结构；
在所说层叠结构中形成开口；
在所说开口中形成漏区和源区；
去掉所说层叠结构的某些部分，使所说沟道层的第一部分露出；
在所说沟道层上形成第一栅介质层；
在所说第一栅介质层上形成第一栅极；
去掉所说层叠结构的某些部分，使所说沟道层的第二部分露出；
在所说沟道层上形成第二栅介质层；
在所说第二栅介质层上形成第二栅极；
掺杂所说漏区和源区，
其中所说第一栅极和所说第二栅极彼此分别形成。
34、如权利要求33的方法，其中所说第一栅极和第二栅极是电分离的。
35、如权利要求33的方法，其中所说漏区和源区的所说掺杂包括自对准离子注入。
36、如权利要求33的方法，其中所说方法还包括形成所说第一栅极，使之厚度大于所说第二栅极的厚度。
37、如权利要求33的方法，其中所说方法还包括形成所说第一栅极，使之具有大于所说第二栅极的宽度。
38、如权利要求33的方法，其中所说方法还包括形成所说第一栅介质，使之具有大于所说第二栅介质的宽度。
39、如权利要求33的方法，还包括由第一材料形成所说第一栅极，由第二材料形成所说第二栅极。
40、如权利要求33的方法，还包括由第一材料形成所说第一栅介质，由第二材料形成所说第二栅介质。
41、如权利要求33的方法，其中去除所说层叠结构的某些部分的所说步骤，使所说沟道层的第二部分露出，在所说层叠结构中形成隧道，其中所说隧道形成在上层和下层之间。
42、如权利要求33的方法，其中所说第一栅介质包括不同于所说第二栅介质的材料。
43、如权利要求33的方法，其中所说第一栅介质具有不同于所说第二栅介质的厚度。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20413100P | 2000-05-15 | 2000-05-15 | |
| US60/204,131 | 2000-05-15 | ||
| US09/612,260 US6982460B1 (en) | 2000-07-07 | 2000-07-07 | Self-aligned gate MOSFET with separate gates |
| US09/612,260 | 2000-07-07 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100651111A Division CN100356526C (zh) | 2000-05-15 | 2001-05-14 | 制造晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1324113A true CN1324113A (zh) | 2001-11-28 |
| CN1219329C CN1219329C (zh) | 2005-09-14 |
Family
ID=26899213
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB01117935XA Expired - Fee Related CN1219329C (zh) | 2000-05-15 | 2001-05-14 | 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管 |
| CNB2005100651111A Expired - Fee Related CN100356526C (zh) | 2000-05-15 | 2001-05-14 | 制造晶体管的方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100651111A Expired - Fee Related CN100356526C (zh) | 2000-05-15 | 2001-05-14 | 制造晶体管的方法 |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JP3872316B2 (zh) |
| KR (1) | KR100503722B1 (zh) |
| CN (2) | CN1219329C (zh) |
| DE (1) | DE10119411B4 (zh) |
| IE (1) | IE20010380A1 (zh) |
| IL (1) | IL143013A (zh) |
| SG (1) | SG103287A1 (zh) |
| TW (1) | TW490745B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322590C (zh) * | 2003-06-24 | 2007-06-20 | 北京大学 | 一种双栅金属氧化物半导体晶体管及其制备方法 |
| CN100444405C (zh) * | 2004-07-02 | 2008-12-17 | 中华映管股份有限公司 | 双栅级薄膜电晶体与像素结构及其制造方法 |
| CN100459165C (zh) * | 2002-09-27 | 2009-02-04 | 因芬尼昂技术股份公司 | 具两控制区的集成场效应晶体管及制造方法 |
| CN101901837A (zh) * | 2010-06-24 | 2010-12-01 | 复旦大学 | 一种栅控pn场效应晶体管及其控制方法 |
| CN103022124A (zh) * | 2011-09-22 | 2013-04-03 | 中芯国际集成电路制造(北京)有限公司 | 双栅晶体管及其制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100497672B1 (ko) * | 2002-05-10 | 2005-07-01 | 재단법인서울대학교산학협력재단 | 자기 배열 에스오아이 더블 게이트 트랜지스터를 이용한디램 및 이의 제조방법 |
| DE10241945A1 (de) * | 2002-09-10 | 2004-03-18 | Infineon Technologies Ag | Verfahren zum Herstellen eines planaren Transistors und planarer Transistor |
| JP4546021B2 (ja) | 2002-10-02 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 |
| WO2004088757A1 (ja) * | 2003-03-28 | 2004-10-14 | Fujitsu Limited | 半導体装置及びその製造方法 |
| FR2853454B1 (fr) | 2003-04-03 | 2005-07-15 | St Microelectronics Sa | Transistor mos haute densite |
| WO2005055326A1 (ja) * | 2003-12-05 | 2005-06-16 | National Institute Of Advanced Industrial Science And Technology | 二重ゲート電界効果トランジスタ |
| JP2005174964A (ja) * | 2003-12-05 | 2005-06-30 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
| JP2005167163A (ja) * | 2003-12-05 | 2005-06-23 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
| JP2005174960A (ja) * | 2003-12-05 | 2005-06-30 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
| KR100679693B1 (ko) * | 2004-10-29 | 2007-02-09 | 한국과학기술원 | 비대칭적인 일함수를 갖는 이중 게이트 구조를 이용한2비트 비휘발성 메모리 소자 제조 방법 및 그 구조 |
| US7202117B2 (en) * | 2005-01-31 | 2007-04-10 | Freescale Semiconductor, Inc. | Method of making a planar double-gated transistor |
| US7288805B2 (en) | 2005-02-24 | 2007-10-30 | International Business Machines Corporation | Double gate isolation |
| KR100745902B1 (ko) | 2005-10-24 | 2007-08-02 | 주식회사 하이닉스반도체 | 비휘발성 강유전체 메모리 장치 |
| US8685823B2 (en) * | 2011-11-09 | 2014-04-01 | International Business Machines Corporation | Nanowire field effect transistor device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4378627A (en) * | 1980-07-08 | 1983-04-05 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| JPS63308386A (ja) * | 1987-01-30 | 1988-12-15 | Sony Corp | 半導体装置とその製造方法 |
| US5296727A (en) * | 1990-08-24 | 1994-03-22 | Fujitsu Limited | Double gate FET and process for manufacturing same |
| US5166084A (en) * | 1991-09-03 | 1992-11-24 | Motorola, Inc. | Process for fabricating a silicon on insulator field effect transistor |
| US5273921A (en) * | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
| KR960002103B1 (ko) * | 1993-02-26 | 1996-02-10 | 현대전자산업주식회사 | 이중 게이트 박막트랜지스터 구조 및 그 제조방법 |
| JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5604368A (en) * | 1994-07-15 | 1997-02-18 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective lateral epitaxy |
| US5773331A (en) * | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
| JP3699823B2 (ja) * | 1998-05-19 | 2005-09-28 | 株式会社東芝 | 半導体装置 |
| US6331476B1 (en) * | 1998-05-26 | 2001-12-18 | Mausushita Electric Industrial Co., Ltd. | Thin film transistor and producing method thereof |
| US6037204A (en) * | 1998-08-07 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company | Silicon and arsenic double implanted pre-amorphization process for salicide technology |
| US6365465B1 (en) * | 1999-03-19 | 2002-04-02 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques |
| KR100372820B1 (ko) * | 1999-06-29 | 2003-02-20 | 주식회사 하이닉스반도체 | 이중 실리콘 모스펫 및 그 제조방법 |
-
2001
- 2001-03-30 TW TW090107605A patent/TW490745B/zh not_active IP Right Cessation
- 2001-04-18 IE IE20010380A patent/IE20010380A1/en not_active IP Right Cessation
- 2001-04-20 DE DE10119411.0A patent/DE10119411B4/de not_active Expired - Fee Related
- 2001-04-23 KR KR10-2001-0021685A patent/KR100503722B1/ko not_active IP Right Cessation
- 2001-05-07 IL IL143013A patent/IL143013A/en not_active IP Right Cessation
- 2001-05-12 SG SG200102828A patent/SG103287A1/en unknown
- 2001-05-14 CN CNB01117935XA patent/CN1219329C/zh not_active Expired - Fee Related
- 2001-05-14 JP JP2001143342A patent/JP3872316B2/ja not_active Expired - Fee Related
- 2001-05-14 CN CNB2005100651111A patent/CN100356526C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459165C (zh) * | 2002-09-27 | 2009-02-04 | 因芬尼昂技术股份公司 | 具两控制区的集成场效应晶体管及制造方法 |
| CN1322590C (zh) * | 2003-06-24 | 2007-06-20 | 北京大学 | 一种双栅金属氧化物半导体晶体管及其制备方法 |
| CN100444405C (zh) * | 2004-07-02 | 2008-12-17 | 中华映管股份有限公司 | 双栅级薄膜电晶体与像素结构及其制造方法 |
| CN101901837A (zh) * | 2010-06-24 | 2010-12-01 | 复旦大学 | 一种栅控pn场效应晶体管及其控制方法 |
| CN103022124A (zh) * | 2011-09-22 | 2013-04-03 | 中芯国际集成电路制造(北京)有限公司 | 双栅晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW490745B (en) | 2002-06-11 |
| IL143013A0 (en) | 2002-04-21 |
| IE20010380A1 (en) | 2002-02-20 |
| CN100356526C (zh) | 2007-12-19 |
| CN1670929A (zh) | 2005-09-21 |
| KR20010105160A (ko) | 2001-11-28 |
| DE10119411A1 (de) | 2001-11-29 |
| DE10119411B4 (de) | 2015-06-11 |
| CN1219329C (zh) | 2005-09-14 |
| JP2002016255A (ja) | 2002-01-18 |
| KR100503722B1 (ko) | 2005-07-26 |
| SG103287A1 (en) | 2004-04-29 |
| JP3872316B2 (ja) | 2007-01-24 |
| IL143013A (en) | 2007-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1219329C (zh) | 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管 | |
| CN101142688B (zh) | 具有应变沟道区的非平面mos结构 | |
| CN100337334C (zh) | 双栅极场效应晶体管及其制造方法 | |
| KR960002088B1 (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
| CN1150611C (zh) | 存储单元结构及其制造方法 | |
| JP3361922B2 (ja) | 半導体装置 | |
| EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
| US6060746A (en) | Power transistor having vertical FETs and method for making same | |
| JP4004040B2 (ja) | 半導体装置 | |
| US7691708B2 (en) | Trench type MOSgated device with strained layer on trench sidewall | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| CN101189730A (zh) | 具有增强迁移率的应变沟道的非平面体晶体管及制造方法 | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| CN1577850A (zh) | 有部分或全包围栅电极的非平面半导体器件及其制造方法 | |
| CN103545371A (zh) | 用于功率mos晶体管的装置和方法 | |
| JP2004319808A (ja) | Ｍｉｓ電界効果トランジスタ及びその製造方法 | |
| CN1758437A (zh) | 半导体集成电路及其制造方法 | |
| KR100656239B1 (ko) | 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는 트렌치-게이트 파워 디바이스 | |
| CN1956221A (zh) | 具有介质应力产生区的晶体管及其制造方法 | |
| JP2002170955A (ja) | 半導体装置およびその製造方法 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN116825844A (zh) | 一种半导体器件及其制备方法 | |
| JP3433041B2 (ja) | 半導体装置 | |
| CN1294657C (zh) | 双栅极场效应晶体管及其制造方法 | |
| CN100505275C (zh) | 双极晶体管和背栅晶体管的结构和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171117 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171117 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050914 Termination date: 20190514 |