JPH0230185A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置に係り、特にＭＩＳ型電界効果Ｉ−
ランシスタの高電流駆動能力化、高信頼度化に好適なＭ
ＩＳ型電界効果トランジスタに関する。

［従来の技術］ 従来のＭＩＳ型電界効果トランジスタの高侶頓度構造の
代表的なものとしては、特開昭６０−１２１７７１　’
；ｊに記載のような低濃度ドレイン（い才）ゆるＬ　Ｄ
　Ｉ）　、　Ｌｊｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｊｎ
）構造があげられ、また、Ｌ　Ｄ　Ｉ）の改良型として
高電流睡勅能力化を実現したものに特開昭６２２００７
５７号に記載されているようなマスグドＬ　Ｄ　Ｄ　、
つまり、低濃度ドレイン構造をドレイン側のみに形成し
た非対称Ｌ　Ｉ）　Ｄ構造があげられる。

後者を第２図に示す。図中の７が高濃度拡散層であり、
４が低濃度拡散層である。通常ｎチャネルＭＯ３＋−ラ
ンジスタの場合、前者の不純物濃度はｉ　ｏ”ｃ＋ｎ−
’以上でヒ素で形成サレ、後者ハ１０　”Ｃｍ−’程度
でリンで形成されている。

［発明が解決しようどする課題］ 上記従来技術において、ＬＤＤ構造は、高信頼度化を実
現するための低濃度層がソース側にも存在することによ
り、電流駆動能力を犠牲にしており、また、マスクドＬ
ＤＤでは、ソース側の低濃度Ｊａがないため電流駆動能
力が向上はするが、ソース高濃度拡散層と基板あるいは
ウェルとで形成される接合の逆方向耐圧が不足する。後
者について、図３を用いて説明する。

第３図（ａ）、（ｂ）は、ｎ壁高濃度拡散層７をもつゲ
ート付ダイオードとその深さ方向の不純物プロファイル
である。通常高濃度拡散層７はヒ素で形成されるため、
分布は（ａ）中の３０の如く急峻なプロファイルとなる
。また、サブミクロンのゲート長のデバイスを形成する
場合裁板表面付近は、３１の如く閾値電圧制御用不純物
導入により、表面濃度はｌ　Ｑ１７ｃｍ−３以上となっ
ている。

この時、上記ｎ”Ｍ７と基板１で形成されるダイオード
の逆方向リーク電流は（Ｑ）中の３３のようになる。こ
れはバンド間トンネルにより生ずる電流で、印加電圧か
ら５Ｖ以下でも流れ始めている。また、グー１〜長が０
．５μｍ以下になると（ａ）中の３２の如くパンチスル
ース１〜ツバ層が必要となるが、その場合は、（ｃ）中
の３４の如くさらに低電圧においてリーク電流が流れ始
め、５Ｖの電源は使用できない。上記問題は、この非対
称ＭＯＳトランジスタのソース、基板間に電位差の生じ
ない用い方をすればさけることができるが、実際のＬＳ
Ｉ内ではメモリの周辺回路等のロジックにおいて用いら
れる、ＮＡＮＤ、あるいはＯＲゲートでＭＯＳトランジ
スタが直列となる場合に顕著となる。

本発明の目的は、上記非対１４１Ｍ０５ｈランジスタに
おいて、ソース側の接合リーク電流を低減することにあ
る。

［課題を解決するための手段］ 上記目的は、ＭＩＳ型トランジスタのドレイン側にのみ
低濃度層（つまり、Ｌ　Ｄ　Ｄ　構造とする）を設け、
かつ、ソース側には緩傾斜型不純物プロファイルを有す
る高濃度層、あるいは、急峻な不純物プロファイルを有
する高濃度層とその周囲をおおう低濃度層を設けること
により達成される。

代表的な構造を第１図に示す。図中の５が緩傾斜型不純
物プロファイルを有する高濃度層である。

［作用］ ソース側に高濃度層を設けると、第２図のマスクドＬＤ
Ｄの如く、従来ＬＤＤ構造のソース側の低濃度層による
寄生抵抗を排除でき高電流湘動能力化を実現できる。ま
た、その高濃度層を緩傾斜型不純物プロファイルで形成
することにより、接合の電界を緩和できるため接合リー
ク電流を減少させることができる。これを第４図を用い
て詳細にのべる。（、）が深さ方向不純物プロファイル
を示しており、図中の４０が本発明をｎチャネルＭＯＳ
トランジスタに応用したときの拡達層で。

リンを用いて形成したものである。このときの接合リー
ク電流を（ｂ）中の４１に示す。従来のヒ素のみによる
リーク電流３３に比べ、リーク電流の立上り電圧が２Ｖ
以上向上し、５ｖをこえている。これにより、接合特性
を劣化させることなく。

高雷流叩動１ｉと力を有する非対称ＬＤＤ構造を実現で
きる。

また、第５図（ｂ）に示したように、ソース側高濃度層
５０の周囲に低濃度層５１を形成する（いわゆる二重ド
レイン）構造にしても上記特性を得られる。ｎチャネル
の場合、５図（ｂ）中の５０はヒ素、５１はリンで形成
することにより、本構造が容易に得られる。

なお、本発明の特徴は、ソース側の直列寄生抵抗を減少
させたい非対称型ＭＥＳ型電界効果トランジスタにおい
て、ソース側高濃度層の改良するものである。このため
、ドレイン側はいかなる構造でもよく、神々の高耐圧構
造にすれば良い。

［実施例］ 実施例１゜ 以下に本発明の第１の実施例を第６図に用いて１悦明す
る。

まず、第６図（ａ）に示した構造は第５図（ａ）に示し
た構造に、短チャネル効果効防止用のパンチスルースト
ッパ層として全面に高濃度埋め込み層１０を形成したも
のである。これにより、ゲート長がハーフミクロン以下
の領域においても、本発明のトランジスタを使用できる
。一般にソース側の高、ｌ濃度層を緩傾斜型、あるいは
二重拡散型に形成すると１くレインに比べ拡散層深さが
大きくなり、短チヤネル効果が増大する。本実施例はこ
れを防ぐことができる。

また第６図（ｂ）は、第６図（ａ）におけるソース側二
重拡散型拡散ＷＪ５，９の低濃度層９を高濃度）ＴｉＩ
４．７よりも大きく形成した。これにより、」二記効果
の他に接合耐圧の向上、接合容量の低減を図ることかで
きる。パンチスルーストッパ層の形状は任意でよく、チ
ャネル下部ソース、ドレイン間に高濃度／ｅがあればよ
い。

実施例２゜ 次に本発明の第２の実施例を第７図を用いて説明する。

まず、第７図（ａ）はドレイン側をＬＤＤ構造とし、ソ
ース側にＤ　Ｓ　Ａ　（Ｄｉｆｆｕｓｉｏｎ　Ｓｅｌｆ
Ａｌｉｇｎ）的にチャネル部を形成し、その間のチャネ
ル下部１２を低濃度拡散層、あるいは、そのＭ２Ｓ部の
閾値電圧をデプレッション化（例えばその絶対値を１〜
３ｖにする）する。これは、このＭＯ３Ｉ−ランジスタ
の実効チャネル長をソースからの拡散量で定めるもので
、ゲート長（ゲート電極の幅）よりも非常に実効チャネ
ル長の短いものができ、高′市流１’ｉμ動能力化を実
現できる。図中の１」がＤＳＡで形成されたチャネル部
であり、１２が低濃度拡散層、あるいはデプレッション
モードＨ’Ｊである。このとき、ソース側のチャネル部
用拡散ＪＧＩＩに高濃度層５が直に接すると前述の如く
接合リーク電流が増大する。このため第７図（ａ）では
高濃度層５の周囲に低旗度層９を設け、リーク′准流の
低減を図っている。この場合、ドレイン側の低濃度）Ｐ
Ｉ３は中濃度層あるいは高濃度層でもよい。

次に、第７図（ｂ）は、ドレイン側拡散層をＬＤＤ化し
、かつ、グーｌ−電極３でＬＤＤの低ｌＩ濃度拡散ＷＪ
４上をおおい、かつ、ソース側及び基板内部には、第１
の実施例の如く、パンチスルーストッパ層１０と二重拡
散型拡散層７，９を形成した。

これにより、ゲー！・とドレインのオーバーラツプ量が
大きいため従来ＬＤＤよりも一層の高信頼度化を実現で
きる。−さらに、このオーバーラツプ化は、ドレイン側
の直列寄生抵抗をも減少させるため、さらに高ｇ、化を
実現しうる。本実施例では、ゲートは単一ゲートで、サ
イドウオールスペーサも形成していないが、第１の実施
例の如くスペーサを形成してもよい。この場合にはこの
スペーサは導電体で形成し、基板との間には薄い絶縁膜
を形成しておく。

また、第７図（ｃ）は、（ｂ）の構造をサイドウオール
スペーサ６（この場合は絶縁体）を用いて効率よく形成
したものである。この場合、ソース側二重拡散層７，９
及びドレイン側高濃度層７はスペーサ６形成後に形成し
、以後の熱処理で高濃度Ｊａの拡散端がゲート端に達す
るようにする。

また、低濃度層４は、拡散で図中の如く大きく形成し５
ゲートとのオーバーラツプ量を十分に確保する。これに
より、　（ｂ）と同様の効果が得られ、ゲート３の長さ
がハーフミクロン以下になっても実効チャネル長を確保
できる。また、ドレイン側も、プロファイルは多少異な
るが（ｄ）の如く二重拡散型となるためドレイン側高濃
度層と基板との接合耐圧を向」−でき、容量を低減でき
る。

さらに、（ｅ）に示した構造は、本発明の効果が５の高
濃度層周囲全てを低濃度層４でおおわれている必要のな
いことを示したものである。前述のワーク電流はゲート
下のシリコン基板表面で生しるものであるため、基板表
面近傍のみ電界が集中しないようにすればよい。

実施例３゜ 次に、第５図（、）に示した本発明の代表的な構造を形
成する！ＩＯ造工程の（既略を第８図を用いて説明する
。

まず、第８図（Ｅｌ）の如く、ｐ型１０Ω−ＣＩ程度の
シリコン基板に、ゲート酸化膜２を１０〜２０ｎｍ形成
し、閾値電圧設定用のボロン１０１１〜１０１３ｃｍ−
２程度を５〜２０ｋｃ■の打ち込みエネルギーのイオン
打ち込みで導入し、多結晶シリコン膜を２００〜４００
ｎｍ形成後、フォトエツチングにより図中の如くパター
ニングしゲート電極３を形成する。

吹に、第８図（ｂ）の如くフォトレジスト１３を１〜１
．５μｍ被膜後、フォトリソグラフィーによりＭＯＳト
ランジスタのソース側を開孔する。

続いて、このレジストパターン１３をマスクに。

ヒ素を、１〜５　Ｘ　ｌ　Ｏ”ｃ＋ｎ−”程度、さらに
、リンを１０１３〜１０”Ｊｃｍ−２程度打ち込み、そ
の後の熱処理で（ｂ）の如く二重拡散ＷＪ５，９をソー
ス側のみに形成する。

その後、第８図（Ｃ）の如く、レジスト１３を除去後、
リンを１０１３ＣＩ１１−２程度打ち込み、ドレイン側
ＬＤＤの低濃度層４を形成する。このとき、ソース側二
重拡散層の低濃度部９は、（ｂ）中のリン打ち込みと（
Ｃ）中のリン打ち込みの合計で定まる。

さらに、第８図（ｄ）の如く、酸化シリコン膜を２５０
〜３００ｎｍ程度形成後、反応性イオンエツチングによ
り、ゲート電極３の側壁にサイドウオールスペーサ６を
形成する。この場合、スペーサ幅は約０．２５〜０．３
μｍであった。その後。

ヒ素を１〜５　Ｘ　Ｉ　Ｏ１５ａｍ−２打ち込み、熱処
理により（ｄ）の如く拡散層が形成される。この後の工
程は、通常のＭＯＳプロセスと同じく、層間絶縁膜を形
成し、コンタクトホール、配線を形成して完成する。

また、上記実施例では、ソース側二重拡散層５゜９をレ
ジストマスクに形成したが、さらに工程を簡略化する方
法を第８図（ｃ）〜（ｆ）を用いて説明する。ゲート電
極３形成までは（ａ）と同じである。その後、　（ｅ）
の如く、ソース側の二重拡散層形成用イオン打ち込みに
おいて、イオン打ち込み角度を基板に対して３０〜６０
°にする。

これにより、（ｂ）のようなフォトリソグラフィー工程
を用いなくとも自己整合的にソース側だけに二重拡散層
５，９を形成できる。ドレイン側には、ゲート電極３か
ら離れた所に二重拡散層が形成されるが、以後の高濃度
層７を形成すると（ｇ）の如く見えなくなる。（ｅ）以
後の工程は、（Ｃ）。

（ｄ）に同じものである。

実施例４゜ 今まで、述べてきたソース側の二重拡散層は、ヒ素の高
濃度層単独よりは必ず接合深さが大きくなる。これは同
じゲート長を用いても、実効チャネル長が短かくなるこ
とを意味している。このため、第１の実施例の如く、短
チャネル効果抑制用パンチスルーストッパ暦が必要とな
る。

これに対し、例えば電源電圧を低下させる場合には、接
合耐圧に接する余裕ができることになる。

第９図（ｂ）に代表的なｎ”Ｐ接合のリーク特性と接合
への印加′重圧との関係をｎ＋の濃度をパラメータとし
て示す。９１は、ｎ＋暦を５　Ｘ　１０”ａｍ−”で形
成した場合を示しており、この場合は４■で増加し始め
ている。例えば４ｖ電源の場合を考えると、９１では余
裕がない。これに対し、ｎ＋層を２　Ｘ　１０”ａｍ−
”　９２、あるいは１０１５ｃｍ−２９３で形成すると
接合の耐圧が向上することになり、４Ｖ電源ならば１０
１ｓ１０１ｓの場合９３使用できることになる。この場
合には、リンの打ち込み工程を１回減らすことができ、
拡散層深さも（ａ）の９２の如く小さいため、短チヤネ
ル効果も大きくはならない。ただし、拡散層の抵抗が上
昇し、電流駆動能力向上のメリットは多少低下する。ま
た、ｔｒ−に接合特性を向」ニさせるだけならば、上記
９３の如きやや低濃度（１０”ｃｍ−２）のヒ素の打ち
込みに加え、リン９４を例えばｓ　ｘ　ｔ　ｏ”Ｃ１ｎ
−２打ち込むことにより接合リークは（ｂ）の９４の如
く、大きく改善される。

上記ソース測高濃度層を、ドレイン測高濃度層よりも少
し濃度を低下させる手法は、良好な二種類の拡散種をも
たぬｐチャネルＭＯ８＋−ランジスタへの応用にｉＦ適
である。なお、本方式を第１図の構造に応用した場合、
５の緩傾斜不純物分布を有する高濃度層が一ヒ記高濃度
層におき代わることになる。この場合、５に接する高濃
度Ｈ！７はドレイン側以上の高濃度となるため、ソース
側の抵抗はほとんど無視できる。また、■、ＳＩ内で上
記トランジスタのソースと基板が同一電位で用いられる
場合、（例えば接地電位となっている場合）には、ソー
ス側高濃度層は９１の如く十分な高濃度の拡散層だけで
良い。

実施例５゜ さらに、第１０図に本発明の構造を形成する他の製造工
程の概略を示す。

第１０図（ｂ）までは従来の対称なＬＤＤ構造の形成プ
ロセスと全く同じであり、ソース、ドレインに高濃度拡
散層を形成したところを示す。

（Ｃ）において、該トランジスタのソースへのみ高濃度
不純物をイオン打ち込みし、ゲート電極直下にまで達す
る大きな高濃度拡散層２０を形成する。これにより拡散
係数の大きなボロンしか使用できないｐチャネルＭ　Ｏ
Ｓ　Ｔ　ｒの形成に好適となる。ｎチャネルにおいては
リンを用いれば良い。

本手法は、拡散層深さが大きくとも実効チャネル長は短
かくならず、短チヤネル効果増大はほとんどない。また
、ソース高濃度層は、第８図の如く二重拡散型であって
も良い。

実施例６゜ 最後に本発明の構造を２人力ＣＭＯ８ＮＡＮＤゲー１−
に応用した例を第１１図を用いて説明する。

第１１図（ａ）が２人力ＣＭＯ３ＮＡＮＤの回路図で、
（ｂ）にその入出力波形例を示す。、ここで、回路図中
のノードＡの電位をみると、動作状態によってはＶ＾（
Ｖｃｃ　−Ｖｒ＋＋）まで電位が上昇している。本回路
を基板ＯＶで動作させた場合でも、ノーＦ　Ａには基板
との間にＶ＾の電位差が生じる。このため、少なくとも
ＱＮ□のトランジスタに本発明の構造を用いれば、■へ
の′電位によるソース側接合の劣化はない。また、基板
に通バイアスをかける場合には、全１ヘランジスタにに
本発明構造を用いた方が良い。第１１図（ｅ）がＮＡＮ
Ｄ中のＱＮＩとＱＮＺの直列にトランジスタが並んだ部
分の断面図である。

［発明の効果］ 本発明によれば、高電流暉動能力化を狙ったソース、ド
レイン非対称型トランジスタを構築でき、ドレイン側は
従来の高耐圧化構造を自由に選択でき、また、本発明ト
ランジスタを直列に並へることができる。このため、サ
ブミクロン技術を用いたＵ　Ｌ　Ｓ　Ｉ　（Ｕｌｔｒａ
　Ｌａｒｇｅ　５ｃａｌｅ　Ｉ　ｎｔｅｇｒａｔｉｏｎ
）特に、高速化を狙ったＵＳＬＩの基本デバイスとして
非常に有効である。

【図面の簡単な説明】

第１図は本発明の代表例を示す構造の断面図、第２図は
従来構造の断面図、 第３図は従来構造の拡散層の不純物プロファイルと接合
リーク電流を示した図、 第４図及び第５図は本発明の拡散層の不純物プロファイ
ルと接合リーク電流を示した図、第６図及び第７図は本
発明の実施例を示した図、第８図は本発明構造を形成す
る製造工程の概略図、第９図Ｘ乃至第１１図は、本発明
の他の実施例を示した図である。 １・・・半導体基板、２・・・ゲート絶縁膜、３・・ゲ
ート電極、４・・・ＬＤＤ用低用度濃度層・・・緩傾斜
型高濃度層、６・・・サイドウオールスペーサ、７・・
・高濃度層、８・・・閾値電圧設定用不純物層、９・・
・低濃度層。 １０　高濃度埋め込み暦、１１・・・拡散型チャネル部
、１２・・チャネル部中間層。 第４区 麺ｌ′ら−ｙ（Ｐｙ−） Ｖ５ζｙ） 第３目 Ｃ久） （′ｂ） （Ｃ） １／、　（θ 第５目 Ｃヅ （ｂ） 耳面Ｊ゛初尉免慨〕 第４図 （幻 第７目 Ｃめ り （ｅ） ！ ψ 第７０ （〜 第ｇ目 第 プ目 （す （ｂ） Ｖｓ（Ｙ） （す （ｃ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に形成されたＭＩＳ型電界効果トラン
   ジスタにおいて、該トランジスタのソースがゲート直下
   に達しかつ緩傾斜型不純物分布を有する第１の高不純物
   濃度領域であり、該ドレインが該ソースと異なる構造を
   有することを特徴とする半導体装置。 ２、特許請求範囲第１項記載の半導体装置において、ド
   レインが該トランジスタのチャネルに接する第１の低不
   純物濃度領域と、それに接しかつ該チャネルには接しな
   い第２の高不純物濃度領域からなることを特徴とする半
   導体装置。 ３、特許請求範囲第２項記載の半導体装置において、第
   ２の高不純物領域がゲート直下に達していることを特徴
   とする半導体装置。 ４、特許請求範囲第１項記載の半導体装置において、該
   第１の高不純物濃度領域の不純物がリンであることを特
   徴とする半導体装置。 ５、半導体基板上に形成されたＭＩＳ型電界効果トラン
   ジスタにおいて、該トランジスタのソースがゲート直下
   に達する第３の高不純物濃度領域と、該領域の周囲を囲
   む第２の低不純物濃度領域から成り、かつ、ドレインが
   該ソースと異なる構造であることを特徴とする半導体装
   置。 ６、特許請求範囲第５項記載の半導体装置において、該
   ドレインが該トランジスタのチャネルに接する第３の低
   不純物濃度領域と、それに接し、かつ該チャネルには接
   しない第４の高不純物濃度領域から成ることを特徴とす
   る半導体装置。 ７、特許請求範囲第６項記載の半導体装置において、第
   ４の高不純物濃度領域がゲート直下に達していることを
   特徴とする半導体装置。 ８、特許請求範囲第７項記載の半導体装置において、該
   ソースを形成している不純物がヒ素とリンであることを
   特徴とする半導体装置。 ９、半導体基板上に形成されたＭＩＳ型電界効果トラン
   ジスタにおいて、ソースがゲート直下に達する第５の高
   不純物濃度領域からなり、かつ、該ソースの第５の高不
   純物濃度領域がドレインの第６の高不純物濃度領域から
   なり、かつ、該ソースの第５の高不純物濃度領域がドレ
   インの第６の高不純物濃度領域よりも低不純物濃度であ
   り、かつ、該ドレインが該ソースと異なる構造を有する
   ことを特徴とする半導体装置。 １０、特許請求の範囲第９項記載の半導体装置において
   、該ソース側の第５の高不純物濃度領域に接し、かつ該
   チャネルに接せず第６の高不純物濃度領域以上の第７の
   高不純物濃度領域のあることを特徴とする半導体装置。 １１、特許請求範囲第１０項記載の半導体装置において
   、該ドレインが該トランジスタのチャネルに接する第４
   の低不純物濃度領域と、それに接しかつ該チャネルに接
   しない第６の高不純物濃度領域から成ることを特徴とす
   る半導体装置。 １２、半導体基板上にＭＩＳ型電界効果トランジスタを
   形成する方法において、該ソースのみに高濃度の不純物
   をイオン打ち込みする工程を具備する特許請求範囲第１
   項記載の半導体装置の製造方法。 １３、半導体基板上にＭＩＳ型電界効果トランジスタを
   形成する方法において、該ソースのみに低濃度のリンと
   、高濃度のヒ素をイオン打ち込みする工程を具備する特
   許請求範囲第５項記載の半導体装置の製造方法。 １４、特許請求範囲第１２、及び１３項記載の方法にお
   いて、該ソース側へのイオン打ち込みを、基板に対して
   斜めに行うことを特徴とする半導体装置の製造方法。 １５、半導体基板上にＭＩＳ型電界効果トランジスタを
   形成する方法において、ゲート電極形成後ソース側にの
   み高濃度の不純物を導入する工程と、続いてサイドウォ
   ールスペーサを形成する工程と、該ゲート電極とサイド
   ウォールスペーサをマスクにソース・ドレイン両方へ高
   濃度不純物を導入する工程とを具備する特許請求範囲第
   ９項記載の半導体装置の製造方法。 １６、半導体基板上にＭＩＳ型電界効果トランジスタを
   形成する方法において、ゲート電極形成後低濃度で基板
   と逆導電型の不純物を導入する工程と、続いてサイドウ
   ォールスペーサを形成する工程と、スペーサ形成後該ト
   ランジスタのソースのみに高濃度で基板と逆導電型の不
   純物を導入する工程と、ソース、ドレイン両側に高濃度
   で基板と逆導電型の不純物を導入する工程とを具備する
   特許請求範囲第１項記載の半導体装置の製造方法。 １７、特許請求範囲第１６項記載の方法において、ソー
   スのみへ導入する不純物が、リン、あるいは、ボロンで
   あることを特徴とする半導体装置の製造方法。 １８、半導体基板上に形成された複数の電界効果トラン
   ジスタにおいて、該トランジスタの動作で該基板あるい
   はウェルと該ソース間に電位差が生じるトランジスタの
   少なくとも１つに特許請求範囲第１項、第５項、あるい
   は第９項記載のトランジスタのいづれか１つを用いるこ
   とを特徴とする半導体装置。