CN102832233A - Scr型ldmos esd器件 - Google Patents

Scr型ldmos esd器件 Download PDF

Info

Publication number
CN102832233A
CN102832233A CN2012103166461A CN201210316646A CN102832233A CN 102832233 A CN102832233 A CN 102832233A CN 2012103166461 A CN2012103166461 A CN 2012103166461A CN 201210316646 A CN201210316646 A CN 201210316646A CN 102832233 A CN102832233 A CN 102832233A
Authority
CN
China
Prior art keywords
region
well region
scr
esd
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103166461A
Other languages
English (en)
Other versions
CN102832233B (zh
Inventor
王源
张鹏
曹健
陆光易
贾嵩
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201210316646.1A priority Critical patent/CN102832233B/zh
Publication of CN102832233A publication Critical patent/CN102832233A/zh
Application granted granted Critical
Publication of CN102832233B publication Critical patent/CN102832233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及集成电路的静电放电保护技术领域，公开了一种SCR型LDMOS ESD器件。本发明的SCR型LDMOS ESD器件的N阱区设有P+掺杂区，使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶体管。当ESD冲击发生时，寄生的SCR晶体管作为主要静电放电器件，使得SCR型LDMOS ESD器件的单位面积静电放电电流增大，从而获得高的ESD保护水平。另外，本发明的SCR型LDMOSESD器件的触发电压由LDMOS晶体管的漂移区长度决定，实现了触发电压可调节。

Description

SCR型LDMOS ESD器件
技术领域
本发明涉及集成电路的静电放电保护技术领域，尤其涉及一种SCR型LDMOS ESD器件。 
背景技术
集成电路的静电放电（Electrostatic Discharge，ESD）现象是芯片在浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程。由于集成电路芯片的内阻很低，当ESD现象发生时，会产生一个瞬时（耗时100~200纳秒，上升时间仅约0.1~10纳秒）、高峰值（几安培）的电流，并且产生大量焦耳热，从而会造成集成电路芯片失效问题。 
对于高压功率集成电路，横向双扩散金属-氧化物-半导体（Lateral Double Diffusion Metal-Oxide-Semiconductor，LDMOS）晶体管由于能够承受较高的击穿电压被广泛选用为高压输入/输出管脚的保护器件。LDMOS ESD器件是一种ESD保护器件。图1为现有的LDMOSESD器件100，包括： 
P型硅衬底110； 
所述P型硅衬底110上形成阱区，所述阱区包括一个P阱区120和一个N阱区130，所述P阱区120邻接所述N阱区130； 
所述P阱区120内设有P+衬底接触区121和N+源区122； 
所述N阱区130作为该LDMOS的漂移区，在所述N阱区内设有例如氧化物的绝缘材料形成的浅槽隔离（Shallow Trench Isolation，STI）区131和的N+漏区132； 
部分的所述P阱区120、N阱区130和STI区131上表面上设有栅氧化层区140； 
在所述栅氧化层区140上形成多晶硅栅区141； 
所述多晶硅栅区141上设有栅电极142，所述衬底接触区121上设有衬底电极123，所述源区122上设有源电极124，所述漏区132上设有漏电极133，所述栅电极142、衬底电极123和源电极124均接地，所述漏电极133作为静电输入端VESD。 
如图1所述的LDMOS ESD器件在所述静电输入端VESD发生ESD冲击时的工作原理为：当LDMOS晶体管漏区pn结承受的电场强度大于其雪崩击穿临界电场时，漏区载流子在电场加速下获得足够多的能量而发生雪崩倍增效应，产生大量电子空穴对，使漏区电流急剧增加，同时LDMOS晶体管内部寄生的双极型晶体管开启，产生集电极到发射极的电流，并使维持雪崩击穿的电压降低，形成电压减小，电流增大的负阻回滞效应，直至器件达到热击穿烧毁。LDMOS晶体管的触发电压不仅取决于漏区pn结的雪崩击穿临界电场，LDMOS晶体管漂移区的横向耐压也起了很大的作用，有效地提高了LDMOS ESD器件时的触发电压，而且可以通过改变漂移区的长度来调节LDMOS ESD器件的触发电压。但LDMOS晶体管内部寄生的双极型晶体管受到基区展宽效应的影响，发生雪崩击穿后会发产生较大的回滞，并且电流迅速上升，进入回滞点时，LDMOS晶体管迅速进入热击穿状态，无法继续进行静电放电。因此，现有的LDMOS ESD器件单位面积静电放电电流较小，难以获得较高的ESD保护水平。 
作为一种常用ESD器件，可控硅（Silicon Controlled Rectifier，SCR）晶体管单位面积静电放电电流较大。SCR ESD器件是另一种ESD保护器件。图2给出了现有的SCR ESD器件200结构示意图，包括： 
P型硅衬底210； 
所述P型硅衬底210上形成阱区，所述阱区包括一个P阱区220和一个N阱区230，所述P阱区220邻接所述N阱区230； 
所述P阱区220内设有第一P+掺杂区221和第一N+掺杂区222； 
所述N阱区230内设有第二N+掺杂区231和第二P+掺杂区232； 
所述第一P+掺杂区221上设有电极223，所述第一N+掺杂区222上设有电极224，所述第二N+掺杂区231上设有电极233，所述第二P+掺杂区232上设有电极234，所述电极223和电极224连接并接地，所述电极233和电极234连接并作为静电输入端VESD。 
如图2所示的SCR ESD器件是一个由第二P+掺杂区232、N阱区230、P阱区220和第一N+掺杂区222形成的三个PN结串联的四层PNPN结构，可以等效为两个双极型晶体管组合而成，包括一个NPN管和一个PNP管。图3为图2所示SCR晶体管的等效电路图，其中Rnw为N阱区电阻，Rpw为P阱区电阻。当所述静电输入端VESD发生ESD冲击时所述的SCR ESD器件的工作原理为：当N阱区和P阱区pn结承受的反向电场强度大于其雪崩击穿临界电场时，载流子在电场加速下获得足够多的能量而发生雪崩击穿，产生大量电子空穴对，形成电流。电流流过Rpw上产生压降，帮助NPN管开启，进而帮助PNP管开启，NPN管和PNP管形成正反馈，产生从VESD端到地的大电流，并使维持雪崩击穿的电压降低，形成电压减小，电流增大的负阻回滞效应，直至器件达到热击穿烧毁。SCR ESD器件触发后开态电阻很小，因此具有很高的单位面积静电放电电流。SCR ESD器件的触发电压主要决定于N阱区和P阱区pn结的雪崩击穿临界电场，和N阱区和P阱区的掺杂浓度相关。在工艺确定的前提下，SCRESD器件的触发电压不可调，不能满足LDMOS晶体管ESD保护要求。 
发明内容
（一）要解决的技术问题 
本发明要解决的技术问题是：如何设计一种LDMOS ESD器件，以解决现有LDMOS ESD器件单位面积放电电流小、ESD保护水平低的问题。 
（二）技术方案 
为了解决上述技术问题，本发明提供一种SCR型LDMOS ESD器件，所述SCR型LDMOS ESD器件包括衬底区、阱区和栅区； 
所述阱区形成于所述衬底区上，所述阱区包括P阱区和N阱区，所述N阱区邻接所述P阱区，所述P阱区和N阱区均与所述衬底区相接触； 
所述P阱区设有第一P+掺杂区和第一N+掺杂区； 
所述N阱区设有STI区、第二N+掺杂区和第二P+掺杂区； 
所述栅区形成于所述阱区上，所述栅区包括栅氧化层区和多晶硅栅区，栅氧化层区设于部分所述P阱区、部分所述N阱区和部分所述STI区的上表面，所述多晶硅栅区设于栅氧化层区上； 
所述多晶硅栅区上设有栅电极，所述第一P+掺杂区上设有衬底接触电极，所述第一N+掺杂区上设有源电极，所述第二N+掺杂区上设有漏电极，所述第二P+掺杂区上设有P+扩散区电极。 
优选地，所述栅电极、衬底接触电极和源电极均接地。 
优选地，所述漏电极和P+扩散区电极连接，作为静电输入端VESD。 
优选地，所述STI区由氧化物的绝缘材料形成。 
（三）有益效果 
上述技术方案具有如下优点：本发明的SCR型LDMOS ESD器件的N阱区设有P+掺杂区，使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶体管。当ESD冲击发生时，寄生的SCR晶体管作为主要静电放电器件，使得SCR型LDMOS ESD器件的单位面积静电放电电流增大，从而获得高的ESD保护水平。另外，本发明的SCR型LDMOS ESD器件的触发电压由LDMOS晶体管的漂移区长度决定，实现了触发电压可调节。 
附图说明
图1是现有的LDMOS ESD器件的结构示意图； 
图2是现有的SCR ESD器件的结构示意图； 
图3是图2所示的SCR ESD器件的等效原理图； 
图4是根据本发明实施例提供的SCR型LDMOS ESD器件的结构示意图； 
图5是图4所示的SCR型LDMOS ESD器件的等效原理图； 
图6是图1所示的现有LDMOS ESD器件和图4所示的本发明实施例提供的SCR型LDMOS ESD器件的性能比较图。 
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。 
本发明的核心思想是，提供一种SCR型LDMOS ESD器件，在SCR型LDMOS ESD器件的N阱区设有P+掺杂区，使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶体管。当ESD冲击发生时，所述寄生的SCR晶体管作为主要静电放电器件，使得SCR型LDMOS ESD器件的单位面积静电放电电流增大，从而获得高的ESD保护水平。SCR型LDMOS ESD器件的触发电压由LDMOS晶体管的漂移区长度决定，实现了触发电压可调节。 
图4是按照本发明一种实施方式的SCR型LDMOS ESD器件300，包括：P型硅衬底区310； 
所述P型硅衬底310上形成阱区，所述阱区包括一个P阱区320和一个N阱区330，所述N阱区320邻接所述P阱区330，所述P阱区320和N阱区330均与所述P型衬底区310相接触； 
所述P阱区320设有第一P+掺杂区321和第一N+掺杂区322，所述第一P+掺杂区321作为LDMOS晶体管的衬底接触区，所述第一N+掺杂区322作为LDMOS晶体管的源区； 
所述N阱区330作为LDMOS晶体管的漂移区，设有例如氧化 物的绝缘材料形成的STI区331、第二N+掺杂区332和第二P+掺杂区333，所述第二N+掺杂区332作为LDMOS晶体管的漏区； 
所述第二P+掺杂区333、N阱区320、P阱区330和第一N+掺杂区322形成由三个PN结串联的四层PNPN结构的SCR晶体管； 
部分的所述P阱区320、部分的N阱区330和部分的STI区331上表面设有栅氧化层区340；所述栅氧化层区340上设有多晶硅栅区341，所述栅氧化层区340和多晶硅栅区341作为LDMOS晶体管的栅区； 
所述多晶硅栅区341上设有栅电极342，所述第一P+掺杂区321上设有衬底接触电极323，所述第一N+掺杂区322上设有源电极324，所述第二N+掺杂区332上设有漏电极334，所述第二P+掺杂区333上设有P+扩散区电极335，所述栅电极342、衬底接触电极323和源电极324均接地，所述漏电极334和P+扩散区电极335连接，并作为静电输入端VESD。 
图5是本发明技术方案提供的SCR型LDMOS ESD器件的等效电路图，与现有的LDMOS ESD器件相比，新增的第二P+掺杂区使得所述SCR型LDMOS ESD器件的背向形成寄生的SCR晶体管，即本发明的SCR型LDMOS ESD器件其中包含一个LDMOS晶体管和一个SCR晶体管。其中，所述的LDMOS晶体管包括：P型硅衬底区310；P阱区320和N阱区330；电极342（作为LDMOS晶体管的栅电极）、电极323（作为LDMOS的衬底接触电极）、电极324（作为LDMOS晶体管的源电极）以及电极334（作为LDMOS的漏电极）。其中，P阱区320中的第一P+掺杂区321作为LDMOS晶体管的衬底接触区，第一N+掺杂区322作为LDMOS晶体管的源区；N阱区330作为LDMOS晶体管的漂移区，第二N+掺杂区332作为LDMOS晶体管的漏区。所述的SCR晶体管包括：P型硅衬底区310；P阱区320和N阱区330；电极323、电极324、电极334以及电极335。其中， 第二P+掺杂区333、N阱区320、P阱区330和第一N+掺杂区322使得SCR晶体管形成由三个PN结串联的四层PNPN结构。 
图5中，Rpw为P阱区电阻，Rnw1为N阱区中第二P+掺杂区到第二N+掺杂区的等效电阻，Rnw2为N阱区中第二N+掺杂区到P阱区与N阱区边界的等效电阻。 
下面对照图5说明本发明的工作原理：在所述静电输入端VESD发生ESD冲击时，所述SCR型LDMOS ESD器件的中LDMOS晶体管首先被触发，即当LDMOS晶体管漏区pn结承受的电场强度大于其雪崩击穿临界电场时，漏区载流子在电场加速下获得足够多的能量而发生雪崩倍增效应，产生大量电子空穴对，使漏区电流急剧增加。增大的漏区电流流过Rpw上产生压降，帮助NPN管开启，进而帮助PNP管开启，NPN管和PNP管形成正反馈，使得寄生的SCR晶体管打开。由于SCR晶体管开启后内阻远远小于LDMOS晶体管，SCR晶体管因此会成为主要静电放电器件，使得所述SCR型LDMOS ESD器件的单位面积静电放电电流增大，获得高的ESD保护水平。所述SCR型LDMOS ESD器件的触发电压受到LDMOS晶体管漂移区的作用，有很大一部分电压降分布在LDMOS晶体管漂移区上，通过调整漂移区的长度可以实现所述SCR型LDMOS ESD器件的触发电压可调。 
传输线脉冲（Transmission Line Pulse，TLP)测试数据如图6所示。通过对比可以看出：首先，本发明的SCR型LDMOS ESD器件和现有的LDMOS ESD器件具有相同的触发电压。其次，现有的LDMOS ESD器件由于受到基区展宽效应的影响，发生雪崩击穿后会发产生较大的回滞，并且电流迅速上升，进入回滞点时会迅速进入热击穿状态，无法继续进行静电放电，二次击穿电流It2较小（小于1安培）。而本发明的SCR型LDMOS ESD器件发生雪崩击穿并产生回滞后，寄生的SCR晶体管作为主要静电放电器件开始工作，放电电流继续增大，获得较 高的二次击穿电流It2（大于4安培），具有高的ESD保护水平。 
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。 

Claims (4)

1.一种SCR型LDMOS ESD器件，其特征在于，所述SCR型LDMOS ESD器件包括衬底区、阱区和栅区；
所述阱区形成于所述衬底区上，所述阱区包括P阱区和N阱区，所述N阱区邻接所述P阱区，所述P阱区和N阱区均与所述衬底区相接触；
所述P阱区设有第一P+掺杂区和第一N+掺杂区；
所述N阱区设有浅槽隔离STI区、第二N+掺杂区和第二P+掺杂区；
所述栅区形成于所述阱区上，所述栅区包括栅氧化层区和多晶硅栅区，栅氧化层区设于部分所述P阱区、部分所述N阱区和部分所述STI区的上表面，所述多晶硅栅区设于栅氧化层区上；
所述多晶硅栅区上设有栅电极，所述第一P+掺杂区上设有衬底接触电极，所述第一N+掺杂区上设有源电极，所述第二N+掺杂区上设有漏电极，所述第二P+掺杂区上设有P+扩散区电极。
2.如权利要求1所述的SCR型LDMOS ESD器件，其特征在于，所述栅电极、衬底接触电极和源电极均接地。
3.如权利要求1所述的SCR型LDMOS ESD器件，其特征在于，所述漏电极和P+扩散区电极连接，作为静电输入端VESD。
4.如权利要求1或2或3所述的SCR型LDMOS ESD器件，其特征在于，STI区由氧化物的绝缘材料形成。
CN201210316646.1A 2012-08-30 2012-08-30 Scr型ldmos esd器件 Active CN102832233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210316646.1A CN102832233B (zh) 2012-08-30 2012-08-30 Scr型ldmos esd器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210316646.1A CN102832233B (zh) 2012-08-30 2012-08-30 Scr型ldmos esd器件

Publications (2)

Publication Number Publication Date
CN102832233A true CN102832233A (zh) 2012-12-19
CN102832233B CN102832233B (zh) 2015-05-20

Family

ID=47335291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210316646.1A Active CN102832233B (zh) 2012-08-30 2012-08-30 Scr型ldmos esd器件

Country Status (1)

Country Link
CN (1) CN102832233B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576757A (zh) * 2014-12-31 2015-04-29 深圳市华星光电技术有限公司 侧栅极tft开关及液晶显示装置
CN105845727A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
CN106847912A (zh) * 2015-12-03 2017-06-13 世界先进积体电路股份有限公司 高压半导体结构
CN107946296A (zh) * 2017-10-23 2018-04-20 深圳震有科技股份有限公司 一种静电保护用lemds_scr器件
CN108054166A (zh) * 2017-12-15 2018-05-18 江南大学 一种多开态mos辅助触发scr的高压esd保护方案
CN108109997A (zh) * 2017-12-15 2018-06-01 江南大学 一种利用阱分割技术提高低压esd防护性能的方法
WO2024093701A1 (zh) * 2022-10-31 2024-05-10 无锡华润上华科技有限公司 静电放电保护器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681122A (zh) * 2004-04-06 2005-10-12 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
US20070034956A1 (en) * 2005-08-09 2007-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
CN101266930A (zh) * 2008-04-11 2008-09-17 北京大学 一种横向双扩散场效应晶体管的制备方法
CN101741073A (zh) * 2008-11-04 2010-06-16 旺宏电子股份有限公司 静电放电保护装置
JP2011211078A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8143673B1 (en) * 2008-05-02 2012-03-27 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681122A (zh) * 2004-04-06 2005-10-12 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
US20070034956A1 (en) * 2005-08-09 2007-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
CN101266930A (zh) * 2008-04-11 2008-09-17 北京大学 一种横向双扩散场效应晶体管的制备方法
US8143673B1 (en) * 2008-05-02 2012-03-27 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection
CN101741073A (zh) * 2008-11-04 2010-06-16 旺宏电子股份有限公司 静电放电保护装置
JP2011211078A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576757A (zh) * 2014-12-31 2015-04-29 深圳市华星光电技术有限公司 侧栅极tft开关及液晶显示装置
CN104576757B (zh) * 2014-12-31 2017-07-18 深圳市华星光电技术有限公司 侧栅极tft开关及液晶显示装置
CN105845727A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
CN105845727B (zh) * 2015-01-15 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
CN106847912A (zh) * 2015-12-03 2017-06-13 世界先进积体电路股份有限公司 高压半导体结构
CN106847912B (zh) * 2015-12-03 2019-11-26 世界先进积体电路股份有限公司 高压半导体结构
CN107946296A (zh) * 2017-10-23 2018-04-20 深圳震有科技股份有限公司 一种静电保护用lemds_scr器件
CN108054166A (zh) * 2017-12-15 2018-05-18 江南大学 一种多开态mos辅助触发scr的高压esd保护方案
CN108109997A (zh) * 2017-12-15 2018-06-01 江南大学 一种利用阱分割技术提高低压esd防护性能的方法
CN108054166B (zh) * 2017-12-15 2020-06-09 江南大学 一种多开态mos辅助触发scr的高压esd保护器件
CN108109997B (zh) * 2017-12-15 2020-08-04 江南大学 一种利用阱分割技术提高低压esd防护性能的方法
WO2024093701A1 (zh) * 2022-10-31 2024-05-10 无锡华润上华科技有限公司 静电放电保护器件

Also Published As

Publication number Publication date
CN102832233B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN102832233B (zh) Scr型ldmos esd器件
CN103811484B (zh) 包括半导体鳍的esd器件
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN104752417A (zh) 可控硅静电保护器件及其形成方法
TWI295101B (en) Low voltage triggering silicon controlled rectifier and circuit thereof
CN110265391B (zh) 一种内嵌浮空n+区的ligbt型esd防护器件
CN107452735B (zh) 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件
CN102263104A (zh) Mos结构的esd保护器件
US9231092B2 (en) Bi-directional switch with Q1 and Q4 control
CN101847633B (zh) 一种静电保护器件及其制备方法
CN102315215B (zh) 栅驱动晶闸管电路以及静电保护电路
CN102376761A (zh) Ldmos esd结构
CN104051505B (zh) 一种ldmos esd器件
CN102315258A (zh) 寄生晶闸管以及静电保护电路
CN104795438A (zh) 一种能抑制负阻效应的sa-ligbt
CN105374817A (zh) 一种基于锗硅异质结工艺的scr器件
CN102054835B (zh) 一种用于静电放电的晶闸管
CN109244068A (zh) 一种ligbt型高压esd保护器件
CN101202280A (zh) 一种scr静电保护器件及其制造方法
CN114512477A (zh) 击穿电压可调节的scr型esd保护结构
Wang et al. Comprehensive study and corresponding improvements on the ESD robustness of different nLDMOS devices
CN115621318A (zh) Ggnmos晶体管结构、esd保护器件及电路
CN102315259A (zh) 寄生晶闸管以及静电保护电路
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant