CN108109997A - 一种利用阱分割技术提高低压esd防护性能的方法 - Google Patents
一种利用阱分割技术提高低压esd防护性能的方法 Download PDFInfo
- Publication number
- CN108109997A CN108109997A CN201711354718.0A CN201711354718A CN108109997A CN 108109997 A CN108109997 A CN 108109997A CN 201711354718 A CN201711354718 A CN 201711354718A CN 108109997 A CN108109997 A CN 108109997A
- Authority
- CN
- China
- Prior art keywords
- injection regions
- traps
- well
- low pressure
- protective device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 230000004224 protection Effects 0.000 title claims abstract description 54
- 238000005520 cutting process Methods 0.000 title claims abstract description 42
- 238000002347 injection Methods 0.000 claims abstract description 186
- 239000007924 injection Substances 0.000 claims abstract description 186
- 230000001681 protective effect Effects 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000013461 design Methods 0.000 claims abstract description 20
- 238000012423 maintenance Methods 0.000 claims abstract description 15
- 230000003071 parasitic effect Effects 0.000 claims abstract description 4
- 230000036039 immunity Effects 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical compound [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种利用阱分割技术提高低压ESD防护性能的方法，具体包括阱分割技术和特殊的金属布线方法，可用于提高片上IC低压ESD保护的可靠性，本发明方法实例器件一主要由P衬底、第一N阱、第一P阱、第二P阱、第二N阱、第三P阱、第三N阱、第四P阱、第四N阱、第四P+注入区、第五N+注入区构成。在ESD应力作用下，利用阱分割技术，一方面，可获得二极管串触发SCR的低压ESD保护器件，避免器件内部产生雪崩击穿效应，降低器件的触发电压，另一方面，可大幅降低器件的寄生电容，满足射频IC的ESD保护需求。此外，通过调整器件内部N+注入区和P+注入区位置，改变SCR结构的ESD电流泄放路径，并结合金属布线设计，调节器件的维持电压。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种低压ESD防护设计方法，具体涉及一种利用阱分割技术提高低压ESD防护器件性能的方法，可用于提高片上IC低压ESD保护的可靠性。
背景技术
静电放电(ESD)是自然界中的一种普遍现象，电子产品尤其是集成电路(IC)在生产、封装、测试、存放、运输等过程中不可避免地因ESD造成损坏。据美国NationalSemiconductor公司统计，由ESD引发IC的失效已成为电子产品失效的主要的原因之一。随着射频IC技术日渐成熟，半导体制备工艺的特征尺寸越来越小，低压IC应用日益广泛，低压IC的ESD保护设计也日益受到电子工程师和科研人员的密切关注。已有的低压ESD保护方案设计主要利用二极管或二极管辅助触发可控硅SCR，实现低压触发ESD保护器件的目的，但存在的问题主要体现在ESD保护器件占用过大的芯片面积，导通电阻较大或ESD鲁棒性较弱等问题。这与现有纳米级工艺制备的射频IC或低压IC的面积小、便携性高，功耗低等需求相冲突。因此，结合纳米级工艺特征，设计一种具有低触发电压，高效能的ESD保护方案，对国民经济的发展具有重要的经济和应用价值。
二极管在低压ESD保护应用中，具有结构简单，触发电压灵活可控的优点。但是，在低压ESD防护应用中也存在占用芯片面积较大，ESD鲁棒性较差和可能存在达林顿寄生效应等问题。SCR因其具有较强的单位面积ESD电流泄放能力的优点，在ESD保护领域备受关注，并已成为片上IC的研究热点。又由于SCR存在触发电压高，维持电压低，易闩锁等问题，在半导体产业界尚未得到大规模的应用。为了不增加ESD保护器件面积，又能灵活调节低压ESD保护器件的触发电压，同时还需使器件具有较强的ESD鲁棒性和抗闩锁能力，本发明提供了一种利用阱分割技术提高低压ESD保护器件性能的方法。一方面，利用阱分割技术，在不增强芯片面积的前提下，可根据被保护电路的ESD防护需求，设计一定数目串联的二极管，调节低压ESD防护器件的触发电压，提高ESD保护方案的可移植性。另一方面，利用低压ESD防护器件内部寄生SCR电流泄放路径，提高器件的单位面积ESD电流泄放效率，增强器件的ESD鲁棒性，此外，还利用一种特殊的金属布线方法，在不改变器件特征参数的前提下，调节器件内部寄生SCR的ESD电流泄放路径，调整器件的维持电压，增强器件的抗闩锁能力。
发明内容
针对ESD防护应用中二极管占用芯片面积过大或SCR触发电压过高、易闩锁等问题，本发明提供了一种利用阱分割技术提高低压ESD防护器件性能的方法，其包括阱分割技术和特殊的金属布线方法，不仅能够在不增大芯片面积的前提下，选择合适的串联二极管个数，调节ESD保护器件的触发电压；还能利用金属布线方法，改变器件内部的ESD电流泄放路径，调整器件的维持电压，增强器件的ESD鲁棒性，可应用于射频IC或不同ESD设计窗口的低压ESD保护器件设计。
本发明通过以下技术方案实现：
一种利用阱分割技术提高低压ESD防护器件性能的方法，其包括阱分割技术和特殊的金属布线方法，不仅能够调节器件的触发电压和维持电压，还能够提高器件的单位面积ESD电流泄放效率，增强器件的ESD鲁棒性，其特征在于：以八个二极管触发SCR的低压ESD保护器件为本发明实例，在所述低压ESD保护器件的P衬底上方，从左至右分别设有第一N阱和第一P阱，一方面，利用阱分割技术，将所述第一N阱的左半部分区域沿所述低压ESD保护器件剖面Z轴方向，依次将所述第一N阱分割为第二P阱、第二N阱、第三P阱，所述阱分割技术可根据被保护电路的需求；以由所述第一N阱与所述第二P阱构成的第一分割单元为一周期，所述第一分割单元可呈周期规律排列，同理，也可将所述第一P阱的右半部分区域沿所述低压ESD保护器件剖面Z轴方向，依次将所述第一P阱分割为第三N阱，第四P阱，第四N阱，以由所述第一P阱与所述第三N阱构成的第二分割单元为一周期，所述第二分割单元可呈周期规律排列，所述阱分割技术可实现针对不同被保护电路，设计不同电压触发开启的所述低压ESD保护器件，另一方面，在所述第一N阱的右半部分区域设有一条形第四P+注入区，在所述第一P阱的左半部分区域设有一条形第五N+注入区、通过调整所述第四P+注入区和所述第五N+注入区在所述低压ESD保护器件内部的位置，并结合金属布线设计方法，可改变所述低压ESD保护器件的维持电压，
在所述第一N阱内设有第一N+注入区和所述第四P+注入区，所述第一N阱的左侧边缘与所述P衬底的左侧边缘相连，所述第一N阱的右侧边缘与所述第一P阱的左侧边缘相连，所述第一P阱的右侧边缘与所述P衬底的右侧边缘相连，沿所述低压ESD保护器件剖面Z轴方向，所述第一N阱的所述左半部分区域的上边缘与所述第二P阱的下边缘相连，
沿所述低压ESD保护器件剖面Z轴方向，所述第二P阱的上边缘与所述第二N阱的下边缘相连，所述第二N阱的上边缘与所述第三P阱的下边缘相连，所述第三P阱的上边缘与所述P衬底的上边缘相连，在所述第二P阱内设有第一P+注入区和第二N+注入区，在所述第二N阱内设有第二P+注入区和第三N+注入区，在所述第三P阱内设有第三P+注入区和第四N+注入区，所述第二P阱、所述第二N阱与所述第三P阱长度相等，且所述第二P阱、所述第二N阱和所述第三P阱的左侧边缘均与所述P衬底的所述左侧边缘相连，所述第一N阱的所述左半部分区域与所述第一N阱的所述右半部分区域之间的间距可以根据被保护电路的电压钳制需求调节，
沿所述低压ESD保护器件剖面Z轴方向，所述第一P+注入区与所述第二N+注入区之间的距离、所述第二P+注入区与所述第三N+注入区之间的距离、所述第三P+注入区与所述第四N+注入区之间的距离，均可根据工艺制备特征或电路设计需求调节，
在所述第一P阱内设有所述第五N+注入区和第五P+注入区，沿所述低压ESD保护器件剖面Z轴方向，所述第一P阱的所述左半部分区域的上边缘与所述第三N阱下边缘相连，
所述第三N阱的上边缘与所述第四P阱的下边缘相连，所述第四P阱的上边缘与所述第四N阱的下边缘相连，所述第四N阱的上边缘与所述P衬底的所述上边缘相连，在所述第三N阱内设有第六N+注入区和第六P+注入区，在所述第四P阱内设有第七N+注入区和第七P+注入区，在所述第四N阱内设有第八N+注入区和第八P+注入区，所述第三N阱、第四P阱与第四N阱长度相等，且所述第三N阱、第四P阱和所述第四N阱的右侧边缘均与所述P衬底的所述右侧边缘相连，所述第一P阱的所述左半部分区域与所述第一P阱的所述右半部分区域之间的间距，可以根据被保护电路的电压钳制需求调节，
沿所述低压ESD保护器件剖面Z轴方向，所述第六N+注入区与所述第六P+注入区之间的距离、所述第七N+注入区与所述第七P+注入区之间的距离、和所述第八N+注入区与所述第八P+注入区之间的距离，均可根据工艺制备特征或电路设计需求调节，
所述第一N+注入区和所述第一P+注入区均与第三金属1相连，所述第二N+注入区和所述第二P+注入区均与第四金属1相连，所述第三N+注入区和所述第三P+注入区均与第五金属1相连，所述第四N+注入区和所述第八P+注入区均通过第一金属2相连，所述第五P+注入区和所述第六N+注入区均与第七金属1相连，所述第六P+注入区和所述第七N+注入区均与第八金属1相连，所述第七P+注入区和所述第八N+注入区均与第九金属1相连，
所述与第一金属1相连，并从所述第一金属1引出一电极，用作器件的金属阳极；
所述与第二金属1相连，并从所述第二金属1引出一电极，用作器件的金属阴极；
本发明的有益技术效果为：
1.在本发明方法中，利用阱分割技术，可在所述第一N阱的部分区域内可利用P阱嵌入的方式，将所述第一N阱的所述部分区域沿所述低压ESD保护器件剖面Z轴方向，分割成若干个所述第一分割单元，同理，在所述第一P阱的部分区域内也可利用N阱嵌入的方式，将所述第一P阱的所述部分区域沿所述低压ESD保护器件剖面Z轴方向，分割成所述第二分割单元，并在呈周期性排列的N阱与P阱区域内均设置一高掺杂的N+注入区和P+注入区，以形成若干个二极管，通过一定的金属布线方法，能获得不同触发电压需求的所述低压ESD保护器件，还能大幅降低所述低压ESD保护器件的寄生电容，可满足射频IC的ESD保护需求。
2.在本发明方法中，由所述第四P+注入区和所述第五N+注入区的条形版图，可以根据被保护电路的电压钳制要求，一方面，可将所述第四P+注入区的条形版图沿所述低压ESD保护器件剖面Z轴方向，向上缩短至一定比例，使所述第四P+注入区位于所述低压ESD保护器件剖面Z轴方向的上方位置，同理，也可将所述第五N+注入区的条形版图沿所述低压ESD保护器件剖面Z轴方向，向下缩短至一定比例，使所述第五N+注入区位于所述低压ESD保护器件剖面Z轴方向的下方位置；另一方面，可将所述第四P+注入区设置于所述第一N阱的所述左半部分区域，所述第二P阱，所述第二N阱和所述第三P阱均设置于所述第一N阱的所述右半部分区域；同理，也可将所述第五N+注入区设置于所述第一P阱的所述右半部分区域，所述第三N阱，所述第四P阱和所述第四N阱均设置于所述第一P阱的所述左半部分区域，以调节所述低压ESD保护器件的维持电压和电压回滞幅度，增强器件的抗闩锁能力和ESD鲁棒性，实现具有强电压钳制的小回滞ESD保护方案。
附图说明
图1是本发明方法实例器件一结构剖面图；
图2是本发明方法实例器件二结构剖面图；
图3是本发明方法实例器件三结构剖面图；
图4是本发明方法实例器件一的金属布线图；
图5是本发明方法实例器件一在ESD应力作用下的等效电路图；
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明；
本发明实例设计了一种利用阱分割技术提高低压ESD防护性能的方法，其包括SCR的ESD电流泄放路径和二极管正向导通的ESD电泄放路径，一方面利用阱分割技术，不仅能够针对不同被保护电路，设计不同电压触发开启低压ESD保护器件，另一方面，利用特殊的金属布线方式，调整器件内部所述第一N阱内的所述P+注入区和所述第一P阱内的所述N+注入区的条形版图位置，改变低压ESD保护器件的维持电压。
如图1所示的本发明方法实例器件一的结构剖面图：其特征在于：八个二极管辅助触发SCR结构的所述低压ESD保护器件，在所述低压ESD保护器件的P衬底101的上方，从左至右分别设有第一N阱102和第一P阱103，一方面，利用阱分割技术，将所述第一N阱102的左半部分区域沿所述低压ESD保护器件剖面Z轴方向，依次将所述第一N阱102分割为第二P阱105、第二N阱106、第三P阱107，所述阱分割技术可根据被保护电路的需求，以由所述第一N阱102与所述第二P阱105构成的第一分割单元为一周期，所述第一分割单元可呈周期规律排列，同理，也可将所述第一P阱103的右半部分区域沿所述低压ESD保护器件剖面Z轴方向，依次将所述第一P阱103分割为第三N阱108，第四P阱109，第四N阱110，以由所述第一P阱103与所述第三N阱108构成的第二分割单元为一周期，所述第二分割单元可呈周期规律排列，所述阱分割技术可实现针对不同被保护电路，设计不同电压触发开启的所述低压ESD保护器件，另一方面，在所述第一N阱102的右半部分区域设有一条形第四P+注入区117，在所述第一P阱103的左半部分区域设有一条形第五N+注入区118、通过调整所述第四P+注入区117和所述第五N+注入区118在所述低压ESD保护器件内部的位置，并同时结合金属布线设计，可改变所述低压ESD保护器件的维持电压，
在所述第一N阱102内设有第一N+注入区104和所述第四P+注入区117，所述第一N阱102的左侧边缘与所述P衬底101的左侧边缘相连，所述第一N阱102的右侧边缘与所述第一P阱103的左侧边缘相连，所述第一P阱103的右侧边缘与所述P衬底101的右侧边缘相连，沿所述低压ESD保护器件剖面Z轴方向，所述第一N阱102的所述左半部分区域的上边缘与所述第二P阱105的下边缘相连，
沿所述低压ESD保护器件剖面Z轴方向，所述第二P阱105的上边缘与所述第二N阱106的下边缘相连，所述第二N阱106的上边缘与所述第三P阱107的下边缘相连，所述第三P阱107的上边缘与所述P衬底101的上边缘相连，在所述第二P阱105内设有第一P+注入区111和第二N+注入区112，在所述第二N阱106内设有第二P+注入区113和第三N+注入区114，在所述第三P阱107内设有第三P+注入区115和第四N+注入区116，所述第二P阱105、所述第二N阱106与所述第三P阱107长度相等，且所述第二P阱105、所述第二N阱106和所述第三P阱107的左侧边缘均与所述P衬底101的所述左侧边缘相连，所述第一N阱102的所述左半部分区域与所述第一N阱102的所述右半部分区域之间的间距可以根据被保护电路的电压钳制需求调节，
沿所述低压ESD保护器件剖面Z轴方向，所述第一P+注入区111与所述第二N+注入区112之间的距离、所述第二P+注入区113与所述第三N+注入区114之间的距离、所述第三P+注入区115与所述第四N+注入区116之间的距离，均可根据工艺制备特征或电路设计需求调节，
在所述第一P阱103内设有所述第五N+注入区118和第五P+注入区119，沿所述低压ESD保护器件剖面Z轴方向，所述第一P阱103的所述左半部分区域的上边缘与所述第三N阱108下边缘相连，
所述第三N阱108的上边缘与所述第四P阱109的下边缘相连，所述第四P阱109的上边缘与所述第四N阱110的下边缘相连，所述第四N阱110的上边缘与所述P衬底101的所述上边缘相连，在所述第三N阱108内设有第六N+注入区120和第六P+注入区121，在所述第四P阱109内设有第七N+注入区122和第七P+注入区123，在所述第四N阱110内设有第八N+注入区124和第八P+注入区125，所述第三N阱108、第四P阱109与第四N阱110长度相等，且所述第三N阱108、第四P阱109和所述第四N阱110的右侧边缘均与所述P衬底101的所述右侧边缘相连，所述第一P阱103的所述左半部分区域与所述第一P阱103的所述右半部分区域之间的间距，可以根据被保护电路的电压钳制需求调节，
沿所述低压ESD保护器件剖面Z轴方向，所述第六N+注入区120与所述第六P+注入区121之间的距离、所述第七N+注入区122与所述第七P+注入区123之间的距离、和所述第八N+注入区124与所述第八P+注入区125之间的距离，均可根据工艺制备特征或电路设计需求调节，
如图2所示的本发明方法实例器件二的结构剖面图：可以根据被保护电路的电压钳制要求，将所述第四P+注入区117设置于所述第一N阱102的所述左半部分区域，所述第二P阱105、所述第二N阱106和所述第三P阱107均设置于所述第一N阱102的所述右半部分区域，同理，也能将所述第五N+注入区118设置于所述第一P阱103的所述右半部分区域，所述第三N阱108、所述第四P阱109和所述第四N阱110均设置于所述第一P阱103的所述左半部分区域，以调节所述低压ESD保护器件的维持电压和电压回滞幅度，增强器件的抗闩锁能力和ESD鲁棒性，实现具有强电压钳制的小回滞ESD保护方案。
如图3所示的本发明方法实例器件三的结构剖面图：可以根据被保护电路的电压钳制要求，将所述第四P+注入区117的条形版图沿所述低压ESD保护器件剖面Z轴方向向上缩短至一定比例，所述第四P+注入区117位于所述低压ESD保护器件剖面Z轴方向的上方位置，所述第五N+注入区118的条形版图沿所述低压ESD保护器件剖面Z轴方向向下缩短至一定比例，所述第五N+注入区118位于所述低压ESD保护器件剖面Z轴方向的下方位置以调节所述低压ESD保护器件的维持电压和电压回滞幅度，增强器件的抗闩锁能力和ESD鲁棒性，实现具有强电压钳制的小回滞ESD保护方案。
如图4所示的本发明方法实例器件一的金属布线图：所述第一N+注入区104和所述第一P+注入区111均与第三金属1 203相连，所述第二N+注入区112和所述第二P+注入区113均与第四金属1 204相连，所述第三N+注入区114和所述第三P+注入区115均与第五金属1205相连，所述第四N+注入区116和所述第八P+注入区125均通过第一金属2 301相连，所述第五P+注入区119和所述第六N+注入区120均与第七金属1 207相连，所述第六P+注入区121和所述第七N+注入区122均与第八金属1相连208，所述第七P+注入区123和所述第八N+注入区124均与第九金属1 209相连，
所述117与第一金属1 201相连，并从所述第一金属1 201引出一电极，用作器件的金属阳极；
所述118与第二金属1 202相连，并从所述第二金属1 202引出一电极，用作器件的金属阴极；
如图5所示的本发明方法实例器件一的等效电路图：由所述第四P+注入区117、所述第一N阱102和所述第一P阱103构成PNP管Q1，由所述第一N阱102、所述第一P阱103和所述第五N+注入区118构成NPN管Q2，由所述Q1与所述Q2构成的正反馈网络，可形成构成SCR电流泄放路径，由所述第四P+注入区117、所述第一N阱102和所述第一N+注入区104构成二极管D1，由所述第一P+注入区111、所述第二P阱105和所述第二N+注入区112构成二极管D2，由所述第二P+注入区113、所述第二N阱106和所述第三N+注入区114构成二极管D3，由所述第三P+注入区115、所述第三P阱107和所述第四N+注入区116构成二极管D4，由所述第八P+注入区125、所述第四N阱110和所述第八N+注入区124构成二极管D5，由所述第七P+注入区123、所述第四P阱109和所述第七N+注入区122构成二极管D6，由所述第六P+注入区121、所述第三N阱108和所述第六N+注入区120构成二极管D7，由所述第五P+注入区119、所述第一P阱103和所述第五N+注入区118构成二极管D8，在ESD应力作用下，所述D1、D2、D3、D4、D5、D6、D7、D8可形成二极管串触发路径，当ESD应力逐渐增大时，流过所述二极管触发路径的ESD电流不断增大，导致所述SCR电流泄放路径开启，一方面，由于所述二极管串的正向导通触发，可避免发生SCR器件内部反偏PN结的雪崩击穿，能大幅降低ESD器件的触发电压，还能通过调节所述二极管串的个数，满足不同触发电压的ESD保护需求。另一方面，由于所述二极管串所占芯片面积并不比传统二极管触发SCR器件芯片面积大，且所述二极管串与所述SCR电流泄放路径并联，可大幅降低所述低压ESD保护器件的寄生电容，满足射频IC的ESD保护需求。此外，通过分别调整器件内部所述第五N+注入区118在所述第一P阱103区域内的位置，和所述第四P+注入区117在所述第一N阱102区域内的位置，可改变所述SCR电流泄放路径，并结合金属布线设计方法，调整所述低压ESD保护器件的维持电压。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (3)
1.一种利用阱分割技术提高低压ESD防护器件性能的方法，其包括阱分割技术和金属布线方法，不仅能够调节器件的触发电压和维持电压，还能够提高器件的单位面积ESD电流泄放效率，增强器件的ESD鲁棒性，其特征在于：以八个二极管触发SCR结构的低压ESD保护器件为本发明实例，在所述低压ESD保护器件的P衬底(101)上方，从左至右分别设有第一N阱(102)和第一P阱(103)，一方面，利用阱分割技术，将所述第一N阱(102)的左半部分区域沿所述低压ESD保护器件剖面Z轴方向，依次将所述第一N阱(102)分割为第二P阱(105)、第二N阱(106)、第三P阱(107)，所述阱分割技术可根据被保护电路的需求，以由所述第一N阱(102)与所述第二P阱(105)构成的第一分割单元为一周期，所述第一分割单元可呈周期规律排列，同理，也可将所述第一P阱(103)的右半部分区域沿所述低压ESD保护器件剖面Z轴方向，依次将所述第一P阱(103)分割为第三N阱(108)，第四P阱(109)，第四N阱(110)，以由所述第一P阱(103)与所述第三N阱(108)构成的第二分割单元为一周期，所述第二分割单元可呈周期规律排列，所述阱分割技术可实现针对不同被保护电路，设计不同电压触发开启的所述低压ESD保护器件，另一方面，在所述第一N阱(102)的右半部分区域设有一条形第四P+注入区(117)，在所述第一P阱(103)的左半部分区域设有一条形第五N+注入区(118)、通过调整所述第四P+注入区(117)和所述第五N+注入区(118)在所述低压ESD保护器件内部的位置，并结合金属布线方法，可改变所述低压ESD保护器件的维持电压，
在所述第一N阱(102)内设有第一N+注入区(104)和所述第四P+注入区(117)，所述第一N阱(102)的左侧边缘与所述P衬底(101)的左侧边缘相连，所述第一N阱(102)的右侧边缘与所述第一P阱(103)的左侧边缘相连，所述第一P阱(103)的右侧边缘与所述P衬底(101)的右侧边缘相连，沿所述低压ESD保护器件剖面Z轴方向，所述第一N阱(102)的所述左半部分区域的上边缘与所述第二P阱(105)的下边缘相连，
沿所述低压ESD保护器件剖面Z轴方向，所述第二P阱(105)的上边缘与所述第二N阱(106)的下边缘相连，所述第二N阱(106)的上边缘与所述第三P阱(107)的下边缘相连，所述第三P阱(107)的上边缘与所述P衬底(101)的上边缘相连，在所述第二P阱(105)内设有第一P+注入区(111)和第二N+注入区(112)，在所述第二N阱(106)内设有第二P+注入区(113)和第三N+注入区(114)，在所述第三P阱(107)内设有第三P+注入区(115)和第四N+注入区(116)，所述第二P阱(105)、所述第二N阱(106)与所述第三P阱(107)长度相等，且所述第二P阱(105)、所述第二N阱(106)和所述第三P阱(107)的左侧边缘均与所述P衬底(101)的所述左侧边缘相连，所述第一N阱(102)的所述左半部分区域与所述第一N阱(102)的所述右半部分区域之间的间距可以根据被保护电路的电压钳制需求调节，
沿所述低压ESD保护器件剖面Z轴方向，所述第一P+注入区(111)与所述第二N+注入区(112)之间的距离、所述第二P+注入区(113)与所述第三N+注入区(114)之间的距离、所述第三P+注入区(115)与所述第四N+注入区(116)之间的距离，均可根据工艺制备特征或电路设计需求调节，
在所述第一P阱(103)内设有所述第五N+注入区(118)和第五P+注入区(119)，沿所述低压ESD保护器件剖面Z轴方向，所述第一P阱(103)的所述左半部分区域的上边缘与所述第三N阱(108)下边缘相连，
所述第三N阱(108)的上边缘与所述第四P阱(109)的下边缘相连，所述第四P阱(109)的上边缘与所述第四N阱(110)的下边缘相连，所述第四N阱(110)的上边缘与所述P衬底(101)的所述上边缘相连，在所述第三N阱(108)内设有第六N+注入区(120)和第六P+注入区(121)，在所述第四P阱(109)内设有第七N+注入区(122)和第七P+注入区(123)，在所述第四N阱(110)内设有第八N+注入区(124)和第八P+注入区(125)，所述第三N阱(108)、第四P阱(109)与第四N阱(110))长度相等，且所述第三N阱(108)、第四P阱(109)和所述第四N阱(110)的右侧边缘均与所述P衬底(101)的所述右侧边缘相连，所述第一P阱(103)的所述左半部分区域与所述第一P阱(103)的所述右半部分区域之间的间距，可以根据被保护电路的电压钳制需求调节，
沿所述低压ESD保护器件剖面Z轴方向，所述第六N+注入区(120)与所述第六P+注入区(121)之间的距离、所述第七N+注入区(122)与所述第七P+注入区(123)之间的距离、和所述第八N+注入区(124)与所述第八P+注入区(125)之间的距离，均可根据工艺制备特征或电路设计需求调节，
所述第一N+注入区(104)和所述第一P+注入区(111)均与第三金属1(203)相连，所述第二N+注入区(112)和所述第二P+注入区(113)均与第四金属1(204)相连，所述第三N+注入区(114)和所述第三P+注入区(115)均与第五金属1(205)相连，所述第四N+注入区(116)和所述第八P+注入区(125)均通过第一金属2(301)相连，所述第五P+注入区(119)和所述第六N+注入区(120)均与第七金属1(207)相连，所述第六P+注入区(121)和所述第七N+注入区(122)均与第八金属1相连(208)，所述第七P+注入区(123)和所述第八N+注入区(124)均与第九金属1(209)相连，
所述(117)与第一金属1(201)相连，并从所述第一金属1(201)引出一电极，用作器件的金属阳极；
所述(118)与第二金属1(202)相连，并从所述第二金属1(202)引出一电极，用作器件的金属阴极。
2.如权利要求1所述的一种利用阱分割技术提高低压ESD防护器件性能的方法，其特征在于：在所述第一N阱(102)的部分区域内可利用P阱嵌入的方式，将所述第一N阱(102)的部分区域沿所述低压ESD保护器件剖面Z轴方向，分割成若干个所述第一分割单元，同理，在所述第一P阱(103)的部分区域内也可利用N阱嵌入的方式，将所述第一P阱(103)的部分区域沿所述低压ESD保护器件剖面Z轴方向，分割成所述第二分割单元，并通过在呈周期性排列的N阱与P阱内均设置一高掺杂的N+注入区和P+注入区，以形成若干个二极管，通过一定的金属布线方法，能获得不同触发电压需求的所述低压ESD保护器件，还能大幅降低所述低压ESD保护器件的寄生电容，可满足射频IC的ESD保护需求。
3.如权利要求1所述的一种利用阱分割技术提高低压ESD防护器件性能的方法，其特征在于：所述第四P+注入区(117)和所述第五N+注入区(118)的条形版图，可以根据被保护电路的电压钳制要求，一方面，可将所述第四P+注入区(117)的条形版图沿所述低压ESD保护器件剖面Z轴方向，向上缩短至一定比例，使所述第四P+注入区(117)位于所述低压ESD保护器件剖面Z轴方向的上方位置，同理，也可将所述第五N+注入区(118)的条形版图沿所述低压ESD保护器件剖面Z轴方向，向下缩短至一定比例，使所述第五N+注入区(118)位于所述低压ESD保护器件剖面Z轴方向的下方位置；另一方面，可将所述第四P+注入区(117)设置于所述第一N阱(102)的所述左半部分区域，所述第二P阱(105)，所述第二N阱(106)和所述第三P阱(107)均设置于所述第一N阱(102)的所述右半部分区域，同理，也可将所述第五N+注入区(118)设置于所述第一P阱(103)的所述右半部分区域，所述第三N阱(108)，所述第四P阱(109)和所述第四N阱(110)均设置于所述第一P阱(103)的所述左半部分区域，以调节所述低压ESD保护器件的维持电压和电压回滞幅度，增强器件的抗闩锁能力和ESD鲁棒性，实现具有强电压钳制的小回滞ESD保护方案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711354718.0A CN108109997B (zh) | 2017-12-15 | 2017-12-15 | 一种利用阱分割技术提高低压esd防护性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711354718.0A CN108109997B (zh) | 2017-12-15 | 2017-12-15 | 一种利用阱分割技术提高低压esd防护性能的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109997A true CN108109997A (zh) | 2018-06-01 |
| CN108109997B CN108109997B (zh) | 2020-08-04 |
Family
ID=62217495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711354718.0A Active CN108109997B (zh) | 2017-12-15 | 2017-12-15 | 一种利用阱分割技术提高低压esd防护性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109997B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807376A (zh) * | 2018-07-03 | 2018-11-13 | 江南大学 | 一种低压mos辅助触发scr的双向瞬态电压抑制器 |
| CN113793847A (zh) * | 2021-08-25 | 2021-12-14 | 珠海妙存科技有限公司 | Io pad金属结构版图及其设计方法 |
| CN114843262A (zh) * | 2022-05-09 | 2022-08-02 | 江南大学 | 一种面向低功耗电源管理芯片的静电浪涌防护电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832233A (zh) * | 2012-08-30 | 2012-12-19 | 北京大学 | Scr型ldmos esd器件 |
| US8354722B2 (en) * | 2011-05-31 | 2013-01-15 | International Business Machines Corporation | SCR/MOS clamp for ESD protection of integrated circuits |
| CN205385023U (zh) * | 2016-03-11 | 2016-07-13 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
| US20170250174A1 (en) * | 2016-02-26 | 2017-08-31 | Texas Instruments Incorporated | Apparatus for Rectified RC Trigger of Back-to-Back MOS-SCR ESD Protection |
-
2017
- 2017-12-15 CN CN201711354718.0A patent/CN108109997B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354722B2 (en) * | 2011-05-31 | 2013-01-15 | International Business Machines Corporation | SCR/MOS clamp for ESD protection of integrated circuits |
| CN102832233A (zh) * | 2012-08-30 | 2012-12-19 | 北京大学 | Scr型ldmos esd器件 |
| US20170250174A1 (en) * | 2016-02-26 | 2017-08-31 | Texas Instruments Incorporated | Apparatus for Rectified RC Trigger of Back-to-Back MOS-SCR ESD Protection |
| CN205385023U (zh) * | 2016-03-11 | 2016-07-13 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807376A (zh) * | 2018-07-03 | 2018-11-13 | 江南大学 | 一种低压mos辅助触发scr的双向瞬态电压抑制器 |
| CN113793847A (zh) * | 2021-08-25 | 2021-12-14 | 珠海妙存科技有限公司 | Io pad金属结构版图及其设计方法 |
| CN113793847B (zh) * | 2021-08-25 | 2022-11-08 | 珠海妙存科技有限公司 | Io pad金属结构版图及其设计方法 |
| CN114843262A (zh) * | 2022-05-09 | 2022-08-02 | 江南大学 | 一种面向低功耗电源管理芯片的静电浪涌防护电路 |
| CN114843262B (zh) * | 2022-05-09 | 2022-11-08 | 江南大学 | 一种面向低功耗电源管理芯片的静电浪涌防护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109997B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105489603B (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN107017248A (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN105390491B (zh) | 一种具有源端内嵌叉指nmos的ldmos‑scr器件 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN108109997A (zh) | 一种利用阱分割技术提高低压esd防护性能的方法 | |
| CN111048508B (zh) | 一种双向lvtscr的esd或浪涌防护方法 | |
| CN102569360A (zh) | 一种基于二极管辅助触发的双向可控硅器件 | |
| CN108695316A (zh) | 一种双向二极管串触发scr结构的esd保护器件 | |
| CN108807376A (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN108336085A (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN108807374A (zh) | 一种高压双向瞬态电压抑制器 | |
| CN108878417A (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN102623452B (zh) | 静电防护器件及其制造工艺 | |
| CN107731818A (zh) | 瞬态抑制二极管芯片结构 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN110246837A (zh) | 一种双二极管esd保护电路 | |
| CN105633075A (zh) | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN104485329B (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 | |
| CN111223855B (zh) | 一种利用栅隔离技术提高电路系统esd防护性能的方法 | |
| CN201804874U (zh) | 带二极管保护电路的mos场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |