CN101741073A - 静电放电保护装置 - Google Patents

静电放电保护装置 Download PDF

Info

Publication number
CN101741073A
CN101741073A CN200910178887A CN200910178887A CN101741073A CN 101741073 A CN101741073 A CN 101741073A CN 200910178887 A CN200910178887 A CN 200910178887A CN 200910178887 A CN200910178887 A CN 200910178887A CN 101741073 A CN101741073 A CN 101741073A
Authority
CN
China
Prior art keywords
district
wellblock
effect transistor
type
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910178887A
Other languages
English (en)
Other versions
CN101741073B (zh
Inventor
王世钰
吕佳伶
陈彦宇
刘玉莲
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/264,879 external-priority patent/US20100109076A1/en
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101741073A publication Critical patent/CN101741073A/zh
Application granted granted Critical
Publication of CN101741073B publication Critical patent/CN101741073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明是有关于一种静电放电保护装置。其包括一第一导电的一第一井区、一第二导电类型的一第二井区、位于第一井区内的第二导电类型的一源极区以及一第二导电类型的一漏极区，且一部分位于第二井区内。与第一井区接触的一井是耦接至源极区。第一导电类型的第三掺杂区与第二导电类型的一第四掺杂区是配置于第二井区中。一第一晶体管包括第三掺杂区、第二井区与第一井区。第一晶体管电性耦接置一切换装置。一第二晶体管包括第二井区、第一井区与源极区。第一晶体管与第二晶体管配置为在一静电放电事件期间提供一电流路径。

Description

静电放电保护装置
技术领域
本发明涉及一种集成电路，特别是涉及一种静电放电(electrostaticdischarge，简称ESD)保护装置，用以提供具有比公知硅控整流器(siliconcontrolled rectifier，简称SCR)低的触发电压的静电放电电流路径。仅藉由实施例方式，本发明应用横向双扩散金属氧化物半导体(lateraldouble-diffused MOS，简称LDMOS)场效晶体管、高电压场效晶体管与低电压场效晶体管，用以提供较佳的静电放电保护。
背景技术
在集成电路中的半导体装置容易受静电放电所引起的损害。静电放电可以是藉由电荷在非导电表面的移动所诱发。例如，人体在地毯上移动将可能堆积了几千伏特的静电。然而，在集成电路的测试中或封装环境都可能产生更高的静电。静电放电的高能量脉冲可以对集成电路中的装置造成严重的损害。
为避免集成电路因静电放电造成损害，在集成电路中常常包括有一静电放电保护电路。传统上，在金属氧化物半导体(MOS)或互补金属氧化物导体(CMOS)集成电路中，静电放电保护电路通常包括可在静电放电事件中藉由高电压脉冲被开启的寄生双极性结晶体管或硅控整流器(SCR)。例如，在一横向双扩散金属氧化物半导体场效晶体管中，传统的静电放电保护电路包括P型接触区，其位于横向双扩散金属氧化物半导体装置的漏极区附近。因此，一寄生硅控整流器是藉由P型接触、N型井、P型基底与源极区。如果在漏极接触垫的一高电压高到足以在N型井与P型基底之间的结造成累积崩溃的话，这类的硅控整流器被开启或触发时，则可提供一电流放电路径。
即使传统的静电放电保护架构在某些应用上是有用的，但仍然存在很多限制。例如，传统的静电放电保护架构通常具有高触发电压。在特定应用中，这样的高触发电压无法提供合适的静电放电保护给集成电路。这些和其他的限制将在本说明书以及以下作更详尽的说明。
由此可见，上述现有的静电放电保护电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的静电放电保护装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的静电放电保护电路存在的缺陷，而提供一种新的静电放电保护装置，所要解决的技术问题是使其具有比公知硅控整流器低的触发电压的静电放电电流路径，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静电放电保护装置，其包括：一第一井区，其具有一第一导电类型；一第一区，其具有该第一导电类型；一第二区，其具有一第二导电类型，且在该第一井区内；一第二井区，其具有该第二导电类型，该第二井区包括一第一部分与一第二部分；一第三区，其具有该第一导电类型，该第三区位于第二井区的该第一部分中；一第四区，其具有该第二导电类型，且位于该第二井区的该第二部分内；以及一切换装置，耦接至该第四区。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的静电放电保护装置，其中所述的第三区与该第二井区形成一二极管，该第三区、该第二井区与该第一井区形成一双极性晶体管。
前述的静电放电保护装置，其中所述的第三区与该第二井区形成一二极管，该第二井区、该第一井区与该第二区形成一双极性晶体管。
前述的静电放电保护装置，其中所述的第三区与该第二井区形成一二极管，该第三区、该第二井区、该第一井区与该第二区形成一硅控整流器。
前述的静电放电保护装置，其中所述的第一区与该第二区分别耦接至一第一电位，且该切换装置耦接至一第二电位。
前述的静电放电保护装置，其中所述的第一电位为一接地电位。
前述的静电放电保护装置，其中所述的切换装置包括一二极管，该二极管的一第一端耦接至该第四区，该二极管的一第二端耦接至该第二电位。
前述的静电放电保护装置，其中所述的切换装置包括一金属氧化物半导体场效晶体管，该金属氧化物半导体场效晶体管的一第一端耦接至该第四区，该金属氧化物半导体场效晶体管的一第二端耦接至该第一电位。
前述的静电放电保护装置，其中所述的金属氧化物半导体场效晶体管的一栅极端通过一电容电性耦接至该第三区，并通过一电阻电性耦接至该第一电位。
前述的静电放电保护装置，其还包括一第五区，其具有该第二导电类型，该第五区电性耦接至该第三区。
前述的静电放电保护装置，其中所述的半导体装置包括一横向双扩散金属氧化物半导体场效晶体管，该横向双扩散金属氧化物半导体场效晶体管包括：一沟道区，位于该第一井区中；一栅介电层于该沟道区上；一隔离区，位于该沟道区与该第五区之间；以及一栅极于该栅介电层与该隔离区之上。
前述的静电放电保护装置，其中所述的半导体装置包括一场效晶体管，该场效晶体管包括位于该第二区与该第五区之间的一隔离区。
前述的静电放电保护装置，其中所述的半导体装置包括一金属氧化物半导体场效晶体管，该金属氧化物半导体场效晶体管包括：一沟道区，位于该第二区与该第五区之间的该第一井区中；一栅介电层于该沟道区上；以及一栅极于该栅介电层上；其中，该第五区的至少一部分位于该第一井区内。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：为达到上述目的，本发明提供了一种静电放电保护装置，其包括一第一导电类型的一第一井区，第一井区包括第一导电类型的一第一井区接触区用以耦接至一第一电位。此装置包括第二导电类型的一源极区，其位于第一井区内，且耦接至第一电位。第二导电类型的一第二井区配置于与第一井区相邻。第二井区包括一第一部分与一第二部分。此装置也包括第二导电类型的一漏极区。漏极区的至少一部分配置于第二井区的第一部分之内。另外，此装置包括第一导电类型的一第三掺杂区，其在第二井区的第一部分中。第三掺杂区是与漏极区相邻，且电性耦接至漏极区。此装置也包括第二导电类型的一第四掺杂区，其位于第二井区的第二部分内。第四掺杂区是与源极区相邻。此装置更包括耦接至第四掺杂区的一切换装置。此半导体装置亦包括一第一晶体管，其通过四掺杂区耦接至切换装置。第一晶体管包括第三掺杂区、第二井区与第一井区。一第二晶体管包括第二井区、第一井区与源极区。第一与第二晶体管是配置为在一静电放电事件期间提供一电流路径。根据本发明的实施例中，电流路径在比传统硅控整流器静电放电保护装置低的触发电压时被触发。
在该静电放电保护装置的一具体实施例中，第一导电类型为P型，且第二导电类型为N型。在一实施例中，第一电位为一接地电位。切换装置可以是二极管。该二极管的一第一端耦接至该第四掺杂区，该二极管的一第二端耦接至一电源供给电位。在另一实施例中，该切换装置包括一金属氧化物半导体场效晶体管。该金属氧化物半导体场效晶体管的一第一端耦接至该第四掺杂区，该属氧化物半导体场效晶体管的一第二端耦接至该第一电位。该金属氧化物半导体场效晶体管的一栅极端通过一电容电性耦接至该漏极区，且通过一电阻电性耦接至该第一电位。
在该静电放电保护置的另一实施例中，该静电放电保护装置包括一横向双扩散金属氧化物半导体场效晶体管，其包括位于该第一井区中的一沟道区、配置于该沟道区上的一栅介电层、位于该沟道区与该漏极区之间的一场氧化区以及配置于该栅介电层与该场氧化区上的一栅极电极。在另一实施例中，静电放电保护装置包括一高电压场效晶体管，其包括位于该源极区与该漏极区之间的一场氧化区。在另一实施例中，静电放电保护装置包括一低电压金属氧化物半导体场效晶体管，其包括位于该源极区与该漏极区之间的该第一井区中的一沟道区、配置于该沟道区上的一栅介电层以及配置于该栅介电层上的一栅极电极。该漏极区的至少一部分位于该第一井区内。
根据一替代实施例，一静电放电保护装置包括一P型井区，其包括一第一井区接触，用以耦接至一接地电位。该装置包括一N型源极区，其位于该P型井区内。该N型源极区耦接至该接地电位。该装置包括一N型井区，邻接于该P型井区。该N型井区包括一第一部分与一第二部分。该装置也包括一N型漏极区。该N型漏极区的至少一部分位于该N型井区的该第一部分中。该P型掺杂区是与该N型漏极区相邻，并电性耦接至该N型漏极区。该装置也包括一N型掺杂区，其位于该N型井区的该第二部分中。该N型掺杂区与该N型源极区相邻。该装置更包括耦接至该N型掺杂区的一切换装置。另外，该装置包括两个晶体管。第一晶体管包括该P型掺杂区、该N型井区与该P型井区。第一晶体管通过该N型掺杂区耦接至该第一切换装置。第二晶体管包括该N型井区、该P型井区与该N型源极区。当一静电放电事件发生时，一电流路径是被提供以将第一晶体管的基极-射极结顺向偏压并将第一晶体管开启。第二晶体管的基极-射极结则因第一晶体管的开启电流而被顺向偏压，且第二晶体管亦被开启。因此，该第一与第二晶体管配置为在一静电放电事件期间提供一电流路径。
在一具体实施例中，该切换装置包括一二极管。该二极管的一第一端耦接至第四掺杂区，该二极管的一第二端耦接至一电源供给电位。在另一实施例中，该切换装置包括一金属氧化物半导体场效晶体管。该金属氧化物半导体场效晶体管的一第一端耦接至该第四掺杂区，该金属氧化物半导体场效晶体管的一第二端耦接至该接地电位。在另一实施例中，该金属氧化物半导体场效晶体管的一栅极端是通过一电容电性耦接至该N型漏极区，且通过一电阻电性耦接至该接地电位。
借由上述技术方案，本发明静电放电保护装置至少具有下列优点及有益效果：本发明提供具有较低的触发电压的静电放电保护装置，以提供改善的静电放电保护功效。在一特定实施例中，此被改良的静电放电保护装置包括耦接至一放电静电电流路径的一切换装置。在不同的实施例中，本发明提供改良的静电放电保护装置于许多不同的装置中，例如横向双扩散金属氧化物半导体场效晶体管、高电压场效晶体管与低电压金属氧化物半导体场效晶体管。
综上所述，本发明是有关于一种静电放电保护装置，用于种半导体装置中。其包括一第一导电的一第一井区、一第二导电类型的一第二井区、位于第一井区内的第二导电类型的一源极区以及一第二导电类型的一漏极区，且一部分位于第二井区内。与第一井区接触的一井是耦接至源极区。第一导电类型的第三掺杂区与第二导电类型的一第四掺杂区是配置于第二井区中。一第一晶体管包括第三掺杂区、第二井区与第一井区。第一晶体管电性耦接置一切换装置。一第二晶体管包括第二井区、第一井区与源极区。第一晶体管与第二晶体管配置为在一静电放电事件期间提供一电流路径。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是根据本发明的较佳实施例的横向双扩散金属氧化物半导体场效晶体管装置的横切面的简单示意图。
图2是根据本发明的较佳实施例的图1的横向双扩散金属氧化物半导体场效晶体管装置的简单的布局示意图。
图3是根据本发明的较佳实施例的图1的横向双扩散金属氧化物半导体场效晶体管装置的简单的架构示意图。
图4是根据本发明的另一较佳实施例的横向双扩散金属氧化物半导体场效晶体管装置的简单的横切面示意图。
图5是根据本发明的较佳实施例的高电压场效晶体管的简单的横切面示意图。
图6是根据本发明的另一较佳实施例的低电压金属氧化半导体装置的简单的横切面示意图。
图7是根据本发明的较佳实施例的图6的低电压金属氧化半导体场效晶体管装置的简单的布局示意图。
图8是根据本发明的较佳实施例的横向双扩散金属氧化物半导体场效晶体管装置的简单的横切面示意图。
图9是根据本发明的另一较佳实施例的图8的横向双扩散金属氧化物半导体场效晶体管装置的简单的布局示意图。
图10是根据本发明的较佳实施例的图8的横向双扩散金属氧化物半导体场效晶体管装置的简单的架构示意图。
图11是根据本发明的二者择一的较佳实施例的横向双扩散金属氧化物半导体场效晶体管装置的简单的横切面示意图。
图12是根据本发明的另一较佳实施例的图11的高电压场效晶体管的简单的横切面示意图。
图13是根据本发明的另一较佳实施例的低电压金属氧化物半导体场效晶体管装置的简单的横切面示意图。
图14是根据本发明的较佳实施例的图13的低电压金属氧化物半导体场效晶体管装置的简单的布局示意图。
图15是根据本发明的另一较佳实施例的高电压场效晶体管装置的简单的横切面示意图。
图16是根据本发明的一较佳实施例的图15的简单的架构图。
图17是根据本发明的较佳实施例的图15的高电压场效晶体管的简单的布局示意图。
图18是根据本发明的另一较佳实施例的高电压场效装置的简单的横切面示意图。
图19是根据本发明的一较佳实施例的图18的高电压场效装置的简单的架构图。
图20是根据本发明的另一较佳实施例的图18高电压装置的简单的布局示意图。
100、200、300、400、700、800、900、1000、1100：横向双扩散金属氧化物半导体场效晶体管装置
101：P型井区
102：第一井接触
103：N型源极区
111：N型井区
111a：第一部分
111b：第二部分
112：N型漏极区
113：P型掺杂区
115：N型掺杂区
131：二极管
132：栅介电层
133：栅极电极
136、137、138：场氧化区
141：接地电位
142：电源供给电位
143：接触垫
145、146、150：电阻
153：电容
155：金属氧化物半导体场效晶体管
500、1200：场效晶体管
600、1300、1400：低电压金属氧化物半导体场效晶体管
1500、1600、1700：高电压场效晶体管
1800、1900、2000：高电压场效装置
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的静电放电保护装置其具体实施方式、结构、特征及其功效，详细说明如后。
本发明有关于一种集成电路。特别的是，本发明提供一种用于具有静电放电(electrostatic discharge，简称ESD)保护架构的静电放电保护装置，用以提供具有比公知NPN双极性晶体管与硅控整流器(silicoNcoNtrolled rectifier，简称SCR)低的触发电压的静电放电电流路径。仅是藉由一些实施例为例，本发明应用于横向双扩散金属氧化物半导体(lateral double-diffused MOS，简称LDMOS)场效晶体管、高电压场效晶体管与低电压场效晶体管，用以提供静电放电保护。但本发明将被成认为具有更宽广的应用范围。
如上所述，公知的以硅控整流器为基础的静电放电保护装置通常具有高触发电压。在公知的静电放电保护架构中，如果在漏极接触垫的一高电压高到足以在N型井与P型基底之间的结造成崩溃的话，硅控整流器与NPN晶体管通常是被开启或触发。如此会倾向于导致高触发电压的结果，例如40-50伏特或更高。公知静电放电保护架构还受到其他的限制。因此，在半导体装置中的用于静电放电保护架构的进一步改良则被高度期待。
依据本实施例中，本发明包括多个被使用的特征。这些特征包括以下所述：
1.静电放电保护装置提供一较低的触发电压，以改善静电放电保护；
2.改良的静电放电保护装置包括耦接至一静电放电电流路径的一切换装置；以及
3.改良的静电放电保护装置可用于不同的装置中，例如横向双扩散金属氧化物半导体，高电压场效晶体管，以及低电压金属氧化物半导体场效晶体管。
如上所述的特征可以在以下的一个或多个实施例中。这些特征仅仅是举例，而不应该用来限制申请专利的范围。本领域技术人员可做各种变化、修改与选择。
图1是根据本发明的较佳实施例的横向双扩散金属氧化物半导体场效晶体管(lateral double diffused MOSFET，简称LDMOS)装置的横切面的简单示意图。如图1所示，横向双扩散金属氧化物半导体场效晶体管装置100可以是一半导体装置，例如硅装置，且包括P型井区101。P型井区101包括第一井接触102，用以耦接至接地电位141。装置100也包括一N型源极区103，其位于P型井区101之内，且N型源极区103亦耦接至接地电位141。装置100包括一N型井区111，其与P型井区101相邻。
在图1的横切面中，N型井区111被表示成两个分离的区域。在某些实施例中，N型井区111可以包括多个相邻的区域。在图1中，第一部分111a为图上的右侧的N型井区，而第二部分111b为图上的左侧的N型井区。在一特定实施例中，第一部分111a与第二部分111b为相邻的区域。装置100亦包括N型漏极区112，且N型漏极区112的至少一部分是位于N型井区111之内。在图1中，N型漏极区112是配置于N型井区111的第一部分111a之内，但在其他实施例中，N型漏极区112的一部分可以延伸至N型井区111之外。
在图1中，P型掺杂区113配置于N型井区111中。如图1所示，P型掺杂区113是与N型漏极区112相邻，且电性耦接至N型漏极区112。在某些实施例中，P型掺杂区113可以是紧邻于N型漏极区112，但在其他实施例中，根据装置或布局需要可以在P型掺杂区113与N型漏极区112有一适当的距离。如图1所示，N型漏极区112与P型掺杂区113为电性耦接至一接触垫143。装置100亦包括一N型掺杂区115，其位于N型井区111内。装置100亦包括一二极管装置131，其是将N型掺杂区115电性耦接至一电源供给电位142(VDD)。
如图1所示，横向双扩散金属氧化物半导体场效晶体管装置100亦包括在P型井区101中的沟道区151，且一栅介电层132为配置于沟道(即通道，以下均称为沟道)区151之上。横向双扩散金属氧化物半导体场效晶体管装置100亦包括场氧化区136、137与138。一栅极电极133配置于栅介电层132与场氧化区137之上。如图1所示，场氧化区137配置于沟道区151与N型漏极区112之间。
在图1中，P型掺杂区113、N型井区111和P型井区101形成PNP晶体管。相似的，N型井区111、P型井区101和N型源极区103形成NPN晶体管。以下将详细描述横向双扩散金属氧化物半导体场效晶体管装置，并请参照图2与图3所示。
图2是根据本发明的较佳实施例的图1的横向双扩散金属氧化物半导体场效晶体管装置的简单的布局示意图。在图1与图2中，对应的装置区标示相同的号码。如所示，P型井区101包括一第一井接触102，用以耦接一接地电位(未绘示)。N型源极区103位于P型井区101之内。在图2中，N型井区111是与P型井区101相邻，且P型井区101绘示成被N型井区111所包围。N型漏极区112是位于N型井区111之内。
在一实施例中，N型井区111包括第一部分111a与第二部分111b。在图1与图2中，第一部分111a为在图中的右侧的N型井区，且第二部分111b为在图中的左侧的N型井区。在一具体实施例中，如图2所示，第一部分111a与第二部分111b为相邻的区域。
在图2中，P型掺杂区113是配置于N型井区111中。如图2所示，P型掺杂区113是与N型漏极区112相邻，且电性耦接至N型漏极区112。在某些实施例中，P型掺杂区113可以是紧邻于N型漏极区112，但在其他实施例中，根据装置或布局需要可以在P型掺杂区113与N型漏极区112有一适当的距离。N型漏极区112与P型掺杂区113为电性耦接至一接触垫143。在图2中，＝N型掺杂区115提供接触区给N型井区111的部分，其是接近源极区103。二极管装置131是将N型掺杂区115电性连接至电源供给电位142(VDD)。
在图2中，P型掺杂区113、N型井区111的第一部分111a和P型井区101形成PNP晶体管。相似的，N型井区111、P型井区101和N型源极区103形成NPN晶体管。各种的井区与掺杂区可用公知的制造工艺(即制程，以下均称为制造工艺)技术来形成。例如，掺杂区113与115可在离子布植制造工艺中使用合适的P型或N型掺杂物所形成。晶体管的操作将在以下讨论，并请同时参照图3的架构示意。
图3是根据本发明的较佳实施例的图1的横向双扩散金属氧化物半导体场效晶体管装置的简单的架构示意图。如图3所示，P型掺杂区113、N型井区111与P型井区101是形成PNP晶体管。相似的，N型井区111、P型井区101、与N型源极区103是形成NPN晶体管。电阻145是表示N型井区111中的阻抗，而电阻146是表示P型井区101中的阻抗。P型掺杂区113连接至接触垫143，N型掺杂区115电性连接至二极管131(D1)。在一实施例中，二极管131可以是由PN结二极管所形成，且包括两个掺杂半导体区。在一替代实施例中，二极管131可以是肖特基(Schottky)二极管，且包括一金属与一半导体。
在一具体实施例中，本发明提供的手段是利用PN顺向二极管来提供流入P型基底的PNP电流的一电流路径，其中此PNP电流是可在静电放电事件发生时提升基底电压，并帮助NPN晶体管或硅控整流器(SCR)的开启。此切换装置与电源供给提供一路径给PN二极管。
当静电放电事件发生时，一高电压脉冲出现在接触垫143。一电流将流过P型掺杂区113、N型井区111、N型掺杂区115与二极管131。此P型掺杂区113、N型井区111、P型井区101所构成的PNP晶体管将被开启，＝PNP电流由P型井区101经由P型井区阻抗146流进第一井接触102流入接地电位141，因而提高P型井区101的偏压，而一顺向偏压将被提供至NPN晶体管的基极端101与射极端103。而将建立起从N型井区111通过P型井区101、N型源极区103至源极端或接地电位141的一电流路径。因此，NPN晶体管被触发，且静电放电电流可以从NPN晶体管被导入至源极或接地电位141。此传导机制并无须依赖在N型井区111与P型井区101之间的累积崩溃。因此，电流传导可以在比公知NPN晶体管与硅控整流器架构更低的触发电压时被致能，并提供一更佳的装置保护来对抗静电放电事件。在一特定实施例中，原本约58伏特的触发电压，根据本发明的一实施例，其可获得约24伏特的触发电压。当然，其可以有其他的变化、修改与选择。
图4是根据本发明的另一较佳实施例的横向双扩散金属氧化物半导体场效晶体管装置的简单的横切面示意图。如图4所示，横向双扩散金属氧化物半导体场效晶体管装置400是类似于图1的横向双扩散金属氧化物半导体场效晶体管装置100，而不同之处在于井的配置。如图4所示，P型井区101现在是形成于N型井区111内侧。除此之外，横向双扩散金属氧化物半导体场效晶体管装置400类似于上述的横向双扩散金属氧化物半导体场效晶体管装置100。特别的是，PNP与NPN晶体管提供一静电放电电流路径，其具有比公知NPN晶体管与硅控整流器装置更低的触发电压。
图5是根据本发明的较佳实施例的高电压场效晶体管的简单的横切面示意图。如图5所示，场效晶体管500是类似于图4的横向双扩散金属氧化物半导体场效晶体管装置400，而不同之处在于栅极的配置。如图5所示，场氧化区137是形成高电压场效晶体管的栅介电层。除此之外，场效晶体管500的静电放电保护操作类似于如上述讨论的横向双扩散金属氧化物半导体场效晶体管装置400与100。特别的是，PNP与NPN晶体管提供一静电放电电流路径，其具有比公知NPN晶体管与硅控整流器装置更低的触发电压。
图6是根据本发明的另一较佳实施例的低电压金属氧化半导体装置的简单的横切面示意图。如图6所示，低电压金属氧化物半导体场效晶体管600类似于图1的横向双扩散金属氧化物半导体场效晶体管装置100，而其是以低电压金属氧化物半导体场效晶体管来取代横向双扩散金属氧化物半导体场效晶体管装置。如所示，栅极133是配置于栅介电层132之上，且漏极区112是存在于P型井区101的部分与N型井区111的部分。除此之外，低电压金属氧化物半导体场效晶体管600的静电放电保护操作类似于如上述讨论的横向双扩散金属氧化物半导体场效晶体管装置100。特别的是，PNP与NPN晶体管提供一静电放电电流路径，其具有比公知NPN晶体管与硅控整流器装置更低的触发电压。
图7是根据本发明的较佳实施例的图6的低电压金属氧化半导体场效晶体管装置的简单的布局示意图。如图7所示，此布局示意图是类似于图2的横向双扩散金属氧化物半导体场效晶体管装置100的布局示意图，且漏极区112是存在于P型井区101的部分与N型井区111的部分。
图8是根据本发明的较佳实施例的横向双扩散金属氧化物半导体场效晶体管装置的简单的横切面示意图。如图8所示，横向双扩散金属氧化物半导体场效晶体管装置800是类似于图1的横向双扩散金属氧化物半导体场效晶体管装置100，且以RC触发金属氧化物半导体场效晶体管来取代二极管，以当成耦接至静电放电电流路径的切换装置。在图8中，静电放电电流路径是藉由RC触发金属氧化物半导体场效晶体管所提供，其包括电阻150、电容153与N型金属氧化物半导体场效晶体管155。根据本发明的实施例，电阻150的阻抗与电容153的电容量被选择，因此金属氧化物半导体场效晶体管155是藉由静电放电事件的高电压脉冲来开启，且通过寄生顺向二极管从接触垫开始提供一电流路径，并通过金属氧化物半导体场效晶体管155至接地电位。在一般的装置操作中，金属氧化物半导体场效晶体管N1保持关闭，且没有电流流过金属氧化物半导体场效晶体管N1。
当静电放电事件发生时，一高电压脉冲出现在接触垫143，开启金属氧化物半导体场效晶体管155。一电流将流过P型掺杂区113、N型井区111、N型掺杂区115与金属氧化物半导体场效晶体管155。此P型掺杂区113、N型井区111、P型井区101所构成的PNP晶体管将被开启，PNP电流由P型井区101经由P型井区阻抗146(图10标示146)流进第一井接触102流入接地电位141，因而提高P型井区101的偏压，而一顺向偏压将被提供至NPN晶体管的基极端101与射极端103。而将建立起从N型井区111通过P型井区101、N型源极区103至源极端或接地电位141的一电流路径。因此，NPN晶体管被触发，且静电放电电流可以从NPN晶体管被导入至源极或接地电位141。此传导机制并无须依赖在N型井区111与P型井区101之间的累积崩溃。如上所述，此设计能使触发电压减少到比公知硅控整流器装置少。在一实施例中，金属氧化物半导体场效晶体管155、电阻150与电容153可以被形成于相同的半导体基底中，且是如同横向双扩散金属氧化物半导体场效晶体管公知的集成电路制造工艺技术一般。在一特定实施例中，原本58约伏特的触发电压，根据本发明的一实施例，其也获得约24伏特的触发电压。当然，其可以有其他的变化、修改与选择。
图9是根据本发明的另一较佳实施例的图8的横向双扩散金属氧化物半导体场效晶体管装置的简单的布局示意图。如所示，在图9中的示意图是类似于图2中的示意图，且是以一RC触发金属氧化物半导体场效晶体管来取代二极管，以当成耦接至静电放电电流路径的切换装置。
图10是根据本发明的较佳实施例的图8的横向双扩散金属氧化物半导体场效晶体管装置的简单的架构示意图。如图10所示，横向双扩散金属氧化物半导体场效晶体管装置1000是类似于图3的横向双扩散金属氧化物半导体场效晶体管装置300，且是以一RC触发金属氧化物半导体场效晶体管来取代二极管，以当成耦接至静电放电电流路径的切换装置。横向双扩散金属氧化物半导体场效晶体管装置1000的静电放电保护操作类似于如上述讨论的横向双扩散金属氧化物半导体场效晶体管装置800。特别的是，两个晶体管提供一静电放电电流路径，其具有比公知硅控整流器装置更低的触发电压。
图11是根据本发明替代实施例的横向双扩散金属氧化物半导体场效晶体管装置的简单的架构示意图。如图11所示，横向双扩散金属氧化物半导体场效晶体管装置1100是类似于图4的横向双扩散金属氧化物半导体场效晶体管装置400，且是以一RC触发金属氧化物半导体场效晶体管来取代二极管，以当成耦接至静电放电电流路径的切换装置。横向双扩散金属氧化物半导体场效晶体管装置1100的静电放电保护操作是类似于如上述讨论的横向双扩散金属氧化物半导体场效晶体管装置800。特别的是，两个晶体管提供一静电放电电流路径，其具有比公知NPN晶体管与硅控整流器装置更低的触发电压。
图12是根据本发明的另一较佳实施例的图11的高电压场效晶体管的简单的横切面示意图。如图12所示，场效晶体管1200是类似于上述的横向双扩散金属氧化物半导体场效晶体管装置500，且是以一RC触发金属氧化物半导体场效晶体管来取代二极管，以当成耦接至静电放电电流路径的切换装置。场效晶体管装置1200的静电放电保护操作是类似于如上述讨论的横向双扩散金属氧化物半导体场效晶体管装置800。特别的是，一晶体管提供一静电放电电流路径，其具有比公知NPN晶体管与硅控整流器装置更低的触发电压。
图13是根据本发明的另一较佳实施例的低电压金属氧化物半导体场效晶体管装置的简单的横切面示意图。如图13所示，低电压金属氧化物半导体场效晶体管1300是类似于图6的低电压金属氧化物半导体场效晶体管600，且是以一RC触发金属氧化物半导体场效晶体管来取代二极管，以当成耦接至静电放电电流路径的切换装置。低电压金属氧化物半导体场效晶体管1300的静电放电保护操作是类似于如上述讨论的横向双扩散金属氧化物半导体场效晶体管装置800。特别的是，两个晶体管提供一静电放电电流路径，其具有比公知NPN晶体管与硅控整流器装置更低的触发电压。
图14是绘示根据本发明的较佳实施例的图13的低电压金属氧化物半导体场效晶体管装置的简单的布局示意图。如图13所示，低电压金属氧化物半导体场效晶体管1400的布局示意图是类似于图7中的低电压金属氧化物半导体场效晶体管700的布局示意图，且是以一RC触发金属氧化物半导体场效晶体管来取代二极管，以当成切换装置。
图15是根据本发明的另一较佳实施例的高电压场效晶体管装置的简单的横切面示意图。如图15所示，场效晶体管1500类似于图5的场效晶体管500，但场效晶体管1500并无N型漏极区112。
图16是根据本发明的一较佳实施例的图15的简单的架构图。如图16所示，P型掺杂区113、N型井区111与P型井区101是形成一PNP晶体管。相似地，N型井区111、P型井区101与N型源极区103形成一NPN双极性晶体管。P型掺杂区113是连接至接触垫143，且N型掺杂区115是电性连接至二极管131(D1)。在一实施例中，二极管131可以被形成如同包括两个掺杂半导体区的PN结二极管。在一替代实施例中，二极管131可以是肖特基(Schottky)二极管，且包括一金属与一半导体。
当静电放电事件发生时，一高电压脉冲出现在接触垫143，一电流将流过P型掺杂区113、N型井区111、N型掺杂区115与二极管131。此P型掺杂区113、N型井区111、P型井区101所构成的PNP晶体管将被开启，PNP电流由P型井区101经由P型井区阻抗146流进第一并接触102流入接地电位141，因而提高P型井区101的偏压，而一顺向偏压将被提供至NPN晶体管的基极端101与射极端103。而将建立起从N型井区111通过P型井区101、N型源极区103至源极端或接地电位141的一电流路径。因此，NPN晶体管被触发，且静电放电电流可以从NPN晶体管被导入至源极或接地电位141。此传导机制并不依赖N型井区111与P型井区101之间的累增崩溃。因此，此电流传导可在比公知的NPN晶体管与硅控整流器架构更低的触发电压下被致能，而其可提供更佳的装置保护来对抗静电放电事件。
图17是根据本发明的较佳实施例的图15的高电压场效晶体管的简单的布局示意图。在图15与图17中，相对应的装置装置区是使用相同的标号。如图17所示，P型井区101包括用于耦接至一接地电位(未绘示)的第一井接触102。N型源极区103是配置于P型井区101之内。在图17中，N型井区111是与P型井区101相邻，如图17所示，P型井区101是被N型井区111所围绕。
图18是根据本发明的另一较佳实施例的高电压场效装置的简单的横切面示意图。如图18所示，高电压场效晶体管装置1800是类似于图15的高电压场效晶体管装置1500，并以RC触发金属氧化物半导体取代二极管，以当成耦接至静电放电电流路径的切换装置。在图18中，静电放电电流路径是由RC触发金属氧化物半导体所提供，且包括电阻150、电容153与N型金属氧化物半导体155。根据本发明的实施例，电阻150的电阻值、电容150的电容值被选择，如此N型金属氧化物半导体155可被静电放电事件的高电压开启，以提供从接触垫通过寄生顺向二极管以及也通过N型金属氧化物半导体155至接地电位的一电流路径。在一般装置操作过程中，N型金属氧化物半导体155保持关闭，且没有电流流经N型金属氧化物半导体155。
当静电放电事件发生时，一高电压脉冲出现在接触垫143，开启金属氧化物半导体场效晶体管155。一电流将流过P型掺杂区113、N型井区111、N型掺杂区115与金属氧化物半导体场效晶体管155。此P型掺杂区113、N型井区111、P型井区101所构成的PNP晶体管将被开启，PNP电流由P型井区101经由P型井区阻抗146流进第一井接触102流入接地电位141，因而提高P型井区101的偏压，而一顺向偏压将被提供至NPN晶体管的基极端101与射极端103。而将建立起从N型井区111通过P型井区101、N型源极区103至源极端或接地电位141的一电流路径。因此，NPN晶体管被触发，且静电放电电流可以从NPN晶体管被导入至源极或接地电位141。此传导机制并无须依赖在N型井区111与P型井区101之间的累积崩溃。如上所述，此设计可在比公知的NPN晶体管与硅控整流器架构更低的触发电压下被致能。在一实施例中，N型金属氧化物半导体场效晶体管155、电阻150与电容153可以使用公知集成电路流程技术被形成在与高电压场效晶体管相同的半导体基底上。
图19是根据本发明的一较佳实施例的图18的高电压场效装置的简单的架构图。如图19所示，在图19中的架构是类似于图16中架构，并以并以RC触发金属氧化物半导体取代二极管，以当成耦接至静电放电电流路径的切换装置。
图20是根据本发明的另一较佳实施例的图18的高电压装置的简单的布局示意图。如图20所示，图20的布局图示是类似于图17的布局图示，并以并以RC触发金属氧化物半导体取代二极管，以当成耦接至静电放电电流路径的切换装置。
虽然上面已经表示了用于提供静电放电保护装置的被选择的组件群组，其中静电放电保护装置具有被减少的触发电压，但其还是可以有很多的选择、修正与变化。例如，某修组件可以扩充及/或结合。其他组件可以被插入于上述的提到的中。依照此实施例，组件的配置可以用其他做交换。这些组件的更详细情形将通过本说明书在以下做更详尽的描述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种静电放电保护装置，其特征在于其包括：
一第一井区，其具有一第一导电类型；
一第一区，其具有该第一导电类型；
一第二区，其具有一第二导电类型，且在该第一井区内；
一第二井区，其具有该第二导电类型，该第二井区包括一第一部分与一第二部分；
一第三区，其具有该第一导电类型，该第三区位于第二井区的该第一部分中；
一第四区，其具有该第二导电类型，且位于该第二井区的该第二部分内；以及
一切换装置，耦接至该第四区。
2.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第三区与该第二井区形成一二极管，该第三区、该第二井区与该第一井区形成一双极性晶体管。
3.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第三区与该第二井区形成一二极管，该第二井区、该第一井区与该第二区形成一双极性晶体管。
4.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第三区与该第二井区形成一二极管，该第三区、该第二井区、该第一井区与该第二区形成一硅控整流器。
5.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第一区与该第二区分别耦接至一第一电位，且该切换装置耦接至一第二电位。
6.根据权利要求5所述的静电放电保护装置，其特征在于其中所述的第一电位为一接地电位。
7.根据权利要求5所述的静电放电保护装置，其特征在于其中所述的切换装置包括一二极管，该二极管的一第一端耦接至该第四区，该二极管的一第二端耦接至该第二电位。
8.根据权利要求5所述的静电放电保护装置，其特征在于其中所述的切换装置包括一金属氧化物半导体场效晶体管，该金属氧化物半导体场效晶体管的一第一端耦接至该第四区，该金属氧化物半导体场效晶体管的一第二端耦接至该第一电位。
9.根据权利要求8所述的静电放电保护装置，其特征在于其中所述的金属氧化物半导体场效晶体管的一栅极端通过一电容电性耦接至该第三区，并通过一电阻电性耦接至该第一电位。
10.根据权利要求1所述的静电放电保护装置，其特征在于其还包括一第五区，其具有该第二导电类型，该第五区电性耦接至该第三区。
11.根据权利要求10所述的静电放电保护装置，其特征在于还包括一横向双扩散金属氧化物半导体场效晶体管，该横向双扩散金属氧化物半导体场效晶体管包括：
一沟道区，位于该第一井区中；
一栅介电层于该沟道区上；
一隔离区，位于该沟道区与该第五区之间；以及
一栅极于该栅介电层与该隔离区之上。
12.根据权利要求10所述的静电放电保护装置，其特征在于还包括一场效晶体管，该场效晶体管包括位于该第二区与该第五区之间的一隔离区。
13.根据权利要求10所述的静电放电保护装置，其特征在于还包括一金属氧化物半导体场效晶体管，该金属氧化物半导体场效晶体管包括：
一沟道区，位于该第二区与该第五区之间的该第一井区中；
一栅介电层于该沟道区上；以及
一栅极于该栅介电层上；
其中，该第五区的至少一部分位于该第一井区内。
CN2009101788872A 2008-11-04 2009-10-10 静电放电保护装置 Active CN101741073B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/264,879 2008-11-04
US12/264,879 US20100109076A1 (en) 2008-11-04 2008-11-04 Structures for electrostatic discharge protection
US12/410,335 2009-03-24
US12/410,335 US8253165B2 (en) 2008-11-04 2009-03-24 Structures for lowering trigger voltage in an electrostatic discharge protection device

Publications (2)

Publication Number Publication Date
CN101741073A true CN101741073A (zh) 2010-06-16
CN101741073B CN101741073B (zh) 2012-09-26

Family

ID=42130317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101788872A Active CN101741073B (zh) 2008-11-04 2009-10-10 静电放电保护装置

Country Status (3)

Country Link
US (2) US8253165B2 (zh)
CN (1) CN101741073B (zh)
TW (1) TWI409930B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738144A (zh) * 2011-04-06 2012-10-17 南亚科技股份有限公司 静电放电防护装置及其静电放电防护电路
CN102790087A (zh) * 2012-07-18 2012-11-21 电子科技大学 一种具有ESD保护功能的nLDMOS器件
CN102832233A (zh) * 2012-08-30 2012-12-19 北京大学 Scr型ldmos esd器件
CN106298516A (zh) * 2015-05-11 2017-01-04 北大方正集团有限公司 功率器件的制备方法和功率器件
CN108172566A (zh) * 2016-12-07 2018-06-15 北大方正集团有限公司 Esd防护结构的制作方法
CN108400136A (zh) * 2017-02-08 2018-08-14 格芯公司 具有肖特基二极管的finfet esd装置
CN110911397A (zh) * 2018-09-17 2020-03-24 半导体组件工业公司 半导体晶体管设备及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253165B2 (en) 2008-11-04 2012-08-28 Macronix International Co., Ltd. Structures for lowering trigger voltage in an electrostatic discharge protection device
US8693148B2 (en) 2009-01-08 2014-04-08 Micron Technology, Inc. Over-limit electrical condition protection circuits for integrated circuits
CN102110686B (zh) 2010-12-17 2012-11-28 无锡华润上华半导体有限公司 一种基于scr的集成电路静电保护器件
US8611058B2 (en) 2011-08-23 2013-12-17 Micron Technology, Inc. Combination ESD protection circuits and methods
US8724268B2 (en) 2011-08-30 2014-05-13 Micron Technology, Inc. Over-limit electrical condition protection circuits and methods
US8648386B2 (en) 2011-08-31 2014-02-11 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same and ESD circuit
JP5917060B2 (ja) * 2011-09-21 2016-05-11 ラピスセミコンダクタ株式会社 半導体装置
TWI462268B (zh) * 2011-11-24 2014-11-21 Macronix Int Co Ltd 高壓半導體結構及其操作方法
US9142540B2 (en) * 2013-04-30 2015-09-22 United Microelectronics Corp. Electrostatic discharge protection semiconductor device
TWI538154B (zh) * 2013-10-23 2016-06-11 美商微晶片科技公司 晶片與靜電放電保護元件及其製造方法
CN105390491B (zh) * 2015-12-17 2018-01-02 江南大学 一种具有源端内嵌叉指nmos的ldmos‑scr器件
US10084449B2 (en) * 2016-12-07 2018-09-25 Macronix International Co., Ltd. Semiconductor structure and operation method of the same
US10361186B1 (en) 2018-02-07 2019-07-23 Infineon Technologies Ag Suppression of parasitic discharge path in an electrical circuit
US10700057B1 (en) * 2019-01-11 2020-06-30 Semiconductor Components Industries, Llc Double-integrated silicon control rectifier transistor and related methods
US10985155B1 (en) * 2019-09-26 2021-04-20 Amazing Microelectronic Corp. Embedded N-channel metal oxide semiconductor (nmos) triggered silicon controlled rectification device
CN113497027B (zh) * 2020-04-03 2024-03-26 长鑫存储技术有限公司 半导体器件
CN116454080B (zh) * 2022-01-10 2024-05-14 长鑫存储技术有限公司 静电保护结构及静电保护电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454328B (en) * 1998-10-22 2001-09-11 Winbond Electronics Corp ESD protection circuit triggered by diodes
US20020079538A1 (en) * 2000-03-30 2002-06-27 Yuan-Mou Su Scr-type electrostatic discharge protection circuit
TW479342B (en) * 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
CN1130769C (zh) * 2001-03-29 2003-12-10 华邦电子股份有限公司 低压触发的静电放电保护电路
JP2003133433A (ja) * 2001-10-25 2003-05-09 Toshiba Corp 半導体装置およびその製造方法
CN1311550C (zh) * 2003-01-17 2007-04-18 联华电子股份有限公司 二极管串esd保护电路
US7042028B1 (en) * 2005-03-14 2006-05-09 System General Corp. Electrostatic discharge device
TWI286378B (en) 2005-03-28 2007-09-01 Taiwan Semiconductor Mfg ESD protection circuit with low parasitic capacitance
US20070052032A1 (en) * 2005-09-08 2007-03-08 Chih-Feng Huang Electrostatic discharge device with latch-up immunity
US7728349B2 (en) * 2005-10-11 2010-06-01 Texas Instruments Incorporated Low capacitance SCR with trigger element
US20100109076A1 (en) * 2008-11-04 2010-05-06 Macronix International Co., Ltd. Structures for electrostatic discharge protection
US8253165B2 (en) 2008-11-04 2012-08-28 Macronix International Co., Ltd. Structures for lowering trigger voltage in an electrostatic discharge protection device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738144A (zh) * 2011-04-06 2012-10-17 南亚科技股份有限公司 静电放电防护装置及其静电放电防护电路
CN102738144B (zh) * 2011-04-06 2015-10-28 南亚科技股份有限公司 静电放电防护装置及其静电放电防护电路
CN102790087A (zh) * 2012-07-18 2012-11-21 电子科技大学 一种具有ESD保护功能的nLDMOS器件
CN102790087B (zh) * 2012-07-18 2014-10-29 电子科技大学 一种具有ESD保护功能的nLDMOS器件
CN102832233A (zh) * 2012-08-30 2012-12-19 北京大学 Scr型ldmos esd器件
CN102832233B (zh) * 2012-08-30 2015-05-20 北京大学 Scr型ldmos esd器件
CN106298516A (zh) * 2015-05-11 2017-01-04 北大方正集团有限公司 功率器件的制备方法和功率器件
CN106298516B (zh) * 2015-05-11 2019-10-15 北大方正集团有限公司 功率器件的制备方法和功率器件
CN108172566A (zh) * 2016-12-07 2018-06-15 北大方正集团有限公司 Esd防护结构的制作方法
CN108400136A (zh) * 2017-02-08 2018-08-14 格芯公司 具有肖特基二极管的finfet esd装置
CN110911397A (zh) * 2018-09-17 2020-03-24 半导体组件工业公司 半导体晶体管设备及其制造方法

Also Published As

Publication number Publication date
US8748936B2 (en) 2014-06-10
US20120286322A1 (en) 2012-11-15
TWI409930B (zh) 2013-09-21
TW201019455A (en) 2010-05-16
US8253165B2 (en) 2012-08-28
US20100109043A1 (en) 2010-05-06
CN101741073B (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN101741073B (zh) 静电放电保护装置
CN102214655B (zh) 用于减小堆叠式静电放电保护电路的触发电压的集成电路和方法
CN100424873C (zh) 静电放电防护用半导体结构
CN101290933B (zh) 静电放电保护装置
US8198651B2 (en) Electro static discharge protection device
US9870939B2 (en) RC-stacked MOSFET circuit for high voltage (HV) electrostatic discharge (ESD) protection
US9704850B2 (en) Electrostatic discharge protection device comprising a silicon controlled rectifier
US8711535B2 (en) ESD protection circuit and ESD protection device thereof
CN101630673B (zh) 静电放电保护电路
CN102025135B (zh) 一种esd保护装置
US8703547B2 (en) Thyristor comprising a special doped region characterized by an LDD region and a halo implant
CN105655325A (zh) 静电放电保护电路、结构及其制造方法
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
US20160372458A1 (en) Electrostatic Discharge Protection Device
CN102254912B (zh) 一种内嵌p型mos管辅助触发的可控硅器件
US20140061740A1 (en) Electrostatic discharge protection device
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
TWI418010B (zh) Ｅｓｄ保護電路及元件
CN105633060A (zh) 集成电路装置及其静电防护装置
US20100109076A1 (en) Structures for electrostatic discharge protection
US9293451B2 (en) Integrated circuit electrical protection device
US8654491B2 (en) Low voltage ESD clamping using high voltage devices
US8546917B2 (en) Electrostatic discharge protection having parallel NPN and PNP bipolar junction transistors
CN105405843B (zh) 静电保护电路
CN103681651A (zh) 静电放电保护电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant