JP5917060B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5917060B2
JP5917060B2 JP2011206216A JP2011206216A JP5917060B2 JP 5917060 B2 JP5917060 B2 JP 5917060B2 JP 2011206216 A JP2011206216 A JP 2011206216A JP 2011206216 A JP2011206216 A JP 2011206216A JP 5917060 B2 JP5917060 B2 JP 5917060B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
electric field
semiconductor layer
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011206216A
Other languages
English (en)
Other versions
JP2013069778A (ja
Inventor
三浦　規之
規之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2011206216A priority Critical patent/JP5917060B2/ja
Priority to US13/614,529 priority patent/US8981474B2/en
Priority to CN2012103537974A priority patent/CN103022131A/zh
Publication of JP2013069778A publication Critical patent/JP2013069778A/ja
Application granted granted Critical
Publication of JP5917060B2 publication Critical patent/JP5917060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造技術に関し、特に、ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板を用いた電界効果トランジスタ構造を有する半導体装置及びその製造技術に関するものである。
近年、家電製品、車載電子機器並びに照明器具をはじめとした電気電子機器の低消費電力化や電力利用の高効率化が求められており、低消費電力化や高効率化のために、たとえば、ＬＥＤ照明器具や太陽光発電の技術開発が進められ、また、電気電子機器の動作状態に応じて当該電気電子機器の中の特定の動作ブロックに必要な時だけ電力を供給するパワーマネジメント（ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ）の技術開発が進められている。低消費電力化を実現するには、パワーエレクトロニクス機器の消費電力を抑制することが最も効果的である。パワーエレクトロニクス機器を構成する回路の中でも、大量の電力を消費するパワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのパワーデバイスの高効率化と小型化が要求される。かかる観点から、近年、パワーデバイスとその制御回路や駆動回路などの周辺回路とをワンチップ化する（同一基板上にパワーデバイスと周辺回路とを集積化する）技術の開発が進められている。ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板を用いたＳＯＩデバイス構造は、機能の異なる複数の回路素子を互いにほぼ完全に電気的に分離することを可能とする構造であることから、シリコンのバルク基板を用いたデバイス構造と比べると素子分離の点で有利である。このため、ＳＯＩデバイス構造は、特に高電圧が印加されるパワーデバイスと周辺回路とをワンチップ化するのに適している。
ＳＯＩデバイス構造を有する電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の場合、いわゆる基板浮遊効果が生じやすいことが知られている。ＳＯＩ基板は、当該ＳＯＩ基板の上層部をなす半導体層と、この半導体層を裏面側の基材層から電気的に分離する埋め込み絶縁膜とを有する。ＳＯＩ基板を用いて作製されたＦＥＴは、ゲート電極の直下の半導体層内に、埋め込み絶縁膜とソース領域とドレイン領域とで囲まれるボディ領域を有している。ソース領域とドレイン領域との間に伝導チャネルが形成されてボディ領域のドレイン側端部付近で衝突イオン化が発生すると、電子−正孔対が生成される。このとき、逃げ場のない多数キャリア（Ｎチャネル型ＦＥＴの場合は正孔、Ｐチャネル型ＦＥＴの場合は電子）はボディ領域に蓄積され、ボディ領域の電位（以下、ボディ電位と呼ぶ。）を変動させる場合がある。この場合、ボディ電位の変動（ボディ電位が浮くこと）に起因してＦＥＴのしきい値電圧の変動や寄生バイポーラ動作といった基板浮遊効果が発生する。
上記基板浮遊効果を抑制するためにボディ領域内に蓄積された多数キャリアを取り出す構造が、たとえば、特開２００５−２７６９１２号公報（特許文献１）や特開２０００−２６９５０９号公報（特許文献２）に開示されている。特許文献１には、ＳＯＩデバイス構造としてマルチリサーフ構造を有するＭＯＳＦＥＴが開示されている。このＭＯＳＦＥＴは、ＳＯＩ基板の半導体層内に、衝突イオン化によりボディ領域に蓄積されたキャリアを逃がすソースボディ接続層を有する。一方、特許文献２には、ＳＯＩデバイス構造を有するＭＯＳトランジスタが開示されている。このＭＯＳトランジスタも、ＳＯＩ基板の半導体層内に、衝突イオン化により生じたキャリアをボディ領域から引き出すボディ電位取り出し領域を有している。
上記の通り、特許文献１，２に開示されているソースボディ接続層やボディ電位取り出し領域（以下、これらを電荷収集領域と呼ぶ。）を設けることにより、基板浮遊効果を抑制することができる。基板浮遊効果の抑制により、ボディ領域の電位変動が抑制されるため、ソース・ドレイン間耐圧を向上させることが可能である。
特開２００５−２７６９１２号公報（図１，段落０００８，段落００２７及び段落００４１など） 特開２０００−２６９５０９号公報（図２０，段落０００４〜段落００１０など）
一般に、ＦＥＴのゲート長Ｌに対するゲート幅Ｗの比率Ｗ／Ｌが大きい程、ＦＥＴの電流駆動能力は向上する。特許文献１，２に開示されているデバイス構造では、電荷収集領域がソース領域とゲート幅方向に隣接して形成されているため、ソース・ドレイン間耐圧の向上のために電荷収集領域のゲート幅方向の幅を大きくし、ソース領域の幅を小さくすると、電流駆動能力が低下するという問題がある。電流駆動能力を確保するために電荷収集領域及びソース領域の両方の幅を拡大すると、デバイスの小型化が難しくなる。
上記に鑑みて本発明の目的は、ソース・ドレイン間耐圧の低下を抑制しつつ電流駆動能力を向上させることができ、デバイスの小型化をも実現することができる半導体装置を提供することである。
本発明の一態様による半導体装置は、基材層と、該基材層の上に形成された半導体層と、前記基材層と前記半導体層との間に介在して前記半導体層を前記基材層から電気的に分離する埋め込み絶縁膜とを有するＳＯＩ基板を用いた半導体装置であって、前記半導体層上に形成されたゲート絶縁膜と、前記半導体層の上面に沿って前記ゲート絶縁膜上に形成され、所定の第１の方向に幅を有し且つ前記第１の方向と交差する第２の方向に長さを有するゲート電極と、前記第２の方向における前記ゲート電極の両側のうちの一方の側で前記半導体層内に第１導電型の不純物拡散領域として形成され、前記第１の方向に沿って配列された複数のソース拡散領域と、前記一方の側で前記半導体層内に前記第１導電型とは異なる第２導電型の不純物拡散領域として形成され、前記第１の方向に沿って配列された複数の電荷収集領域と、前記ゲート電極の当該両側のうちの他方の側で前記半導体層内に前記第１導電型と同じ導電型の不純物拡散領域として形成されたドレイン拡散領域と、前記埋め込み絶縁膜と前記複数のソース拡散領域と前記複数の電荷収集領域と前記ドレイン拡散領域とに囲まれるように前記半導体層内に形成されたボディ領域と、前記ボディ領域と前記ドレイン拡散領域との間に介在するように前記半導体層内に形成された電界緩和領域とを備え、前記ソース拡散領域と前記電荷収集領域とは、前記第１の方向に沿って交互に配列されており、前記第１の方向における前記ソース拡散領域の各々の幅をＷｅｆｆとし、Ｗ ｅｆｆ が１μｍより大きく、前記ゲート電極の長さをＬｇとし、前記第２の方向における前記電界緩和領域の長さをＬｄｒｉｆｔとするとき、
Ｗｅｆｆ／２≦Ｌｇ＋Ｌｄｒｉｆｔ／２、
との関係式が成立する。
本発明によれば、ソース拡散領域の各々の幅Ｗｅｆｆを最適化することにより、ソース・ドレイン間耐圧の低下を抑制しつつ電流駆動能力を向上させることができ、デバイスの小型化をも実現することができる。
本発明に係る実施の形態の半導体装置の構成を概略的に示す装置正面図である。 （Ａ）は、図１のＩＩａ−ＩＩａ線に沿った装置断面図であり、（Ｂ）は、図１のＩＩｂ−ＩＩｂ線に沿った装置断面図である。 本実施の形態の半導体装置のソース拡散領域の幅Ｗｅｆｆとソース・ドレイン間耐圧との関係、並びに、幅Ｗｅｆｆと駆動電流相対値との関係を示す図である。 本実施の形態の半導体装置の製造方法の第１工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第２工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第３工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第４工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第５工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第６工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第７工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第８工程で作製された構造の概略断面図である。 （Ａ），（Ｂ）は、本実施の形態の半導体装置の製造方法の第９工程で作製された構造の概略断面図である。 （Ａ），（Ｂ）は、本実施の形態の半導体装置の製造方法の第１０工程で作製された構造の概略断面図である。 比較例の半導体装置の構成を概略的に示す装置正面図である。 実効ゲート長Ｌｅｆｆとソース・ドレイン間耐圧との関係を示す図である。 ドレイン電流ＩＤとゲート電圧ＶＧＳとの関係を概略的に示す図である。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
図１は、本発明に係る実施の形態の半導体装置１の構成を概略的に示す装置正面図であり、図２（Ａ）は、図１のＩＩａ−ＩＩａ線に沿った装置断面図であり、図２（Ｂ）は、図１のＩＩｂ−ＩＩｂ線に沿った装置断面図である。なお、説明の便宜上、図１には、図２（Ａ），（Ｂ）の層間絶縁膜４０と上層配線５０，５１は図示されていない。また、図１には、３次元の直交座標系を構成するＸ軸、Ｙ軸及びＺ軸が示されているが、この直交座標系の原点は固定されるものではない。図２（Ａ），（Ｂ）はそれぞれＸ−Ｚ平面に平行な断面を表している。
半導体装置１は、Ｎチャネル型電界効果トランジスタ構造を有するパワーデバイス部（電力用半導体素子部）とロジック回路部（図示せず）とを含み、これらパワーデバイス部とロジック回路部は、同一のＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板１０上に集積されている。図１及び図２（Ａ），（Ｂ）は、主にパワーデバイス部のＮチャネル型電界効果トランジスタ構造を示すものである。
図２（Ａ），（Ｂ）に示されるように、ＳＯＩ基板１０は、基材層１１と、この基材層１１上に形成された埋め込み絶縁層１２と、この埋め込み絶縁層１２上に形成された半導体層１３とを有する。埋め込み絶縁層１２は、ＳＯＩ基板１０の上層部をなす半導体層１３を基材層１１から電気的に分離する機能を有する。半導体層１３には、図１の活性領域ＡＣを画定する素子分離構造が形成されている。図２（Ａ），（Ｂ）の素子分離構造２１Ａ，２１Ｂは、図１の活性領域ＡＣを取り囲むように形成された素子分離構造の一部である。
ＳＯＩ基板１０の埋め込み絶縁層１２は、たとえばシリコン酸化膜で構成することができる。半導体層１３は、たとえば単結晶シリコン膜で構成されるが、これに限定されるものではない。単結晶シリコンよりも格子定数の大きなＳｉＧｅなどのバッファ層と、このバッファ層上に成膜された単結晶シリコン膜とで半導体層１３を構成してもよい。ＳＯＩ基板１０の製造方法としては、たとえば、公知のＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｇｅｎ）法やスマートカット（Ｓｍａｒｔ Ｃｕｔ）法が挙げられる。
図１及び図２（Ａ），（Ｂ）に示されるように、ＳＯＩ基板１０上には、ゲート絶縁膜３０が形成されており、このゲート絶縁膜３０上にはポリシリコンなどのゲート電極３１が形成されている。図１に示されるようにゲート電極３１は、チャネル幅方向と一致するＹ軸方向に幅を有し、チャネル長方向と一致するＸ軸方向にゲート長Ｌｇを有する。このゲート電極３１の両側壁には、絶縁材料からなるサイドウォールスペーサ３２Ａ，３２Ｂが形成されている。ゲート絶縁膜３０は、たとえば、シリコン酸化膜（ＳｉＯ２）やシリコン酸窒化膜（ＳｉＯＮ）で構成されればよい。たとえば、アルゴンや窒素などの希釈ガスと酸素ガスとの混合ガスを用いた希釈酸化法により半導体層１３の表面を熱酸化することでゲート絶縁膜３０を形成することができる。
ゲート電極３１のＸ軸方向両側のうち左側には、活性領域ＡＣにおける半導体層１３内にＮ個のソース拡散領域１８１〜１８ＮとＮ＋１個の電荷収集領域（ソースタイ領域）１９１〜１９Ｎ＋１とが形成されている（Ｎは正整数）。図１に示されるように、ソース拡散領域１８１〜１８Ｎと電荷収集領域１９１〜１９Ｎ＋１とは、Ｙ軸方向に沿って交互に配列されている。ソース拡散領域１８１〜１８Ｎは、リン（Ｐ）若しくは砒素（Ａｓ）などの不純物が拡散するＮ＋型拡散領域であり、電荷収集領域１９１〜１９Ｎ＋１は、ホウ素やフッ化ホウ素などの不純物が拡散するＰ＋型拡散領域である。電荷収集領域１９１〜１９Ｎ＋１の不純物濃度は、ゲート電極３１の直下のボディ領域１５（図２）の不純物濃度よりも高い。
また、ソース拡散領域１８１〜１８ＮはすべてＹ軸方向に同一の幅Ｗｅｆｆを有し、電荷収集領域１９１〜１９Ｎ＋１はすべてＹ軸方向に同一の幅Ｗｔｉｅを有している。ソース拡散領域１８１〜１８Ｎ及び電荷収集領域１９１〜１９Ｎ＋１は、すべてＸ軸方向に同一の長さＬｓを有している。
一方、ゲート電極３１のＸ軸方向両側のうち右側には、活性領域ＡＣにおける半導体層１３内にＮ＋型のドレイン拡散領域１６とＮ−型の電界緩和領域１７とが形成されている。図１に示されるように、ドレイン拡散領域１６と電界緩和領域１７は、それぞれ、ゲート電極３１の延在方向（Ｙ軸方向）に沿って活性領域ＡＣの一端から他端に亘って連続的に形成されている。ドレイン拡散領域１６と電界緩和領域１７とは、リン（Ｐ）若しくは砒素（Ａｓ）などの不純物が拡散するＮ型拡散領域であり、Ｎ＋型拡散領域であるドレイン拡散領域１６の不純物濃度は、Ｎ−型拡散領域である電界緩和領域１７の不純物濃度よりも高い。ドレイン拡散領域１６は、Ｘ軸方向に一定の長さＬｄを有し、電界緩和領域１７は、Ｘ軸方向に一定の長さＬｄｒｉｆｔを有している。
図２（Ａ），（Ｂ）に示されるように、電界緩和領域１７は、ゲート電極３１の直下のＰ−型のボディ領域１５とドレイン拡散領域１６との間に介在して、ソース拡散領域１８１〜１８Ｎとドレイン拡散領域１６との間の領域の電界強度分布を緩和する役割を果たすものである。後述するように、その電界強度分布の緩和を目的として電界緩和領域１７の不純物濃度を最適化することができる。本実施の形態では、Ｘ軸方向における電界緩和領域１７の長さ（すなわち、電界緩和領域１７とボディ領域１５との接合位置から電界緩和領域１７とドレイン拡散領域１６との接合位置までの長さ）をドリフト長Ｌｄｒｉｆｔと呼ぶ。また、ゲート長Ｌｇとドリフト長Ｌｄｒｉｆｔとの和（＝Ｌｇ＋Ｌｄｒｉｆｔ）を実効ゲート長Ｌｅｆｆと呼ぶこととする。
図１に示されるように、ソース拡散領域１８１〜１８Ｎ及び電荷収集領域１９１〜１９Ｎ＋１の上には、柱状のコンタクトプラグ４３１〜４３２Ｎ＋１が立設され且つＹ軸方向に沿って配列されている。ソース拡散領域１８１，１８２，…，１８Ｎの上面は、偶数番目のコンタクトプラグ４３２，４３４，…，４３２Ｎの下端とそれぞれ電気的に接続され、電荷収集領域１９１，１９２，…，１９Ｎ＋１の上面は、奇数番目のコンタクトプラグ４３１，４３３，…，４３２Ｎ＋１の下端とそれぞれ電気的に接続されている。一方、ドレイン拡散領域１６の上には、柱状のコンタクトプラグ４５１〜４５２Ｎ＋１が立設され且つＹ軸方向に沿って配列されている。ドレイン拡散領域１６の上面は、これらコンタクトプラグ４５１〜４５２Ｎ＋１の下端と電気的に接続されている。
図２（Ａ），（Ｂ）に示されるように、ＳＯＩ基板１０とゲート電極３１とサイドウォールスペーサ３２Ａ，３２Ｂとを被覆するようにシリコン酸化膜などの層間絶縁膜４０が形成されている。コンタクトプラグ４３１〜４３２Ｎ＋１，４５１〜４５２Ｎ＋１は、層間絶縁膜４０のコンタクトホール内に埋設されたものである。層間絶縁膜４０の上には、アルミニウムや銅などの上層配線５０，５１が形成されており、一方の上層配線５０は、ソース側のコンタクトプラグ４３１〜４３２Ｎ＋１の上端と電気的に接続され、他方の上層配線５１は、ドレイン側のコンタクトプラグ４５１〜４５２Ｎ＋１の上端と電気的に接続されている。
本実施の形態では、ソース側の上層配線５０は、ＧＮＤ端子（接地端子）に接続され、ドレイン側の上層配線５１は、電源電圧ＶＤＤを供給するＶＤＤ端子に接続される。ボディ領域１５は、電荷収集領域１９１〜１９Ｎ＋１と上層配線５０とを介してＧＮＤ端子と電気的に接続されているので、ボディ領域１５の電位（ボディ電位）をほぼ一定（ＧＮＤ電位）に保つことができる。半導体装置１の電界効果トランジスタをオン状態にする制御電圧がゲート電極３１に印加されたとき、ソース拡散領域１８１〜１８Ｎと電界緩和領域１７との間にＮ型チャネルが形成される。このときの衝突イオン化により発生する電子−正孔対の正孔ｈ＋は、電荷収集領域１９１〜１９Ｎ＋１まで移動して収集される（引き抜かれる）。これにより、基板浮遊効果を抑制することができる。
ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆを拡大し、電荷収集領域１９１〜１９Ｎ＋１の幅Ｗｔｉｅを小さくすれば、電界効果トランジスタの実効ゲート長Ｌｅｆｆに対する実効ゲート幅Ｎ×Ｗｅｆｆの比率（＝Ｎ×Ｗｅｆｆ／Ｌｅｆｆ）は大きくなるので駆動電流量は増大するが、衝突イオン化により発生した正孔ｈ＋の単位時間当たりの収集量が減少し、ソース・ドレイン間耐圧は低下する。一方、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆを小さくし、電荷収集領域１９１〜１９Ｎ＋１の幅Ｗｔｉｅを大きくすれば、衝突イオン化により発生した正孔ｈ＋の単位時間当たりの収集量が増大し、ソース・ドレイン間耐圧は向上するが、駆動電流量は低下する。したがって、ソース・ドレイン間耐圧と駆動電流量とは互いにトレードオフの関係にある。
本実施の形態では、以下の関係式（１）を満たすように、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆとドリフト長Ｌｄｒｉｆｔとゲート長Ｌｇとが定められる。
Ｗｅｆｆ／２≦Ｌｇ＋Ｌｄｒｉｆｔ／２＝Ｌｂ ・・・（１）
上式（１）の右辺の長さＬｂは、Ｘ軸方向におけるドリフト領域（電界緩和領域１７）の中央からゲート電極３１の左端までの長さを意味する。本実施の形態では、衝突イオン化は、電界を受けて加速されたキャリアが主に電界緩和領域１７内の結晶格子を構成する原子と衝突することで起こる現象であるので、電界強度が大きな領域（等電位線が密となる領域）で電子−正孔対が発生しやすい。
今、電界緩和領域１７におけるＸ軸方向位置ｘと電界緩和領域１７の不純物濃度ｙに関する空間的な電界強度分布をＥ（ｘ；ｙ）で表すものとする。不純物濃度ｙがドレイン拡散領域１６の不純物濃度に近づくほど、電界強度分布Ｅ（ｘ；ｙ）の最大ピークの位置（以下、電界強度ピーク位置と呼ぶ。）は、ボディ領域１５側にシフトする。逆に、不純物濃度ｙが低くなるほど、電界強度ピーク位置は、ドレイン拡散領域１６側にシフトする。仮に、不純物濃度ｙがドレイン拡散領域１６の不純物濃度と一致するとすれば、電界緩和領域１７は実質的に電界強度を緩和させる機能を持たないので、電界緩和領域１７とボディ領域１５との接合部付近が電界強度ピーク位置となる。一方、仮に、不純物濃度ｙがゼロのときには、ドレイン拡散領域１６と電界緩和領域１７との接合部付近が電界強度ピーク位置となる。よって、不純物濃度ｙをゼロからドレイン拡散領域１６の不純物濃度まで次第に増大させると、電界強度ピーク位置は、ドレイン拡散領域１６と電界緩和領域１７との接合部付近から、電界緩和領域１７とボディ領域１５との接合部付近まで変化する。同時に、不純物濃度ｙをゼロからドレイン拡散領域１６の不純物濃度まで次第に増大させると、電界強度分布Ｅ（ｘ；ｙ）の最大ピーク値は、はじめの値から次第に低下して極小に達した後に上昇に転ずる。このため、電界強度ピーク位置がドリフト領域（電界緩和領域１７）のほぼ中央と一致するように不純物濃度ｙを最適化すれば、電界強度ピーク位置がドリフト領域の中央から外れた場合と比べて、電界強度分布Ｅ（ｘ；ｙ）の最大ピーク値は低くなるので、ソース・ドレイン間耐圧を高くすることができる。
前述の通り、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆを拡大し、電荷収集領域１９１〜１９Ｎ＋１の幅Ｗｔｉｅを小さくすれば、駆動電流量は増大するが、ソース・ドレイン間耐圧は低下する。そこで、長さＬｂ（＝Ｌｇ＋Ｌｄｒｉｆｔ／２）を基準として、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆを上式（１）に示す範囲内に限定することで、ソース・ドレイン間耐圧の低下を抑制しつつ、十分な駆動電流量を得ることができる。
また、駆動電流の必要量を確保する観点からは、次式（２）に示されるように、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆは、電荷収集領域１９１〜１９Ｎ＋１の幅Ｗｔｉｅ以上であることが望ましい。
Ｗｔｉｅ≦Ｗｅｆｆ ・・・（２）
さらに、デバイスの横方向寸法を小さくする観点からは、次式（３）に示されるように、長さＬｂが実効ゲート幅Ｎ×Ｗｅｆｆ以下であることが望ましい。
Ｌｂ＝Ｌｇ＋Ｌｄｒｉｆｔ／２≦Ｎ×Ｗｅｆｆ ・・・（３）
上式（３）による横方向寸法の制約の下でも、上式（１）及び（２）を満たすようにソース拡散領域１８１〜１８Ｎの各々の幅Ｗｅｆｆと、電荷収集領域１９１〜１９Ｎ＋１の幅Ｗｔｉｅとを定めることで、ソース・ドレイン間耐圧と駆動電流量とをバランス良く得ることが可能である。
図３は、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆに対するソース・ドレイン間耐圧の測定結果と、幅Ｗｅｆｆに対する駆動電流相対値の測定結果とを示すグラフである。図３のグラフでは、横軸は、ソース拡散領域１８１〜１８Ｎの各々の幅Ｗｅｆｆを対数目盛（単位：μｍ）で表し、左方縦軸は、ソース・ドレイン間耐圧（単位：ボルト）を均等目盛で表し、右方縦軸は、１．０×１０−３（１．Ｅ−０３）〜１．０×１０＋３（１．Ｅ＋０３）の範囲内の駆動電流相対値（任意単位）を均等目盛で表している。なお、駆動電流相対値は、幅Ｗｅｆｆが幅Ｗｔｉｅと等しい場合の駆動電流（ドレイン電流）の値を「１」とみなしたときの相対値である。図３の測定結果を得るために使用されたデバイスパラメータについては、Ｎ＝２０；Ｌｓ＝１．２μｍ；Ｌｄ＝１．４μｍ；Ｗｔｉｅ＝１．０μｍ；Ｌｇ＝１．４μｍ；Ｌｄｒｉｆｔ＝１．６μｍ、とされた。また、ドレイン拡散領域１６の不純物濃度は約１×１０２０ａｔｏｍｓ／ｃｍ３、電界緩和領域１７の不純物濃度は１×１０１８〜１×１０１９ａｔｏｍｓ／ｃｍ３の範囲内、ソース拡散領域１８１〜１８Ｎの不純物濃度は約１×１０２０ａｔｏｍｓ／ｃｍ３、電荷収集領域１９１〜１９Ｎ＋１の不純物濃度は約１×１０２０ａｔｏｍｓ／ｃｍ３、であった。
耐圧の測定方法については、上層配線５０を通じてソース拡散領域１８１〜１８Ｎ及び電荷収集領域１９１〜１９Ｎ＋１に０ボルトを印加し、ゲート電極３１に５ボルトを印加した状態で、上層配線５１を通じてドレイン拡散領域１６に印加するドレイン電圧を次第に上昇させた。このとき、ドレイン電流が０．１μアンペアとなったときのドレイン電圧が耐圧値として測定された。
図３に示されるように、幅Ｗｅｆｆを上式（１），（２）に従って定められる範囲Δ内に限定することで、ソース・ドレイン間耐圧と駆動電流量とがバランス良く得られることが分かる。
次に、図面を参照しつつ本実施の形態の半導体装置１の製造方法の一例を以下に説明する。図４〜図１１，図１２（Ａ），（Ｂ）及び図１３（Ａ），（Ｂ）は、半導体装置１の製造方法の各工程で作製された構造の概略断面図である。
まず、図４に示されるようにＳＯＩ基板１０を用意する。このＳＯＩ基板１０の最上層をなす半導体層１３にはＰ−型拡散領域が形成されている。次に、公知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などのトレンチ分離技術を使用して図５の素子分離構造２１Ａ，２１Ｂを形成する。ＳＴＩを用いて素子分離構造２１Ａ，２１Ｂを形成する場合は、まず、図４のＳＯＩ基板１０の上面に熱酸化膜を形成し、この熱酸化膜上にシリコン窒化膜を成膜する。次に、公知のフォトリソグラフィとドライエッチングとによりシリコン窒化膜を選択的にエッチングし、さらに、このシリコン窒化膜をエッチングマスクとして熱酸化膜と半導体層１３とをドライエッチングすることで半導体層１３にトレンチを形成する。次に、トレンチ内壁を熱酸化し、その後、トレンチ内に絶縁材料層を堆積させる。次に、この絶縁材料層の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化する。そして、トレンチの外部に残存する絶縁材料層をウエットエッチングにより除去する。この結果、トレンチの内部に絶縁膜が埋め込まれた素子分離構造２１Ａ，２１Ｂが形成される。
次に、図６に示されるように、ＳＯＩ基板１０の全面に亘ってリン（Ｐ）若しくは砒素（Ａｓ）などの不純物イオン３３を半導体層１３に注入することにより、半導体層１３内に電界緩和領域１７用のＮ−型不純物拡散領域１７Ｃを形成する。イオン注入量は、たとえば、１×１０１２〜１×１０１３ｉｏｎｓ／ｃｍ２程度にすればよい。このとき、ロジック回路部の形成予定領域上には、イオン注入マスクとしてレジストパターン（図示せず）が形成されている。不純物イオン３３の注入の後は、ロジック回路部の形成予定領域を被覆するレジストパターンは除去される。
次に、図７に示されるように、半導体層１３の表面を熱酸化してゲート絶縁膜３０用の熱酸化膜３０Ｃを形成する。このとき、Ｎ−型不純物拡散領域１７Ｃは活性化される。同一工程により、ロジック回路部の形成予定領域でもゲート絶縁膜用の熱酸化膜（図示せず）が同時に形成される。熱酸化膜３０Ｃの厚みは、たとえば、１ｎｍ〜数ｎｍ程度（ｎｍ：ナノメートル）とすればよい。次に、たとえば減圧ＣＶＤ（Ｌｏｗ−ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により熱酸化膜３０Ｃ上にポリシリコンなどの電極材料層３１Ｃを成膜する。電極材料層３１Ｃの厚みは、数百ｎｍ程度となるように制御すればよい。続けて、フォトリソグラフィを用いて図７の電極材料層３１Ｃ上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとした異方性エッチングを実行する。この結果、図８に示されるようにゲート電極３１が形成される。同一工程により、ロジック回路部の形成予定領域でもゲート電極（図示せず）が同時に形成される。
次に、図８の構造上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりこのレジスト膜をパターニングすることで、図９に示すように開口部３４ｈを有するレジストパターン３４を形成する。このレジストパターン３４は、電界緩和領域１７の形成予定領域とゲート電極３１の一部とを被覆する。次いで、このレジストパターン３４をマスクとしてホウ素（Ｂ）やフッ化ホウ素（ＢＦ２）などの不純物イオン３５を半導体層１３内に斜めイオン注入する。この結果、ゲート電極３１の直下を含む領域にボディ領域１５用のＰ−型不純物拡散領域１５Ｃが形成される。続けて、図１０に示されるように、熱処理によりＰ−型不純物拡散領域１５Ｃ内の不純物は横方向に拡散し且つ活性化される。
次に、たとえばＣＶＤ法により、図１０の構造上に、シリコン酸化物などの絶縁材料からなる絶縁膜を堆積させ、この絶縁膜を異方性エッチングによりエッチバックする。この結果、図１１に示されるようにゲート電極３１の両側壁にサイドウォールスペーサ３２Ａ，３２Ｂが形成される。同一工程により、ロジック回路部の形成予定領域でもゲート電極の両側壁にサイドウォールスペーサ（図示せず）が同時に形成される。
その後、図１２（Ａ），（Ｂ）に示されるように、フォトリソグラフィ技術を用いて図１１の構造上にレジストパターン３６を形成する。このレジストパターン３６は、ソース拡散領域１８１〜１８Ｎとドレイン拡散領域１６との形成予定領域上に開口部３６ｈｓ，３６ｈｄを有し、その他の領域を被覆するものである。図１２（Ａ）の断面図は、図１のＩＩａ−ＩＩａ線に沿った断面に対応し、図１２（Ｂ）の断面図は、図１のＩＩｂ−ＩＩｂ線に沿った断面に対応する。次に、このレジストパターン３６をマスクとしてリン（Ｐ）や砒素（Ａｓ）などの不純物イオン３７を半導体層１３内にイオン注入する。このときのイオン注入量は、たとえば、１×１０１５ｉｏｎｓ／ｃｍ２程度とすればよい。この結果、Ｎ＋型のソース拡散領域１８１〜１８ＮとＮ＋型のドレイン拡散領域１６とが形成される。同一工程により、ロジック回路部の形成予定領域でも、Ｎチャネル型ＦＥＴ用のソース拡散領域及びドレイン拡散領域（ともに図示せず）が同時に形成される。
次に、図１３（Ａ），（Ｂ）に示されるように、フォトリソグラフィ技術を用いて図１２（Ａ），（Ｂ）の構造上にレジストパターン３８を形成する。このレジストパターン３８は、電荷収集領域１９１〜１９Ｎ＋１の形成予定領域上に開口部３８ｈを有し、その他の領域を被覆するものである。図１３（Ａ）の断面図は、図１２（Ａ）の断面に対応し、図１３（Ｂ）の断面図は、図１２（Ｂ）の断面に対応している。次に、このレジストパターン３８をマスクとしてホウ素（Ｂ）やフッ化ホウ素（ＢＦ２）などの不純物イオン３９を半導体層１３内に注入する。このときのイオン注入量は、たとえば、１×１０１５ｉｏｎｓ／ｃｍ２程度とすればよい。この結果、Ｐ＋型の電荷収集領域１９１〜１９Ｎ＋１が形成される。
次に、プラズマＣＶＤ法により図１３（Ａ），（Ｂ）の構造の上に１μｍ〜数μｍ程度の絶縁膜を堆積させ、フォトリソグラフィと異方性エッチングとによりこの絶縁膜に開口部を形成する。そして、スパッタリング法により開口部内にチタン（Ｔｉ）や窒化チタン（ＴｉＮ）などの導電性バリア膜を成膜し、さらに、ＣＶＤ法によりタングステンなどの導電性材料を開口部内に埋設することで図１及び図２（Ａ），（Ｂ）のコンタクトプラグ４３１〜４３２Ｎ＋１，４５１〜４５２Ｎ＋１が形成される。これらコンタクトプラグ４３１〜４３２Ｎ＋１，４５１〜４５２Ｎ＋１上にアルミニウムや銅などの上層配線５０，５１を形成することで、本実施の形態の半導体装置１が完成する。
以上に説明したように本実施の形態の半導体装置１では、ソース拡散領域１８１〜１８Ｎと電荷収集領域１９１〜１９Ｎ＋１とがゲート幅方向（Ｙ軸方向）に沿って交互に配列されているので、電界緩和領域１７内の衝突イオン化発生位置から電荷収集領域１９１〜１９Ｎ＋１までの距離を短くすることができる。それ故、衝突イオン化により発生したキャリア（正孔）ｈ＋の多くは−Ｘ軸方向に進行して電荷収集領域１９１〜１９Ｎ＋１のいずれかに到達することができるので、キャリアｈ＋を短時間で引き抜くことができる。よって、ソース・ドレイン間耐圧の低下を抑制しつつ、実効ゲート長Ｌｅｆｆを短くしてデバイスの小型化を実現することができる。
また、ソース拡散領域１８１〜１８Ｎの幅Ｗｅｆｆは、上式（１）で示される範囲内に限定される。これにより、電界緩和領域１７の不純物濃度を最適化した場合に、ソース・ドレイン間耐圧の低下を抑制しつつ、十分な駆動電流量を確保することができる。
図１４は、本実施の形態の半導体装置１と対比するための比較例の半導体装置１００の構成を概略的に示す装置正面図である。この半導体装置１００の構成は、ソース拡散領域１８及び電荷収集領域１９を除いて、上記実施の形態の半導体装置１の構成とほぼ同じである。比較例の半導体装置１００では、活性領域ＡＣ内にソース拡散領域１８と電荷収集領域１９とが形成されているが、本実施の形態のようにソース拡散領域１８１〜１８Ｎと電荷収集領域１９１〜１９Ｎ＋１とが交互に配置されていない。
図１５は、本実施の形態の半導体装置１と比較例の半導体装置１００について、実効ゲート長Ｌｅｆｆに対するソース・ドレイン間耐圧の測定結果を示す図である。図１５の結果を得るためのデバイスパラメータなどの測定条件は、ゲート長Ｌｇが一定（＝１．４μｍ）の条件下で実効ゲート長Ｌｅｆｆを変化させたこと以外は、図３の結果を得るための測定条件と同じである。図１５において、曲線６０は、本実施の形態の半導体装置１についての測定結果を示し、曲線６１は、比較例の半導体装置１００についての測定結果を示している。図１５から分かるように、比較例の半導体装置１００が４０ボルト以上の耐圧を確保するためには、実効ゲート長Ｌｅｆｆを１６．１５μｍにする必要があるのに対し、本実施の形態の半導体装置１では、実効ゲート長Ｌｅｆｆを３．０μｍにすれば済む。したがって、本実施の形態の半導体装置１は、比較例の半導体装置１００と比べて、優れた耐圧性能と小型化とを両立することができる。
また、図１に示されるように、半導体装置１の活性領域ＡＣのゲート幅方向（Ｙ軸方向）両端部には、電荷収集領域１９１，１９Ｎ＋１が形成されている。このため、当該両端部のいずれか一方のみに電荷収集領域を形成した場合と比べると、寄生チャネルリークを抑制することができ、電界効果トランジスタのドレイン電流−電圧特性（Ｉｄ−ＶＧＳ特性）のドレイン電流が立ち上がる領域でハンプ（こぶ）が生じることを防止することができる。図１６は、ドレイン電流−電圧特性の曲線６３を概略的に示す図である。図１６に示されるように、比較例の半導体装置１００では、活性領域ＡＣのゲート幅方向両端部のうち一方のみに電荷収集領域１９が形成されているので、ドレイン電流が立ち上がる領域でハンプ６４が生じる。これは、電界効果トランジスタの電流パスが活性領域ＡＣの端部に形成されるからである。
以上、図面を参照して本発明に係る実施の形態について述べたが、これは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、上記実施の形態の半導体装置１はＮＭＯＳ構造を有しているが、これに限定されるものではない。ＳＯＩ基板１０内に形成された各不純物拡散領域の導電型を逆にすることで、ＰＭＯＳ構造を得ることが可能である。
また、半導体装置１の構造は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造に限定されない。ゲート絶縁膜３０として酸化膜以外の高誘電率膜を含むＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するように半導体装置１を作製してもよい。
１，１００ 半導体装置、 １０ ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板、 １１ 基材層、 １２ 埋め込み絶縁層、 １３ 半導体層、 １５ ボディ領域、 １６ ドレイン拡散領域、 １７ 電界緩和領域、 １８，１８１〜１８Ｎ ソース拡散領域、 １９，１９１〜１９Ｎ＋１ 電荷収集領域（ソースタイ領域）、 ２１Ａ，２１Ｂ 素子分離構造、 ３０ ゲート絶縁膜、 ３１ ゲート電極、 ３２Ａ，３２Ｂ サイドウォールスペーサ、 ４０ 層間絶縁膜、 ４３１〜４３２Ｎ＋１，４５１〜４５２Ｎ＋１ コンタクトプラグ、 ５０，５１ 上層配線。

Claims (8)

  1. 基材層と、該基材層の上に形成された半導体層と、前記基材層と前記半導体層との間に介在して前記半導体層を前記基材層から電気的に分離する埋め込み絶縁膜とを有するＳＯＩ基板を用いた半導体装置であって、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記半導体層の上面に沿って前記ゲート絶縁膜上に形成され、所定の第１の方向に幅を有し且つ前記第１の方向と交差する第２の方向に長さを有するゲート電極と、
    前記第２の方向における前記ゲート電極の両側のうちの一方の側で前記半導体層内に第１導電型の不純物拡散領域として形成され、前記第１の方向に沿って配列された複数のソース拡散領域と、
    前記一方の側で前記半導体層内に前記第１導電型とは異なる第２導電型の不純物拡散領域として形成され、前記第１の方向に沿って配列された複数の電荷収集領域と、
    前記ゲート電極の当該両側のうちの他方の側で前記半導体層内に前記第１導電型と同じ導電型の不純物拡散領域として形成されたドレイン拡散領域と、
    前記埋め込み絶縁膜と前記複数のソース拡散領域と前記複数の電荷収集領域と前記ドレイン拡散領域とに囲まれるように前記半導体層内に形成されたボディ領域と、
    前記ボディ領域と前記ドレイン拡散領域との間に介在するように前記半導体層内に形成された電界緩和領域と
    を備え、
    前記ソース拡散領域と前記電荷収集領域とは、前記第１の方向に沿って交互に配列されており、
    前記第１の方向における前記ソース拡散領域の各々の幅をＷｅｆｆとし、Ｗ ｅｆｆ が１μｍより大きく、前記ゲート電極の長さをＬｇとし、前記第２の方向における前記電界緩和領域の長さをＬｄｒｉｆｔとするとき、
    Ｗｅｆｆ／２≦Ｌｇ＋Ｌｄｒｉｆｔ／２、
    との関係式が成立する
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、前記第２の方向における前記電界緩和領域の電界強度分布の最大ピーク位置が前記第２の方向における前記電界緩和領域の中央と一致するように、前記電界緩和領域の不純物濃度が最適化されていることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置であって、前記電界緩和領域は、前記第１導電型と同じ導電型を有し且つ前記ドレイン拡散領域よりも低い不純物濃度を有することを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記ボディ領域は、前記第２導電型と同じ導電型を有し且つ前記電界緩和領域と接合しており、
    前記ボディ領域と前記電界緩和領域との接合位置は、前記第２の方向における前記ゲート電極の一端の位置と一致する
    ことを特徴とする半導体装置。
  5. 請求項１から４のうちのいずれか１項に記載の半導体装置であって、前記第１の方向における前記電荷収集領域の各々の幅をＷｔｉｅとするとき、
    Ｗｔｉｅ≦Ｗｅｆｆ、
    との関係式がさらに成立することを特徴とする半導体装置。
  6. 請求項１から５のうちのいずれか１項に記載の半導体装置であって、前記複数のソース拡散領域がＮ個（Ｎは２以上の整数）存在するとき、
    Ｌｇ＋Ｌｄｒｉｆｔ／２≦Ｎ×Ｗｅｆｆ、
    との関係式がさらに成立することを特徴とする半導体装置。
  7. 請求項１から６のうちのいずれか１項に記載の半導体装置であって、
    前記半導体層内に形成され活性領域を画定する素子分離構造をさらに備え、
    前記複数のソース拡散領域と前記複数の電荷収集領域とは、前記活性領域内に形成されており、
    前記第１の方向における前記活性領域の両端部には、それぞれ、前記電荷収集領域が形成されている
    ことを特徴とする半導体装置。
  8. 請求項１から７のうちのいずれか１項に記載の半導体装置であって、
    前記半導体層は、シリコン層であり、
    前記埋め込み絶縁膜は、シリコン酸化膜を含む
    ことを特徴とする半導体装置。
JP2011206216A 2011-09-21 2011-09-21 半導体装置 Active JP5917060B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011206216A JP5917060B2 (ja) 2011-09-21 2011-09-21 半導体装置
US13/614,529 US8981474B2 (en) 2011-09-21 2012-09-13 Semiconductor device
CN2012103537974A CN103022131A (zh) 2011-09-21 2012-09-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011206216A JP5917060B2 (ja) 2011-09-21 2011-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2013069778A JP2013069778A (ja) 2013-04-18
JP5917060B2 true JP5917060B2 (ja) 2016-05-11

Family

ID=47879858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011206216A Active JP5917060B2 (ja) 2011-09-21 2011-09-21 半導体装置

Country Status (3)

Country Link
US (1) US8981474B2 (ja)
JP (1) JP5917060B2 (ja)
CN (1) CN103022131A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575756B (zh) * 2015-01-13 2017-03-21 群創光電股份有限公司 顯示面板
JP6568735B2 (ja) * 2015-07-17 2019-08-28 日立オートモティブシステムズ株式会社 スイッチ素子及び負荷駆動装置
JP6892221B2 (ja) * 2016-03-04 2021-06-23 エイブリック株式会社 半導体装置の製造方法
CN108449835B (zh) * 2018-04-03 2024-01-05 矽力杰半导体技术(杭州)有限公司 封装结构以及led照明模组
CN110828540B (zh) 2018-08-10 2022-03-11 无锡华润上华科技有限公司 半导体器件及其制造方法
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
JP3322738B2 (ja) * 1993-12-08 2002-09-09 株式会社半導体エネルギー研究所 半導体装置及び集積回路ならびに表示装置
JP2000269509A (ja) 1999-01-11 2000-09-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3416725B2 (ja) * 1999-08-24 2003-06-16 日本電信電話株式会社 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP4821090B2 (ja) 2004-03-23 2011-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP4473837B2 (ja) * 2005-04-19 2010-06-02 株式会社東芝 トランジスタ
US7489018B2 (en) * 2005-04-19 2009-02-10 Kabushiki Kaisha Toshiba Transistor
US7893507B2 (en) * 2008-01-23 2011-02-22 O2Micro International Limited Metal oxide semiconductor (MOS) transistors with increased break down voltages and methods of making the same
US8564062B2 (en) * 2008-06-18 2013-10-22 National Semiconductor Corporation High voltage MOS array with gate contact on extended drain region
US8253165B2 (en) * 2008-11-04 2012-08-28 Macronix International Co., Ltd. Structures for lowering trigger voltage in an electrostatic discharge protection device
US7821082B1 (en) * 2009-04-28 2010-10-26 Vanguard International Semiconductor Corporation Method for increasing breaking down voltage of lateral diffused metal oxide semiconductor transistor
US8384184B2 (en) * 2010-09-15 2013-02-26 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor device
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
US8482059B2 (en) * 2011-05-05 2013-07-09 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
US8803232B2 (en) * 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages
JP5724934B2 (ja) * 2011-07-05 2015-05-27 株式会社デンソー 半導体装置
US8541862B2 (en) * 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
US8587058B2 (en) * 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
US9142554B2 (en) * 2012-06-29 2015-09-22 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US8847312B2 (en) * 2012-07-30 2014-09-30 Freescale Semiconductor, Inc. LDMOS device and method for improved SOA
US8786021B2 (en) * 2012-09-04 2014-07-22 Macronix International Co., Ltd. Semiconductor structure having an active device and method for manufacturing and manipulating the same
US8735950B2 (en) * 2012-09-06 2014-05-27 Freescale Semiconductor, Inc. Tunable schottky diode with depleted conduction path

Also Published As

Publication number Publication date
US8981474B2 (en) 2015-03-17
US20130069156A1 (en) 2013-03-21
CN103022131A (zh) 2013-04-03
JP2013069778A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
US10840246B2 (en) Integrated circuit having a vertical power MOS transistor
US8486788B2 (en) Semiconductor device and method for fabricating the same
US7804132B2 (en) Semiconductor device
US9048267B2 (en) Semiconductor device
JP5917060B2 (ja) 半導体装置
US20070052041A1 (en) Semiconductor device and method of fabricating the same
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
JP2006049628A (ja) 半導体装置及びその製造方法
US20160079417A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP2008028263A (ja) 半導体装置
US9812558B2 (en) Three-dimensional transistor and methods of manufacturing thereof
US20170250252A1 (en) MOSFET Having Source Region Formed in a Double Wells Region
KR101297440B1 (ko) Ｐｎ접합 및 모스 커패시터 하이브리드 리설프 트랜지스터
US8941186B2 (en) Semiconductor device having vertical type transistor
JP2007073942A (ja) 半導体装置
US20230178648A1 (en) Nmos half-bridge power device and manufacturing method thereof
US9917087B2 (en) Integrated circuits with a partially-depleted region formed over a bulk silicon substrate and methods for fabricating the same
JP4248548B2 (ja) 高耐圧半導体装置及びその製造方法
US20080200017A1 (en) Method of producing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150