JP5917060B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5917060B2
JP5917060B2 JP2011206216A JP2011206216A JP5917060B2 JP 5917060 B2 JP5917060 B2 JP 5917060B2 JP 2011206216 A JP2011206216 A JP 2011206216A JP 2011206216 A JP2011206216 A JP 2011206216A JP 5917060 B2 JP5917060 B2 JP 5917060B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
electric field
semiconductor layer
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011206216A
Other languages
English (en)
Other versions
JP2013069778A (ja
Inventor
三浦 規之
規之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2011206216A priority Critical patent/JP5917060B2/ja
Priority to US13/614,529 priority patent/US8981474B2/en
Priority to CN2012103537974A priority patent/CN103022131A/zh
Publication of JP2013069778A publication Critical patent/JP2013069778A/ja
Application granted granted Critical
Publication of JP5917060B2 publication Critical patent/JP5917060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造技術に関し、特に、SOI(Semiconductor−On−Insulator)基板を用いた電界効果トランジスタ構造を有する半導体装置及びその製造技術に関するものである。
近年、家電製品、車載電子機器並びに照明器具をはじめとした電気電子機器の低消費電力化や電力利用の高効率化が求められており、低消費電力化や高効率化のために、たとえば、LED照明器具や太陽光発電の技術開発が進められ、また、電気電子機器の動作状態に応じて当該電気電子機器の中の特定の動作ブロックに必要な時だけ電力を供給するパワーマネジメント(power management)の技術開発が進められている。低消費電力化を実現するには、パワーエレクトロニクス機器の消費電力を抑制することが最も効果的である。パワーエレクトロニクス機器を構成する回路の中でも、大量の電力を消費するパワーMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)などのパワーデバイスの高効率化と小型化が要求される。かかる観点から、近年、パワーデバイスとその制御回路や駆動回路などの周辺回路とをワンチップ化する(同一基板上にパワーデバイスと周辺回路とを集積化する)技術の開発が進められている。SOI(Semiconductor−On−Insulator)基板を用いたSOIデバイス構造は、機能の異なる複数の回路素子を互いにほぼ完全に電気的に分離することを可能とする構造であることから、シリコンのバルク基板を用いたデバイス構造と比べると素子分離の点で有利である。このため、SOIデバイス構造は、特に高電圧が印加されるパワーデバイスと周辺回路とをワンチップ化するのに適している。
SOIデバイス構造を有する電界効果トランジスタ(FET:Field−Effect Transistor)の場合、いわゆる基板浮遊効果が生じやすいことが知られている。SOI基板は、当該SOI基板の上層部をなす半導体層と、この半導体層を裏面側の基材層から電気的に分離する埋め込み絶縁膜とを有する。SOI基板を用いて作製されたFETは、ゲート電極の直下の半導体層内に、埋め込み絶縁膜とソース領域とドレイン領域とで囲まれるボディ領域を有している。ソース領域とドレイン領域との間に伝導チャネルが形成されてボディ領域のドレイン側端部付近で衝突イオン化が発生すると、電子−正孔対が生成される。このとき、逃げ場のない多数キャリア(Nチャネル型FETの場合は正孔、Pチャネル型FETの場合は電子)はボディ領域に蓄積され、ボディ領域の電位(以下、ボディ電位と呼ぶ。)を変動させる場合がある。この場合、ボディ電位の変動(ボディ電位が浮くこと)に起因してFETのしきい値電圧の変動や寄生バイポーラ動作といった基板浮遊効果が発生する。
上記基板浮遊効果を抑制するためにボディ領域内に蓄積された多数キャリアを取り出す構造が、たとえば、特開2005−276912号公報(特許文献1)や特開2000−269509号公報(特許文献2)に開示されている。特許文献1には、SOIデバイス構造としてマルチリサーフ構造を有するMOSFETが開示されている。このMOSFETは、SOI基板の半導体層内に、衝突イオン化によりボディ領域に蓄積されたキャリアを逃がすソースボディ接続層を有する。一方、特許文献2には、SOIデバイス構造を有するMOSトランジスタが開示されている。このMOSトランジスタも、SOI基板の半導体層内に、衝突イオン化により生じたキャリアをボディ領域から引き出すボディ電位取り出し領域を有している。
上記の通り、特許文献1,2に開示されているソースボディ接続層やボディ電位取り出し領域(以下、これらを電荷収集領域と呼ぶ。)を設けることにより、基板浮遊効果を抑制することができる。基板浮遊効果の抑制により、ボディ領域の電位変動が抑制されるため、ソース・ドレイン間耐圧を向上させることが可能である。
特開2005−276912号公報(図1,段落0008,段落0027及び段落0041など) 特開2000−269509号公報(図20,段落0004〜段落0010など)
一般に、FETのゲート長Lに対するゲート幅Wの比率W/Lが大きい程、FETの電流駆動能力は向上する。特許文献1,2に開示されているデバイス構造では、電荷収集領域がソース領域とゲート幅方向に隣接して形成されているため、ソース・ドレイン間耐圧の向上のために電荷収集領域のゲート幅方向の幅を大きくし、ソース領域の幅を小さくすると、電流駆動能力が低下するという問題がある。電流駆動能力を確保するために電荷収集領域及びソース領域の両方の幅を拡大すると、デバイスの小型化が難しくなる。
上記に鑑みて本発明の目的は、ソース・ドレイン間耐圧の低下を抑制しつつ電流駆動能力を向上させることができ、デバイスの小型化をも実現することができる半導体装置を提供することである。
本発明の一態様による半導体装置は、基材層と、該基材層の上に形成された半導体層と、前記基材層と前記半導体層との間に介在して前記半導体層を前記基材層から電気的に分離する埋め込み絶縁膜とを有するSOI基板を用いた半導体装置であって、前記半導体層上に形成されたゲート絶縁膜と、前記半導体層の上面に沿って前記ゲート絶縁膜上に形成され、所定の第1の方向に幅を有し且つ前記第1の方向と交差する第2の方向に長さを有するゲート電極と、前記第2の方向における前記ゲート電極の両側のうちの一方の側で前記半導体層内に第1導電型の不純物拡散領域として形成され、前記第1の方向に沿って配列された複数のソース拡散領域と、前記一方の側で前記半導体層内に前記第1導電型とは異なる第2導電型の不純物拡散領域として形成され、前記第1の方向に沿って配列された複数の電荷収集領域と、前記ゲート電極の当該両側のうちの他方の側で前記半導体層内に前記第1導電型と同じ導電型の不純物拡散領域として形成されたドレイン拡散領域と、前記埋め込み絶縁膜と前記複数のソース拡散領域と前記複数の電荷収集領域と前記ドレイン拡散領域とに囲まれるように前記半導体層内に形成されたボディ領域と、前記ボディ領域と前記ドレイン拡散領域との間に介在するように前記半導体層内に形成された電界緩和領域とを備え、前記ソース拡散領域と前記電荷収集領域とは、前記第1の方向に沿って交互に配列されており、前記第1の方向における前記ソース拡散領域の各々の幅をWeffとし、 eff が1μmより大きく、前記ゲート電極の長さをLとし、前記第2の方向における前記電界緩和領域の長さをLdriftとするとき、
eff/2≦L+Ldrift/2、
との関係式が成立する。
本発明によれば、ソース拡散領域の各々の幅Weffを最適化することにより、ソース・ドレイン間耐圧の低下を抑制しつつ電流駆動能力を向上させることができ、デバイスの小型化をも実現することができる。
本発明に係る実施の形態の半導体装置の構成を概略的に示す装置正面図である。 (A)は、図1のIIa−IIa線に沿った装置断面図であり、(B)は、図1のIIb−IIb線に沿った装置断面図である。 本実施の形態の半導体装置のソース拡散領域の幅Weffとソース・ドレイン間耐圧との関係、並びに、幅Weffと駆動電流相対値との関係を示す図である。 本実施の形態の半導体装置の製造方法の第1工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第2工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第3工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第4工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第5工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第6工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第7工程で作製された構造の概略断面図である。 本実施の形態の半導体装置の製造方法の第8工程で作製された構造の概略断面図である。 (A),(B)は、本実施の形態の半導体装置の製造方法の第9工程で作製された構造の概略断面図である。 (A),(B)は、本実施の形態の半導体装置の製造方法の第10工程で作製された構造の概略断面図である。 比較例の半導体装置の構成を概略的に示す装置正面図である。 実効ゲート長Leffとソース・ドレイン間耐圧との関係を示す図である。 ドレイン電流Iとゲート電圧VGSとの関係を概略的に示す図である。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
図1は、本発明に係る実施の形態の半導体装置1の構成を概略的に示す装置正面図であり、図2(A)は、図1のIIa−IIa線に沿った装置断面図であり、図2(B)は、図1のIIb−IIb線に沿った装置断面図である。なお、説明の便宜上、図1には、図2(A),(B)の層間絶縁膜40と上層配線50,51は図示されていない。また、図1には、3次元の直交座標系を構成するX軸、Y軸及びZ軸が示されているが、この直交座標系の原点は固定されるものではない。図2(A),(B)はそれぞれX−Z平面に平行な断面を表している。
半導体装置1は、Nチャネル型電界効果トランジスタ構造を有するパワーデバイス部(電力用半導体素子部)とロジック回路部(図示せず)とを含み、これらパワーデバイス部とロジック回路部は、同一のSOI(Semiconductor−On−Insulator)基板10上に集積されている。図1及び図2(A),(B)は、主にパワーデバイス部のNチャネル型電界効果トランジスタ構造を示すものである。
図2(A),(B)に示されるように、SOI基板10は、基材層11と、この基材層11上に形成された埋め込み絶縁層12と、この埋め込み絶縁層12上に形成された半導体層13とを有する。埋め込み絶縁層12は、SOI基板10の上層部をなす半導体層13を基材層11から電気的に分離する機能を有する。半導体層13には、図1の活性領域ACを画定する素子分離構造が形成されている。図2(A),(B)の素子分離構造21A,21Bは、図1の活性領域ACを取り囲むように形成された素子分離構造の一部である。
SOI基板10の埋め込み絶縁層12は、たとえばシリコン酸化膜で構成することができる。半導体層13は、たとえば単結晶シリコン膜で構成されるが、これに限定されるものではない。単結晶シリコンよりも格子定数の大きなSiGeなどのバッファ層と、このバッファ層上に成膜された単結晶シリコン膜とで半導体層13を構成してもよい。SOI基板10の製造方法としては、たとえば、公知のSIMOX(Separation by Implantation of Oxgen)法やスマートカット(Smart Cut)法が挙げられる。
図1及び図2(A),(B)に示されるように、SOI基板10上には、ゲート絶縁膜30が形成されており、このゲート絶縁膜30上にはポリシリコンなどのゲート電極31が形成されている。図1に示されるようにゲート電極31は、チャネル幅方向と一致するY軸方向に幅を有し、チャネル長方向と一致するX軸方向にゲート長Lを有する。このゲート電極31の両側壁には、絶縁材料からなるサイドウォールスペーサ32A,32Bが形成されている。ゲート絶縁膜30は、たとえば、シリコン酸化膜(SiO)やシリコン酸窒化膜(SiON)で構成されればよい。たとえば、アルゴンや窒素などの希釈ガスと酸素ガスとの混合ガスを用いた希釈酸化法により半導体層13の表面を熱酸化することでゲート絶縁膜30を形成することができる。
ゲート電極31のX軸方向両側のうち左側には、活性領域ACにおける半導体層13内にN個のソース拡散領域18〜18とN+1個の電荷収集領域(ソースタイ領域)19〜19N+1とが形成されている(Nは正整数)。図1に示されるように、ソース拡散領域18〜18と電荷収集領域19〜19N+1とは、Y軸方向に沿って交互に配列されている。ソース拡散領域18〜18は、リン(P)若しくは砒素(As)などの不純物が拡散するN型拡散領域であり、電荷収集領域19〜19N+1は、ホウ素やフッ化ホウ素などの不純物が拡散するP型拡散領域である。電荷収集領域19〜19N+1の不純物濃度は、ゲート電極31の直下のボディ領域15(図2)の不純物濃度よりも高い。
また、ソース拡散領域18〜18はすべてY軸方向に同一の幅Weffを有し、電荷収集領域19〜19N+1はすべてY軸方向に同一の幅Wtieを有している。ソース拡散領域18〜18及び電荷収集領域19〜19N+1は、すべてX軸方向に同一の長さLsを有している。
一方、ゲート電極31のX軸方向両側のうち右側には、活性領域ACにおける半導体層13内にN型のドレイン拡散領域16とN型の電界緩和領域17とが形成されている。図1に示されるように、ドレイン拡散領域16と電界緩和領域17は、それぞれ、ゲート電極31の延在方向(Y軸方向)に沿って活性領域ACの一端から他端に亘って連続的に形成されている。ドレイン拡散領域16と電界緩和領域17とは、リン(P)若しくは砒素(As)などの不純物が拡散するN型拡散領域であり、N型拡散領域であるドレイン拡散領域16の不純物濃度は、N型拡散領域である電界緩和領域17の不純物濃度よりも高い。ドレイン拡散領域16は、X軸方向に一定の長さLdを有し、電界緩和領域17は、X軸方向に一定の長さLdriftを有している。
図2(A),(B)に示されるように、電界緩和領域17は、ゲート電極31の直下のP型のボディ領域15とドレイン拡散領域16との間に介在して、ソース拡散領域18〜18とドレイン拡散領域16との間の領域の電界強度分布を緩和する役割を果たすものである。後述するように、その電界強度分布の緩和を目的として電界緩和領域17の不純物濃度を最適化することができる。本実施の形態では、X軸方向における電界緩和領域17の長さ(すなわち、電界緩和領域17とボディ領域15との接合位置から電界緩和領域17とドレイン拡散領域16との接合位置までの長さ)をドリフト長Ldriftと呼ぶ。また、ゲート長Lとドリフト長Ldriftとの和(=L+Ldrift)を実効ゲート長Leffと呼ぶこととする。
図1に示されるように、ソース拡散領域18〜18及び電荷収集領域19〜19N+1の上には、柱状のコンタクトプラグ43〜432N+1が立設され且つY軸方向に沿って配列されている。ソース拡散領域18,18,…,18の上面は、偶数番目のコンタクトプラグ43,43,…,432Nの下端とそれぞれ電気的に接続され、電荷収集領域19,19,…,19N+1の上面は、奇数番目のコンタクトプラグ43,43,…,432N+1の下端とそれぞれ電気的に接続されている。一方、ドレイン拡散領域16の上には、柱状のコンタクトプラグ45〜452N+1が立設され且つY軸方向に沿って配列されている。ドレイン拡散領域16の上面は、これらコンタクトプラグ45〜452N+1の下端と電気的に接続されている。
図2(A),(B)に示されるように、SOI基板10とゲート電極31とサイドウォールスペーサ32A,32Bとを被覆するようにシリコン酸化膜などの層間絶縁膜40が形成されている。コンタクトプラグ43〜432N+1,45〜452N+1は、層間絶縁膜40のコンタクトホール内に埋設されたものである。層間絶縁膜40の上には、アルミニウムや銅などの上層配線50,51が形成されており、一方の上層配線50は、ソース側のコンタクトプラグ43〜432N+1の上端と電気的に接続され、他方の上層配線51は、ドレイン側のコンタクトプラグ45〜452N+1の上端と電気的に接続されている。
本実施の形態では、ソース側の上層配線50は、GND端子(接地端子)に接続され、ドレイン側の上層配線51は、電源電圧VDDを供給するVDD端子に接続される。ボディ領域15は、電荷収集領域19〜19N+1と上層配線50とを介してGND端子と電気的に接続されているので、ボディ領域15の電位(ボディ電位)をほぼ一定(GND電位)に保つことができる。半導体装置1の電界効果トランジスタをオン状態にする制御電圧がゲート電極31に印加されたとき、ソース拡散領域18〜18と電界緩和領域17との間にN型チャネルが形成される。このときの衝突イオン化により発生する電子−正孔対の正孔hは、電荷収集領域19〜19N+1まで移動して収集される(引き抜かれる)。これにより、基板浮遊効果を抑制することができる。
ソース拡散領域18〜18の幅Weffを拡大し、電荷収集領域19〜19N+1の幅Wtieを小さくすれば、電界効果トランジスタの実効ゲート長Leffに対する実効ゲート幅N×Weffの比率(=N×Weff/Leff)は大きくなるので駆動電流量は増大するが、衝突イオン化により発生した正孔hの単位時間当たりの収集量が減少し、ソース・ドレイン間耐圧は低下する。一方、ソース拡散領域18〜18の幅Weffを小さくし、電荷収集領域19〜19N+1の幅Wtieを大きくすれば、衝突イオン化により発生した正孔hの単位時間当たりの収集量が増大し、ソース・ドレイン間耐圧は向上するが、駆動電流量は低下する。したがって、ソース・ドレイン間耐圧と駆動電流量とは互いにトレードオフの関係にある。
本実施の形態では、以下の関係式(1)を満たすように、ソース拡散領域18〜18の幅Weffとドリフト長Ldriftとゲート長Lとが定められる。
eff/2≦L+Ldrift/2=L ・・・(1)
上式(1)の右辺の長さLは、X軸方向におけるドリフト領域(電界緩和領域17)の中央からゲート電極31の左端までの長さを意味する。本実施の形態では、衝突イオン化は、電界を受けて加速されたキャリアが主に電界緩和領域17内の結晶格子を構成する原子と衝突することで起こる現象であるので、電界強度が大きな領域(等電位線が密となる領域)で電子−正孔対が発生しやすい。
今、電界緩和領域17におけるX軸方向位置xと電界緩和領域17の不純物濃度yに関する空間的な電界強度分布をE(x;y)で表すものとする。不純物濃度yがドレイン拡散領域16の不純物濃度に近づくほど、電界強度分布E(x;y)の最大ピークの位置(以下、電界強度ピーク位置と呼ぶ。)は、ボディ領域15側にシフトする。逆に、不純物濃度yが低くなるほど、電界強度ピーク位置は、ドレイン拡散領域16側にシフトする。仮に、不純物濃度yがドレイン拡散領域16の不純物濃度と一致するとすれば、電界緩和領域17は実質的に電界強度を緩和させる機能を持たないので、電界緩和領域17とボディ領域15との接合部付近が電界強度ピーク位置となる。一方、仮に、不純物濃度yがゼロのときには、ドレイン拡散領域16と電界緩和領域17との接合部付近が電界強度ピーク位置となる。よって、不純物濃度yをゼロからドレイン拡散領域16の不純物濃度まで次第に増大させると、電界強度ピーク位置は、ドレイン拡散領域16と電界緩和領域17との接合部付近から、電界緩和領域17とボディ領域15との接合部付近まで変化する。同時に、不純物濃度yをゼロからドレイン拡散領域16の不純物濃度まで次第に増大させると、電界強度分布E(x;y)の最大ピーク値は、はじめの値から次第に低下して極小に達した後に上昇に転ずる。このため、電界強度ピーク位置がドリフト領域(電界緩和領域17)のほぼ中央と一致するように不純物濃度yを最適化すれば、電界強度ピーク位置がドリフト領域の中央から外れた場合と比べて、電界強度分布E(x;y)の最大ピーク値は低くなるので、ソース・ドレイン間耐圧を高くすることができる。
前述の通り、ソース拡散領域18〜18の幅Weffを拡大し、電荷収集領域19〜19N+1の幅Wtieを小さくすれば、駆動電流量は増大するが、ソース・ドレイン間耐圧は低下する。そこで、長さL(=L+Ldrift/2)を基準として、ソース拡散領域18〜18の幅Weffを上式(1)に示す範囲内に限定することで、ソース・ドレイン間耐圧の低下を抑制しつつ、十分な駆動電流量を得ることができる。
また、駆動電流の必要量を確保する観点からは、次式(2)に示されるように、ソース拡散領域18〜18の幅Weffは、電荷収集領域19〜19N+1の幅Wtie以上であることが望ましい。
tie≦Weff ・・・(2)
さらに、デバイスの横方向寸法を小さくする観点からは、次式(3)に示されるように、長さLが実効ゲート幅N×Weff以下であることが望ましい。
=L+Ldrift/2≦N×Weff ・・・(3)
上式(3)による横方向寸法の制約の下でも、上式(1)及び(2)を満たすようにソース拡散領域18〜18の各々の幅Weffと、電荷収集領域19〜19N+1の幅Wtieとを定めることで、ソース・ドレイン間耐圧と駆動電流量とをバランス良く得ることが可能である。
図3は、ソース拡散領域18〜18の幅Weffに対するソース・ドレイン間耐圧の測定結果と、幅Weffに対する駆動電流相対値の測定結果とを示すグラフである。図3のグラフでは、横軸は、ソース拡散領域18〜18の各々の幅Weffを対数目盛(単位:μm)で表し、左方縦軸は、ソース・ドレイン間耐圧(単位:ボルト)を均等目盛で表し、右方縦軸は、1.0×10−3(1.E−03)〜1.0×10+3(1.E+03)の範囲内の駆動電流相対値(任意単位)を均等目盛で表している。なお、駆動電流相対値は、幅Weffが幅Wtieと等しい場合の駆動電流(ドレイン電流)の値を「1」とみなしたときの相対値である。図3の測定結果を得るために使用されたデバイスパラメータについては、N=20;Ls=1.2μm;Ld=1.4μm;Wtie=1.0μm;L=1.4μm;Ldrift=1.6μm、とされた。また、ドレイン拡散領域16の不純物濃度は約1×1020atoms/cm、電界緩和領域17の不純物濃度は1×1018〜1×1019atoms/cmの範囲内、ソース拡散領域18〜18の不純物濃度は約1×1020atoms/cm、電荷収集領域19〜19N+1の不純物濃度は約1×1020atoms/cm、であった。
耐圧の測定方法については、上層配線50を通じてソース拡散領域18〜18及び電荷収集領域19〜19N+1に0ボルトを印加し、ゲート電極31に5ボルトを印加した状態で、上層配線51を通じてドレイン拡散領域16に印加するドレイン電圧を次第に上昇させた。このとき、ドレイン電流が0.1μアンペアとなったときのドレイン電圧が耐圧値として測定された。
図3に示されるように、幅Weffを上式(1),(2)に従って定められる範囲Δ内に限定することで、ソース・ドレイン間耐圧と駆動電流量とがバランス良く得られることが分かる。
次に、図面を参照しつつ本実施の形態の半導体装置1の製造方法の一例を以下に説明する。図4〜図11,図12(A),(B)及び図13(A),(B)は、半導体装置1の製造方法の各工程で作製された構造の概略断面図である。
まず、図4に示されるようにSOI基板10を用意する。このSOI基板10の最上層をなす半導体層13にはP型拡散領域が形成されている。次に、公知のSTI(Shallow Trench Isolation)などのトレンチ分離技術を使用して図5の素子分離構造21A,21Bを形成する。STIを用いて素子分離構造21A,21Bを形成する場合は、まず、図4のSOI基板10の上面に熱酸化膜を形成し、この熱酸化膜上にシリコン窒化膜を成膜する。次に、公知のフォトリソグラフィとドライエッチングとによりシリコン窒化膜を選択的にエッチングし、さらに、このシリコン窒化膜をエッチングマスクとして熱酸化膜と半導体層13とをドライエッチングすることで半導体層13にトレンチを形成する。次に、トレンチ内壁を熱酸化し、その後、トレンチ内に絶縁材料層を堆積させる。次に、この絶縁材料層の上面をCMP(Chemical Mechanical Polishing)により平坦化する。そして、トレンチの外部に残存する絶縁材料層をウエットエッチングにより除去する。この結果、トレンチの内部に絶縁膜が埋め込まれた素子分離構造21A,21Bが形成される。
次に、図6に示されるように、SOI基板10の全面に亘ってリン(P)若しくは砒素(As)などの不純物イオン33を半導体層13に注入することにより、半導体層13内に電界緩和領域17用のN型不純物拡散領域17Cを形成する。イオン注入量は、たとえば、1×1012〜1×1013ions/cm程度にすればよい。このとき、ロジック回路部の形成予定領域上には、イオン注入マスクとしてレジストパターン(図示せず)が形成されている。不純物イオン33の注入の後は、ロジック回路部の形成予定領域を被覆するレジストパターンは除去される。
次に、図7に示されるように、半導体層13の表面を熱酸化してゲート絶縁膜30用の熱酸化膜30Cを形成する。このとき、N型不純物拡散領域17Cは活性化される。同一工程により、ロジック回路部の形成予定領域でもゲート絶縁膜用の熱酸化膜(図示せず)が同時に形成される。熱酸化膜30Cの厚みは、たとえば、1nm〜数nm程度(nm:ナノメートル)とすればよい。次に、たとえば減圧CVD(Low−pressure Chemical Vapor Deposition)法により熱酸化膜30C上にポリシリコンなどの電極材料層31Cを成膜する。電極材料層31Cの厚みは、数百nm程度となるように制御すればよい。続けて、フォトリソグラフィを用いて図7の電極材料層31C上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとした異方性エッチングを実行する。この結果、図8に示されるようにゲート電極31が形成される。同一工程により、ロジック回路部の形成予定領域でもゲート電極(図示せず)が同時に形成される。
次に、図8の構造上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりこのレジスト膜をパターニングすることで、図9に示すように開口部34hを有するレジストパターン34を形成する。このレジストパターン34は、電界緩和領域17の形成予定領域とゲート電極31の一部とを被覆する。次いで、このレジストパターン34をマスクとしてホウ素(B)やフッ化ホウ素(BF)などの不純物イオン35を半導体層13内に斜めイオン注入する。この結果、ゲート電極31の直下を含む領域にボディ領域15用のP型不純物拡散領域15Cが形成される。続けて、図10に示されるように、熱処理によりP型不純物拡散領域15C内の不純物は横方向に拡散し且つ活性化される。
次に、たとえばCVD法により、図10の構造上に、シリコン酸化物などの絶縁材料からなる絶縁膜を堆積させ、この絶縁膜を異方性エッチングによりエッチバックする。この結果、図11に示されるようにゲート電極31の両側壁にサイドウォールスペーサ32A,32Bが形成される。同一工程により、ロジック回路部の形成予定領域でもゲート電極の両側壁にサイドウォールスペーサ(図示せず)が同時に形成される。
その後、図12(A),(B)に示されるように、フォトリソグラフィ技術を用いて図11の構造上にレジストパターン36を形成する。このレジストパターン36は、ソース拡散領域18〜18とドレイン拡散領域16との形成予定領域上に開口部36hs,36hdを有し、その他の領域を被覆するものである。図12(A)の断面図は、図1のIIa−IIa線に沿った断面に対応し、図12(B)の断面図は、図1のIIb−IIb線に沿った断面に対応する。次に、このレジストパターン36をマスクとしてリン(P)や砒素(As)などの不純物イオン37を半導体層13内にイオン注入する。このときのイオン注入量は、たとえば、1×1015ions/cm程度とすればよい。この結果、N型のソース拡散領域18〜18とN型のドレイン拡散領域16とが形成される。同一工程により、ロジック回路部の形成予定領域でも、Nチャネル型FET用のソース拡散領域及びドレイン拡散領域(ともに図示せず)が同時に形成される。
次に、図13(A),(B)に示されるように、フォトリソグラフィ技術を用いて図12(A),(B)の構造上にレジストパターン38を形成する。このレジストパターン38は、電荷収集領域19〜19N+1の形成予定領域上に開口部38hを有し、その他の領域を被覆するものである。図13(A)の断面図は、図12(A)の断面に対応し、図13(B)の断面図は、図12(B)の断面に対応している。次に、このレジストパターン38をマスクとしてホウ素(B)やフッ化ホウ素(BF)などの不純物イオン39を半導体層13内に注入する。このときのイオン注入量は、たとえば、1×1015ions/cm程度とすればよい。この結果、P型の電荷収集領域19〜19N+1が形成される。
次に、プラズマCVD法により図13(A),(B)の構造の上に1μm〜数μm程度の絶縁膜を堆積させ、フォトリソグラフィと異方性エッチングとによりこの絶縁膜に開口部を形成する。そして、スパッタリング法により開口部内にチタン(Ti)や窒化チタン(TiN)などの導電性バリア膜を成膜し、さらに、CVD法によりタングステンなどの導電性材料を開口部内に埋設することで図1及び図2(A),(B)のコンタクトプラグ43〜432N+1,45〜452N+1が形成される。これらコンタクトプラグ43〜432N+1,45〜452N+1上にアルミニウムや銅などの上層配線50,51を形成することで、本実施の形態の半導体装置1が完成する。
以上に説明したように本実施の形態の半導体装置1では、ソース拡散領域18〜18と電荷収集領域19〜19N+1とがゲート幅方向(Y軸方向)に沿って交互に配列されているので、電界緩和領域17内の衝突イオン化発生位置から電荷収集領域19〜19N+1までの距離を短くすることができる。それ故、衝突イオン化により発生したキャリア(正孔)hの多くは−X軸方向に進行して電荷収集領域19〜19N+1のいずれかに到達することができるので、キャリアhを短時間で引き抜くことができる。よって、ソース・ドレイン間耐圧の低下を抑制しつつ、実効ゲート長Leffを短くしてデバイスの小型化を実現することができる。
また、ソース拡散領域18〜18の幅Weffは、上式(1)で示される範囲内に限定される。これにより、電界緩和領域17の不純物濃度を最適化した場合に、ソース・ドレイン間耐圧の低下を抑制しつつ、十分な駆動電流量を確保することができる。
図14は、本実施の形態の半導体装置1と対比するための比較例の半導体装置100の構成を概略的に示す装置正面図である。この半導体装置100の構成は、ソース拡散領域18及び電荷収集領域19を除いて、上記実施の形態の半導体装置1の構成とほぼ同じである。比較例の半導体装置100では、活性領域AC内にソース拡散領域18と電荷収集領域19とが形成されているが、本実施の形態のようにソース拡散領域18〜18と電荷収集領域19〜19N+1とが交互に配置されていない。
図15は、本実施の形態の半導体装置1と比較例の半導体装置100について、実効ゲート長Leffに対するソース・ドレイン間耐圧の測定結果を示す図である。図15の結果を得るためのデバイスパラメータなどの測定条件は、ゲート長Lが一定(=1.4μm)の条件下で実効ゲート長Leffを変化させたこと以外は、図3の結果を得るための測定条件と同じである。図15において、曲線60は、本実施の形態の半導体装置1についての測定結果を示し、曲線61は、比較例の半導体装置100についての測定結果を示している。図15から分かるように、比較例の半導体装置100が40ボルト以上の耐圧を確保するためには、実効ゲート長Leffを16.15μmにする必要があるのに対し、本実施の形態の半導体装置1では、実効ゲート長Leffを3.0μmにすれば済む。したがって、本実施の形態の半導体装置1は、比較例の半導体装置100と比べて、優れた耐圧性能と小型化とを両立することができる。
また、図1に示されるように、半導体装置1の活性領域ACのゲート幅方向(Y軸方向)両端部には、電荷収集領域19,19N+1が形成されている。このため、当該両端部のいずれか一方のみに電荷収集領域を形成した場合と比べると、寄生チャネルリークを抑制することができ、電界効果トランジスタのドレイン電流−電圧特性(I−VGS特性)のドレイン電流が立ち上がる領域でハンプ(こぶ)が生じることを防止することができる。図16は、ドレイン電流−電圧特性の曲線63を概略的に示す図である。図16に示されるように、比較例の半導体装置100では、活性領域ACのゲート幅方向両端部のうち一方のみに電荷収集領域19が形成されているので、ドレイン電流が立ち上がる領域でハンプ64が生じる。これは、電界効果トランジスタの電流パスが活性領域ACの端部に形成されるからである。
以上、図面を参照して本発明に係る実施の形態について述べたが、これは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、上記実施の形態の半導体装置1はNMOS構造を有しているが、これに限定されるものではない。SOI基板10内に形成された各不純物拡散領域の導電型を逆にすることで、PMOS構造を得ることが可能である。
また、半導体装置1の構造は、MOS(Metal−Oxide−Semiconductor)構造に限定されない。ゲート絶縁膜30として酸化膜以外の高誘電率膜を含むMIS(Metal−Insulator−Semiconductor)構造を有するように半導体装置1を作製してもよい。
1,100 半導体装置、 10 SOI(Semiconductor−On−Insulator)基板、 11 基材層、 12 埋め込み絶縁層、 13 半導体層、 15 ボディ領域、 16 ドレイン拡散領域、 17 電界緩和領域、 18,18〜18 ソース拡散領域、 19,19〜19N+1 電荷収集領域(ソースタイ領域)、 21A,21B 素子分離構造、 30 ゲート絶縁膜、 31 ゲート電極、 32A,32B サイドウォールスペーサ、 40 層間絶縁膜、 43〜432N+1,45〜452N+1 コンタクトプラグ、 50,51 上層配線。

Claims (8)

  1. 基材層と、該基材層の上に形成された半導体層と、前記基材層と前記半導体層との間に介在して前記半導体層を前記基材層から電気的に分離する埋め込み絶縁膜とを有するSOI基板を用いた半導体装置であって、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記半導体層の上面に沿って前記ゲート絶縁膜上に形成され、所定の第1の方向に幅を有し且つ前記第1の方向と交差する第2の方向に長さを有するゲート電極と、
    前記第2の方向における前記ゲート電極の両側のうちの一方の側で前記半導体層内に第1導電型の不純物拡散領域として形成され、前記第1の方向に沿って配列された複数のソース拡散領域と、
    前記一方の側で前記半導体層内に前記第1導電型とは異なる第2導電型の不純物拡散領域として形成され、前記第1の方向に沿って配列された複数の電荷収集領域と、
    前記ゲート電極の当該両側のうちの他方の側で前記半導体層内に前記第1導電型と同じ導電型の不純物拡散領域として形成されたドレイン拡散領域と、
    前記埋め込み絶縁膜と前記複数のソース拡散領域と前記複数の電荷収集領域と前記ドレイン拡散領域とに囲まれるように前記半導体層内に形成されたボディ領域と、
    前記ボディ領域と前記ドレイン拡散領域との間に介在するように前記半導体層内に形成された電界緩和領域と
    を備え、
    前記ソース拡散領域と前記電荷収集領域とは、前記第1の方向に沿って交互に配列されており、
    前記第1の方向における前記ソース拡散領域の各々の幅をWeffとし、 eff が1μmより大きく、前記ゲート電極の長さをLとし、前記第2の方向における前記電界緩和領域の長さをLdriftとするとき、
    eff/2≦L+Ldrift/2、
    との関係式が成立する
    ことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置であって、前記第2の方向における前記電界緩和領域の電界強度分布の最大ピーク位置が前記第2の方向における前記電界緩和領域の中央と一致するように、前記電界緩和領域の不純物濃度が最適化されていることを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置であって、前記電界緩和領域は、前記第1導電型と同じ導電型を有し且つ前記ドレイン拡散領域よりも低い不純物濃度を有することを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置であって、
    前記ボディ領域は、前記第2導電型と同じ導電型を有し且つ前記電界緩和領域と接合しており、
    前記ボディ領域と前記電界緩和領域との接合位置は、前記第2の方向における前記ゲート電極の一端の位置と一致する
    ことを特徴とする半導体装置。
  5. 請求項1から4のうちのいずれか1項に記載の半導体装置であって、前記第1の方向における前記電荷収集領域の各々の幅をWtieとするとき、
    tie≦Weff
    との関係式がさらに成立することを特徴とする半導体装置。
  6. 請求項1から5のうちのいずれか1項に記載の半導体装置であって、前記複数のソース拡散領域がN個(Nは2以上の整数)存在するとき、
    +Ldrift/2≦N×Weff
    との関係式がさらに成立することを特徴とする半導体装置。
  7. 請求項1から6のうちのいずれか1項に記載の半導体装置であって、
    前記半導体層内に形成され活性領域を画定する素子分離構造をさらに備え、
    前記複数のソース拡散領域と前記複数の電荷収集領域とは、前記活性領域内に形成されており、
    前記第1の方向における前記活性領域の両端部には、それぞれ、前記電荷収集領域が形成されている
    ことを特徴とする半導体装置。
  8. 請求項1から7のうちのいずれか1項に記載の半導体装置であって、
    前記半導体層は、シリコン層であり、
    前記埋め込み絶縁膜は、シリコン酸化膜を含む
    ことを特徴とする半導体装置。
JP2011206216A 2011-09-21 2011-09-21 半導体装置 Active JP5917060B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011206216A JP5917060B2 (ja) 2011-09-21 2011-09-21 半導体装置
US13/614,529 US8981474B2 (en) 2011-09-21 2012-09-13 Semiconductor device
CN2012103537974A CN103022131A (zh) 2011-09-21 2012-09-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011206216A JP5917060B2 (ja) 2011-09-21 2011-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2013069778A JP2013069778A (ja) 2013-04-18
JP5917060B2 true JP5917060B2 (ja) 2016-05-11

Family

ID=47879858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011206216A Active JP5917060B2 (ja) 2011-09-21 2011-09-21 半導体装置

Country Status (3)

Country Link
US (1) US8981474B2 (ja)
JP (1) JP5917060B2 (ja)
CN (1) CN103022131A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575756B (zh) * 2015-01-13 2017-03-21 群創光電股份有限公司 顯示面板
JP6568735B2 (ja) * 2015-07-17 2019-08-28 日立オートモティブシステムズ株式会社 スイッチ素子及び負荷駆動装置
JP6892221B2 (ja) * 2016-03-04 2021-06-23 エイブリック株式会社 半導体装置の製造方法
CN108449835B (zh) * 2018-04-03 2024-01-05 矽力杰半导体技术(杭州)有限公司 封装结构以及led照明模组
CN110828540B (zh) 2018-08-10 2022-03-11 无锡华润上华科技有限公司 半导体器件及其制造方法
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
JP3322738B2 (ja) * 1993-12-08 2002-09-09 株式会社半導体エネルギー研究所 半導体装置及び集積回路ならびに表示装置
JP2000269509A (ja) 1999-01-11 2000-09-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3416725B2 (ja) * 1999-08-24 2003-06-16 日本電信電話株式会社 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP4821090B2 (ja) 2004-03-23 2011-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP4473837B2 (ja) * 2005-04-19 2010-06-02 株式会社東芝 トランジスタ
US7489018B2 (en) * 2005-04-19 2009-02-10 Kabushiki Kaisha Toshiba Transistor
US7893507B2 (en) * 2008-01-23 2011-02-22 O2Micro International Limited Metal oxide semiconductor (MOS) transistors with increased break down voltages and methods of making the same
US8564062B2 (en) * 2008-06-18 2013-10-22 National Semiconductor Corporation High voltage MOS array with gate contact on extended drain region
US8253165B2 (en) * 2008-11-04 2012-08-28 Macronix International Co., Ltd. Structures for lowering trigger voltage in an electrostatic discharge protection device
US7821082B1 (en) * 2009-04-28 2010-10-26 Vanguard International Semiconductor Corporation Method for increasing breaking down voltage of lateral diffused metal oxide semiconductor transistor
US8384184B2 (en) * 2010-09-15 2013-02-26 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor device
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
US8482059B2 (en) * 2011-05-05 2013-07-09 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
US8803232B2 (en) * 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages
JP5724934B2 (ja) * 2011-07-05 2015-05-27 株式会社デンソー 半導体装置
US8541862B2 (en) * 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
US8587058B2 (en) * 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
US9142554B2 (en) * 2012-06-29 2015-09-22 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US8847312B2 (en) * 2012-07-30 2014-09-30 Freescale Semiconductor, Inc. LDMOS device and method for improved SOA
US8786021B2 (en) * 2012-09-04 2014-07-22 Macronix International Co., Ltd. Semiconductor structure having an active device and method for manufacturing and manipulating the same
US8735950B2 (en) * 2012-09-06 2014-05-27 Freescale Semiconductor, Inc. Tunable schottky diode with depleted conduction path

Also Published As

Publication number Publication date
US8981474B2 (en) 2015-03-17
US20130069156A1 (en) 2013-03-21
CN103022131A (zh) 2013-04-03
JP2013069778A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
US10840246B2 (en) Integrated circuit having a vertical power MOS transistor
US8486788B2 (en) Semiconductor device and method for fabricating the same
US7804132B2 (en) Semiconductor device
US9048267B2 (en) Semiconductor device
JP5917060B2 (ja) 半導体装置
US20070052041A1 (en) Semiconductor device and method of fabricating the same
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
JP2006049628A (ja) 半導体装置及びその製造方法
US20160079417A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP2008028263A (ja) 半導体装置
US9812558B2 (en) Three-dimensional transistor and methods of manufacturing thereof
US20170250252A1 (en) MOSFET Having Source Region Formed in a Double Wells Region
KR101297440B1 (ko) Pn접합 및 모스 커패시터 하이브리드 리설프 트랜지스터
US8941186B2 (en) Semiconductor device having vertical type transistor
JP2007073942A (ja) 半導体装置
US20230178648A1 (en) Nmos half-bridge power device and manufacturing method thereof
US9917087B2 (en) Integrated circuits with a partially-depleted region formed over a bulk silicon substrate and methods for fabricating the same
JP4248548B2 (ja) 高耐圧半導体装置及びその製造方法
US20080200017A1 (en) Method of producing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150