JP4821090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4821090B2 JP4821090B2 JP2004084646A JP2004084646A JP4821090B2 JP 4821090 B2 JP4821090 B2 JP 4821090B2 JP 2004084646 A JP2004084646 A JP 2004084646A JP 2004084646 A JP2004084646 A JP 2004084646A JP 4821090 B2 JP4821090 B2 JP 4821090B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- offset drain
- offset
- drain layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Thin Film Transistor (AREA)
Description
そこで、本発明の目的は、オフセットドレインが形成される半導体層が絶縁体上に形成された場合においても、オン抵抗の増加を抑制しつつ、大電流化および高耐圧化を図ることが可能な半導体装置および半導体装置の製造方法を提供することである。
これにより、ボディ領域に蓄積したホットキャリアを逃がすことが可能となり、電界効果型トランジスタを完全空乏モードで動作させることを可能としつつ、ドレイン耐圧の劣化を抑制することができる。
これにより、ドレイン抵抗の増大を抑制しつつ、ボディ領域のドレイン端における不純物濃度を低下させることが可能となり、ボディ領域のドレイン端における電界集中を緩和させることを可能として、ドレイン耐圧を向上させることができる。
これにより、電界効果型トランジスタの素子分離を容易に行うことが可能となるとともに、ラッチアップを防止することができ、さらに、ソース/ドレイン接合容量を低減させることを可能として、電界効果型トランジスタの高速化を図ることが可能となる。
これにより、ボディ領域がソース領域およびドレイン領域で分断された場合においても、ボディ領域に蓄積したホットキャリアを逃がすことが可能となり、電界効果型トランジスタを完全空乏モードで動作させることを可能としつつ、ドレイン耐圧の劣化を抑制することができる。
これにより、オフセットドレイン層上にエレベーテッド半導体層を選択的に形成することが可能となり、ソースの半導体層の薄膜化を可能としつつ、マルチリサーフ構造を持つオフセットドレインの半導体層を厚膜化することができる。
これにより、半導体層上に積層されるエレベーテッド半導体層の格子整合をとることを可能としつつ、電子の移動度を向上させることができる。このため、エレベーテッド半導体層を半導体層上に安定して形成することを可能としつつ、オフセットドレインの抵抗を低減することができる。
図1は、本発明の一実施形態に係る半導体装置の概略構成を示す平面図、図2(a)は、図1のA1−A2線で切断した断面図、図2(b)は、図1のB1−B2線で切断した断面図、図2(c)は、図1のC1−C2線で切断した断面図である。
また、p型ソースボディ接続層5bおよびp+型ソースボディ接続層8bをソース側に設けることにより、ソースタイ構造を形成することが可能となる。このため、ボディ領域に蓄積したホットキャリアを逃がすことが可能となり、電界効果型トランジスタを完全空乏モードで動作させることを可能としつつ、ドレイン耐圧の劣化を抑制することができる。
図3は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
Claims (2)
- 絶縁体上に第1導電型の半導体層を形成する工程と、
前記半導体層上の一部にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体層であって、前記ゲート電極の一端側に、前記第1導電型のソースボディ接続層と第2導電型のオフセットソース層とを平面視で電流の進行方向に沿ってストライプ状に配置されるように形成し、前記一端側と対向する他端側に、前記第1導電型の第1オフセットドレイン層と前記第2導電型の第2オフセットドレイン層とを平面視で電流の進行方向に沿ってストライプ状に配置されるように形成する工程と、
前記第1オフセットドレイン層と前記第2オフセットドレイン層とを形成した後に、前記ゲート絶縁膜と前記ゲート電極との側壁にサイドウォールを形成する工程と、
前記サイドウォールを形成した後に、前記第1オフセットドレイン層上に前記第1導電型の半導体層で形成された第1エレベーテッドオフセットドレイン層を形成し、前記第2オフセットドレイン層上に前記第2導電型の半導体層で形成された第2エレベーテッドオフセットドレイン層を形成する工程と、
前記ゲート電極から所定間隔だけ隔てて、前記第1エレベーテッドオフセットドレイン層と前記第2エレベーテッドオフセットドレイン層とに前記第2導電型のドレイン層を形成する工程と、
前記第1エレベーテッドオフセットドレイン層と前記第2エレベーテッドオフセットドレイン層とを形成した後に、前記ソースボディ接続層に前記ソースボディ接続層よりも前記第1導電型の不純物濃度が高い高濃度ソースボディ接続層を形成し、前記オフセットソース層に前記オフセットソース層よりも前記第2導電型の不純物濃度が高いソース層を形成する工程と、
前記高濃度ソースボディ接続層と前記ソース層とに跨るようにコンタクトを形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第1オフセットドレイン層と前記第2オフセットドレイン層とを形成する工程は、
前記第1オフセットドレイン層において、前記ゲート電極側から前記ドレイン層が形成される領域側に向かって、前記第1導電型の不純物の濃度が徐々に薄くなるように前記第1導電型の不純物を注入する工程と、
前記第2オフセットドレイン層において、前記ドレイン層が形成される領域側から前記ゲート電極側に向かって、前記第2導電型の不純物の濃度が徐々に薄くなるように前記第2導電型の不純物を注入する工程とをさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004084646A JP4821090B2 (ja) | 2004-03-23 | 2004-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004084646A JP4821090B2 (ja) | 2004-03-23 | 2004-03-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005276912A JP2005276912A (ja) | 2005-10-06 |
JP4821090B2 true JP4821090B2 (ja) | 2011-11-24 |
Family
ID=35176278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004084646A Expired - Fee Related JP4821090B2 (ja) | 2004-03-23 | 2004-03-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821090B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5917060B2 (ja) * | 2011-09-21 | 2016-05-11 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02214165A (ja) * | 1989-02-14 | 1990-08-27 | Toshiba Corp | 半導体装置 |
JP3382163B2 (ja) * | 1998-10-07 | 2003-03-04 | 株式会社東芝 | 電力用半導体装置 |
JP2002076337A (ja) * | 2000-09-01 | 2002-03-15 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
GB0107408D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
JP2002319681A (ja) * | 2001-04-24 | 2002-10-31 | Matsushita Electric Works Ltd | 半導体装置 |
-
2004
- 2004-03-23 JP JP2004084646A patent/JP4821090B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005276912A (ja) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5063352B2 (ja) | 高移動性バルク・シリコンpfet | |
KR101835655B1 (ko) | 핀 전계 효과 트랜지스터 및 이의 제조 방법 | |
US10163677B2 (en) | Electrically insulated fin structure(s) with alternative channel materials and fabrication methods | |
JP4493343B2 (ja) | 歪みフィンfet構造および方法 | |
US20130020640A1 (en) | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same | |
US10014406B2 (en) | Semiconductor device and method of forming the same | |
US9634103B2 (en) | CMOS in situ doped flow with independently tunable spacer thickness | |
KR100618827B1 (ko) | FinFET을 포함하는 반도체 소자 및 그 제조방법 | |
JP4268647B2 (ja) | 半導体素子およびその製造方法 | |
US7687348B2 (en) | Semiconductor device and method of producing the same | |
JP4713415B2 (ja) | 半導体素子 | |
JP4851718B2 (ja) | 半導体装置 | |
KR101682420B1 (ko) | 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법 | |
JP4821090B2 (ja) | 半導体装置の製造方法 | |
KR20070095062A (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
JP2007281006A (ja) | 半導体装置及びその製造方法 | |
US20100171118A1 (en) | Junction Field-Effect Transistor Having Insulator-Isolated Source/Drain Regions and Fabrication Method Therefor | |
JP4626500B2 (ja) | 半導体装置の製造方法 | |
JP2006202950A (ja) | Mos型電界効果トランジスタ及びその製造方法 | |
US7372106B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN109767985B (zh) | 一种绝缘体上硅射频开关器件及其制造方法 | |
KR20050087541A (ko) | 핀형 전계 효과 트랜지스터 및 이의 제조 방법 | |
JP2005276911A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005268696A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6757678B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |