JP6757678B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6757678B2 JP6757678B2 JP2017026830A JP2017026830A JP6757678B2 JP 6757678 B2 JP6757678 B2 JP 6757678B2 JP 2017026830 A JP2017026830 A JP 2017026830A JP 2017026830 A JP2017026830 A JP 2017026830A JP 6757678 B2 JP6757678 B2 JP 6757678B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- layer
- forming
- sidewall
- diffusion prevention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
このような構成のMOSFET100において、ゲート電極105に印加された電圧によりシリコン基板101のゲート絶縁膜104の近傍に反転層が生成されることで、ソース電極102とドレイン電極103とをつなぐチャネルが生成されて電流が流れる。反転層を生成させるために必要なゲート電極電圧すなわち閾値電圧Vthを制御するために、シリコン基板101にはp型或いはn型の不純物がドープされる。この不純物は、一般的には図5に実線L1で示すようなシリコン基板101の深さ方向に均一となるように深さ均一ドーピングで注入される。なお、図5において、横軸は基板深さ、縦軸は不純物濃度を表す。
図6は、非特許文献1で提案されたLow−Highドーピング型のMOSFETの模式図を示したものであり、図6(a)は、Low−Highドーピング型のMOSFET200の一例を示す上面図、図6(b)は図6(a)のX−X′断面図、図6(c)は図6(a)のY−Y′断面図である。なお、図6(a)において、201はアクティブ領域、202はゲート電極である。
非特許文献1では、図6に示すLow−Highドーピング型のMOSFET200として、ゲート寸法が25nmと微細なプレーナタイプのMOSFETを取り上げているが、先に述べたような移動度、1/fノイズ、Vthミスマッチ等はゲート寸法180nm程度のアナログ回路用途のMOSFETにおいても重要なパラメータであり、ゲート寸法180nm程度のアナログ回路用途のMOSFETにおいてもLow−Highドーピング型のMOSFETが望まれている。
まず、図7(a)に示すようにシリコン基板101に素子分離体203を形成した後、図7(b)に示すように、高濃度イオン注入を行い、素子分離体203で分離された素子形成領域にMOSFET200の閾値電圧Vthを調整するための高濃度不純物領域301を形成する(図7(c))。
その後、例えば不純物拡散防止層204としてのSi−C(シリコンカーバイド)層を、シリコン基板101の素子分離体203で分離された素子形成領域上、つまり、高濃度不純物領域301上のみに選択的にエピタキシャル成長させる。さらに不純物拡散防止層204上のみに図7(d)に示すように低不純物濃度チャネル部となるエピシリコン層205を選択的にエピタキシャル成長させる。その後、図7(e)に示すように、エピシリコン層205を覆うようにゲート絶縁膜104を形成し、図7(f)に示すように、ゲート絶縁膜104の上にゲート電極105を形成する。
このような方法を用いて作製したデバイスでは、CMOSプロセス中で与える熱による不純物拡散が不純物拡散防止層204により阻害されることによって、Low−Highドーピング型の不純物分布を得ることが出来る。
そこで、本発明は、このような事情に鑑みてなされたものであって、素子分離体端部付近でも十分なLow−Highドーピング型の不純物分布を得ることの可能な半導体装置及びその製造方法を提供することを目的としている。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
図1に示すように、MOSFET1は、半導体基板としてのシリコン基板11と、素子分離領域a1に形成された素子分離体14と、シリコン基板11の素子分離体14により分離された素子形成領域a2に素子分離体14と接して形成され第一導電型の不純物が拡散された第一不純物拡散層としての高不純物濃度層15と、高不純物濃度層15上の高不純物濃度層15の端部よりも内側にエピタキシャル成長により形成された不純物拡散防止層16と、不純物拡散防止層16の上のみにエピタキシャル成長により形成された第一導電型の不純物が拡散され、高不純物濃度層15よりも濃度の低い低不純物濃度のシリコン層により形成された第二不純物拡散層としてのエピシリコン層17と、不純物拡散防止層16及びエピシリコン層17と素子分離体14との間の高不純物濃度層15上に、不純物拡散防止層16及びエピシリコン層17と素子分離体14とに接して形成された絶縁体サイドウォール7と、エピシリコン層17のみの上に形成されたゲート絶縁膜18と、ゲート絶縁膜18及び素子分離体14を含む領域に形成されたゲート電極19と、を備える。
図2及び図3は、MOSFET1の製造工程の一例を示す断面図である。
まず、図2(a)に示すように、シリコン基板11の素子形成領域a2に、素子分離体形成用のマスク層12を例えば窒化シリコン等で形成する。このとき、素子形成領域a2の端部よりも内側となるようにマスク層12を形成する。次いで、図2(b)に示すように、マスク層12を覆うように、シリコン基板11上にサイドウォール形成用の絶縁膜13を形成する。この絶縁膜13としては、後の素子分離領域をエッチングする工程においてシリコン基板11との選択比が十分に取れること、及び素子分離体形成後のマスク層除去工程においてマスク層12との選択比が十分に取れることを満たすような膜、例えば酸化シリコンを用いる。
次に、図2(d)に示すように、マスク層12及び絶縁体サイドウォール13aをマスクにしてシリコン基板11をエッチングしトレンチ11aを形成する。次に、図2(e)に示すように、トレンチ11aに酸化シリコン等の絶縁体を埋め込んだ後、CMP(化学機械研磨:chemical mechanical polishing)による平坦化を行い、素子分離体14を形成する。
さらに図2(f)に示すように素子分離体形成用のマスク層12を除去する。
そして、エクステンション領域へのイオン注入、ソース電極及びドレイン電極となるソース領域およびドレイン領域へのイオン注入を経て、Low−Highドーピング型のMOSFET1が完成する。
なお、不純物拡散防止層16、エピシリコン層17をエピタキシャル成長させるとき、或いは、イオン注入等を行う際には、目的とする領域を除く領域にマスク層などを形成する。
なお、上記実施形態では、エピシリコン層17及び不純物拡散防止層16を共に、絶縁体サイドウォール13aに密接するようにエピタキシャル成長させる場合について説明したが、少なくとも不純物拡散防止層16が絶縁体サイドウォール13a及びシリコン基板11に密接するように形成した場合でも、不純物拡散の抑制を図ることができる。
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
11 シリコン基板
12 マスク層
13 絶縁膜
13a 絶縁体サイドウォール
14 素子分離体
15 高不純物濃度層
16 不純物拡散防止層
17 エピシリコン層
18 ゲート絶縁膜
19 ゲート電極
Claims (6)
- 半導体基板の素子分離領域に形成された素子分離体と、
前記半導体基板の素子形成領域に前記素子分離体と接して設けられ不純物が拡散された第一不純物拡散層と、
当該第一不純物拡散層の表面に積層された不純物拡散防止層と、
前記不純物拡散防止層の表面に上面視で前記不純物拡散防止層内に含まれるように積層され、前記第一不純物拡散層と同じ導電型の不純物が、より低い濃度で拡散された第二不純物拡散層と、
前記第一不純物拡散層の表面に形成され前記素子分離体と前記不純物拡散防止層との間にこれらに接して設けられた絶縁性のサイドウォールと、
前記第二不純物拡散層の表面に積層されたゲート絶縁膜と、
前記素子分離体、前記サイドウォール及び前記ゲート絶縁膜を覆うように設けられたゲート電極と、
を備える半導体装置。 - 前記不純物拡散防止層は、均一な厚さを有する請求項1に記載の半導体装置。
- 前記第二不純物拡散層は、均一な厚さを有する請求項1又は請求項2に記載の半導体装置。
- 半導体基板の素子形成領域の内側にマスク層を形成するマスク層形成工程と、
前記マスク層の側面に当該側面から前記素子形成領域の端部までを覆うサイドウォールを形成するサイドウォール形成工程と、
前記半導体基板の素子分離領域にトレンチを形成するトレンチ形成工程と、
前記トレンチの内面及び前記サイドウォールの側面と接する素子分離体を形成する素子分離体形成工程と、
前記素子分離体を形成した後に前記サイドウォールは残るように前記マスク層を除去し、当該マスク層を除去することで露出した前記素子形成領域に、第一導電型の不純物をイオン注入して第一不純物拡散層を形成する第一不純物拡散層形成工程と、
前記第一不純物拡散層の表面に、側面が前記サイドウォールと接する不純物拡散防止層をエピタキシャル成長により形成する不純物拡散防止層形成工程と、
前記不純物拡散防止層の表面に、前記第一不純物拡散層よりも低い濃度で前記第一導電型の不純物が拡散された第二不純物拡散層をエピタキシャル成長により形成する低不純物濃度層形成工程と、
前記第二不純物拡散層の表面にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記素子分離体、前記サイドウォール及び前記ゲート絶縁膜の表面を覆うようにゲート電極を形成するゲート電極形成工程と、
を備える半導体装置の製造方法。 - 前記サイドウォール形成工程において、前記サイドウォールを、前記半導体基板の材料及び前記マスク層の材料に対する選択比が高い材料を用いて形成する請求項4に記載の半導体装置の製造方法。
- 前記素子分離体形成工程において、前記サイドウォールの側面に接するように前記トレンチ内に絶縁体を埋め込む請求項4又は請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026830A JP6757678B2 (ja) | 2017-02-16 | 2017-02-16 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026830A JP6757678B2 (ja) | 2017-02-16 | 2017-02-16 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133475A JP2018133475A (ja) | 2018-08-23 |
JP6757678B2 true JP6757678B2 (ja) | 2020-09-23 |
Family
ID=63248637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017026830A Active JP6757678B2 (ja) | 2017-02-16 | 2017-02-16 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6757678B2 (ja) |
-
2017
- 2017-02-16 JP JP2017026830A patent/JP6757678B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018133475A (ja) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8658503B2 (en) | Semiconductor device and method of fabricating the same | |
US9070742B2 (en) | FinFet integrated circuits with uniform fin height and methods for fabricating the same | |
US10797164B2 (en) | FinFETs having epitaxial capping layer on fin and methods for forming the same | |
US7585711B2 (en) | Semiconductor-on-insulator (SOI) strained active area transistor | |
WO2014196164A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9711417B2 (en) | Fin field effect transistor including a strained epitaxial semiconductor shell | |
US9660020B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same | |
JP6175411B2 (ja) | 半導体装置 | |
US20190058062A1 (en) | High dose implantation for ultrathin semiconductor-on-insulator substrates | |
WO2013096062A1 (en) | Method and system for a gallium nitride vertical jfet with self-aligned source and gate | |
WO2017145595A1 (ja) | 化合物半導体装置およびその製造方法 | |
US10014406B2 (en) | Semiconductor device and method of forming the same | |
JP5767869B2 (ja) | 半導体装置の製造方法 | |
JP2015056619A (ja) | 半導体装置 | |
WO2017145548A1 (ja) | 化合物半導体装置およびその製造方法 | |
TWI701835B (zh) | 高電子遷移率電晶體 | |
US20160079415A1 (en) | Semiconductor device and manufacturing method thereof | |
CN107104143B (zh) | 半导体装置及其制造方法 | |
US10868116B2 (en) | Circuit structure and method for reducing electronic noises | |
TWI453834B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
JP6757678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5784652B2 (ja) | 半導体装置 | |
JP6988261B2 (ja) | 窒化物半導体装置 | |
JP7115145B2 (ja) | 半導体装置の製造方法 | |
JP7120886B2 (ja) | スイッチング素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |