CN105633060A - 集成电路装置及其静电防护装置 - Google Patents

集成电路装置及其静电防护装置 Download PDF

Info

Publication number
CN105633060A
CN105633060A CN201410621217.4A CN201410621217A CN105633060A CN 105633060 A CN105633060 A CN 105633060A CN 201410621217 A CN201410621217 A CN 201410621217A CN 105633060 A CN105633060 A CN 105633060A
Authority
CN
China
Prior art keywords
type
type electrode
electrode district
electrode
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410621217.4A
Other languages
English (en)
Other versions
CN105633060B (zh
Inventor
林硕彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Analog Technology Inc
Original Assignee
Advanced Analog Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analog Technology Inc filed Critical Advanced Analog Technology Inc
Publication of CN105633060A publication Critical patent/CN105633060A/zh
Application granted granted Critical
Publication of CN105633060B publication Critical patent/CN105633060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种集成电路装置，其包含有一集成电路与一静电防护装置，该集成电路包含有一基板、一核心与一电力网，该电力网包含有电源电极、内接地电极与外封环，该核心形成在该基板并位于该内接地电极内侧，该电源电极位于该两接地电极之间，该静电防护装置包含有多个开关触发单元、开关单元与形成在该基板的放电单元，该些放电单元、静电防护装置与开关单元分别电性连接在该电源电极与接地电极之间，该开关单元在开关触发单元检知静电时导通放电单元，使电源电极上的静电导引到接地的接地电极，避免静电破坏核心。

Description

集成电路装置及其静电防护装置
技术领域
本发明涉及一种集成电路的静电防护装置，由静电防护装置提供静电防护功能给集成电路装置。
背景技术
请参考图17所示，现有集成电路(integratedcircuit,IC)包含有一电力网81与一核心82，该电力网81包含有多个第一电极811与一接地电极812，该接地电极812呈环状并包含有多个设置区813，该些第一电极811分别设于该些设置区813内。该核心82位于该接地电极812内侧，并电性连接第一电极811与接地电极812。该些第一电极811与接地电极812供连接一电源以接收一工作电压，使该核心82接收该工作电压而作动。
随着半导体工艺的进步，集成电路的尺寸已越来越小化，因此静电防护更显重要。为了保护集成电路免于静电的威胁，现有集成电路需要额外设置一静电防护电路，以在该第一电极811生静电时，静电防护电路将静电快速导引至接地电极812而不会到达该核心82，避免核心82受到静电破坏。然而，现有静电防护电路占据集成电路一定的空间，使得集成电路的尺寸无法进一步缩小化。
发明内容
因此本发明的主要目的是提供一种集成电路的静电防护装置，该静电防护装置不会增加集成电路整体面积，有助于集成电路尺寸的缩小化。
本发明集成电路的静电防护装置中，该集成电路包含有一基板、一核心与一电力网，该电力网包含有至少一电源电极、一内接地电极与一外封环，该核心形成在该基板上并位于该内接地电极内侧，该电源电极位于该内接地电极与外封环之间，该静电防护装置包含有：
多个放电单元，形成在该基板且对应于该电力网所涵盖的区域，并分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间；
多个开关触发单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，用以检知是否发生静电；
多个开关单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，该些开关单元电性连接该些开关触发单元与放电单元，以在任一开关触发单元检知静电时导通放电单元。
本发明之另一目的是提供一种集成电路装置，包含有：
一集成电路，包含：
一基板；
一电力网，包含有至少一电源电极、一内接地电极与一外封环，该电源电极位于该内接地电极与外封环之间；
一核心，形成在该基板上并位于该内接地电极内侧；以及
一静电防护装置，包含有：
多个放电单元，形成在该基板上且对应于该电力网所涵盖的区域，并分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间；
多个开关触发单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，用以检知是否发生静电；
多个开关单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，该些开关单元电性连接该些开关触发单元与放电单元，以在任一开关触发单元检知静电时导通放电单元。
根据本发明的结构，当该电力网任一处发生静电，位在对应位置的开关触发单元检知静电并驱动该开关单元，使该开关单元导通放电单元。如此一来，静电能量从电源电极通过放电单元而导引到接地，确保集成电路的核心免于静电的破坏。由于该静电防护装置设在对应于电力网的位置，该电力网的边界相当于集成电路(即外封环)的边界，故本发明可有效利用集成电路的空间，相较于现有技术，本发明不需扩大集成电路的整体面积以设置静电防护电路，故本发明可使集成电路的尺寸最小化。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1：本发明集成电路装置的示意图；
图2：本发明第一较佳实施例的电力网与静电防护装置的连接示意图；
图3：对应于图2之局部剖面示意图；
图4：本发明静电防护装置的等效电路示意图；
图5：本发明第一较佳实施例中放电单元、开关触发单元与开关单元的分布示意图；
图6：本发明第二较佳实施例的电力网与静电防护装置的连接示意图；
图7：对应于图6之局部剖面示意图；
图8：本发明第二较佳实施例中电源电极与接地电极的平面示意图(一)；
图9：本发明第二较佳实施例中电源电极与接地电极的平面示意图(二)；
图10：本发明第二较佳实施例的局部剖面示意图(一)；
图11：本发明第二较佳实施例的局部剖面示意图(二)；
图12：本发明第二较佳实施例中放电单元、开关触发单元与开关单元的分布示意图；
图13：本发明第三较佳实施例的电力网与静电防护装置的连接示意图；
图14：本发明第三较佳实施例中该开关触发单元的平面示意图；
图15：本发明第三较佳实施例的局部剖面示意图(一)；
图16：本发明第三较佳实施例的局部剖面示意图(二)；
图17：现有集成电路的电力网与核心布局示意图。
其中，附图标记
1集成电路装置2集成电路
3静电防护装置10核心
20电力网21电源电极
210延伸部221内接地电极
222外封环223延伸部
224延伸部23内辅助导电层
24外辅助导电层30基板
300P型阱区301第一P型电极区
302第一N型电极区303第二P型电极区
304第二N型电极区305导孔
306共同N型电极区307导孔
308绝缘层309N型阱区
310金属硅化物层
311第一N型阱区312第一P型电极区
313第二P型电极区314第三P型电极区
315第四P型电极区316共同N型电极区
321P型电极区322第一N型电极区
323第二N型电极区324绝缘层
325第二N型阱区331P型电极区
332第一N型电极区333第二N型电极区
334绝缘层335第三N型阱区
34电阻层35电容层
361直导孔362直导孔
40开关触发单元50开关单元
51电子开关60放电单元
70驱动电路单元81电力网
811第一电极812接地电极
813设置区82核心
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参考图1至图3所示，本发明集成电路装置1包含有一集成电路2与一静电防护装置3，该集成电路2为一封装后的元件并包含有一基板30、一核心10与一电力网20，该电力网20包含有至少一电源电极21、一内接地电极221与一外封环(seal-ring)222，该外封环222可为一封闭的环体且具有导电性，该内接地电极221位于该外封环222内侧且亦可为一环体，且该内接地电极221与该外封环222电性连接。该电源电极21位于该外封环222与内接地电极221之间而与该外封环222与内接地电极221形成分离设置，该核心10形成在该基板30上并位于该内接地电极221内侧。该电源电极21与内接地电极221分别供电性连接到电源(VDD)与接地(GND)，该核心10电性连接该电源电极21与内接地电极221以接收一工作电源而作动。
请配合参考图4所示，该静电防护装置3包含有多个放电单元60、多个开关触发单元40与多个开关单元50，图2为呈现第一实施例中该电力网20与静电防护装置3的电性连接关示意图。该些放电单元60、开关触发单元40与开关单元50分别电性连接在该电源电极21与内接地电极221之间，以及连接在该电源电极21与外封环222之间，该些开关触发单元40连接开关单元50用以控制开关单元50的导通与否，该些开关单元50连接该些放电单元60用以控制放电单元60的导通与否。在第一佳实施例中，该多个放电单元60与该核心10都形成在该基板30上。
如图3所示的第一较佳实施例，该基板30可为P型基板并包含有一P型阱区300，该P型阱区300的位置对应于该电力网20所涵盖的区域。该P型阱区300中设有一第一P型电极区301、一第一N型电极区302、一第二P型电极区303与一第二N型电极区304，该些电极区301、302、303、304分别通过导孔305而电性连接该电力网20的内接地电极221或外封环222，该P型阱区300中还设有一共同N型电极区306，该共同N型电极区306通过导孔307而电性连接该电力网20的电源电极21。该第一P型电极区301与第一N型电极区302相邻设置，该第二P型电极区303与第二N型电极区304相邻设置，该共同N型电极区306位于该第一N型电极区302与第二N型电极区304之间，并分别由一绝缘层308隔开，该绝缘层308为场氧化物(fieldoxide,FOX)层。该共同N型电极区306与该第一P型电极区301、第一N型电极区302构成一连接在该电源电极21与外封环222之间的放电单元60，该共同N形电极区306并与该第二P型电极区303、第二N型电极区304构成连接在该电源电极21与内接地电极221之间的另一放电单元60。由此可见，所述放电单元可为NPN型双极性接面晶体管(BJT)。
此外，该P型阱区300可形成有一N型阱区309，该N型阱区309的顶部连接该共同N型电极区306并位在导孔307下方，而该N型阱区309的底部往该基板30的底部延伸并位于该P型阱区300内，该共同N型电极区306的掺杂浓度大于该N型阱区309的掺杂浓度。该基板30表面对应于各电极区301、302、303、304、306上方分别形成金属硅化物层(salicide)310，使金属硅化物层310连接在各导孔305、307与各电极区301、302、303、304、306之间以作为导电的媒介，并能降低阻抗。前述仅是较佳实施例的说明，所述放电单元60不限为NPN型双极性接面晶体管(BJT)，可为PNP型双极性接面晶体管(BJT)或其他种类的晶体管。此外，该电力网20可为集成电路中的其中一层导电层(M1)，如图2所示，集成电路另设有其他依核心的电力需求而设置的导电层M2、M3，可提供不同大小的电压源。
请参考图4所示本发明静电防护装置的等效电路图，该开关触发单元40包含有一第一电阻R1与一电容C，该第一电阻R1与电容C形成串联并电性连接在电源电极21与内接地电极221之间，该开关单元50包含有一电子开关51与一第二电阻R2，该电子开关51包含有一第一端、一第二端与一控制触发端，该电子开关51以一P型金氧半(PMOS)场效晶体管为例说明，但不以此为限，该控制触发端为栅极G并电性连接该第一电阻R1与电容C的串接节点，该第一端为电性连接该电源电极21源极S，该第二端为漏极D，通过该第二电阻R2而接地。该电子开关51的漏极D与该第二电阻R2串联，且该漏极D与第二电阻R2的串接节点电性连接该放电单元60的一控制触发端，该控制触发端即为场效应晶体管或双极性接面晶体管(BJT)的基极。请配合参考图2，该N型阱区309可等效于一串联于该放电单元60的寄生电阻R3。
当该电力网20稳定供电时，该开关触发单元40的电容C为开路状态，该电子开关51的栅极G为高电位而处于截止状态，故该放电单元60未被导通而处于截止状态，使该电源电极21与该内接地电极221或外封环222没有形成短路。当该电力网20的电源电极21因静电而引起的突波电压时，由于突波电压是一交流信号，在交流信号下该电容C视为短路，使该电子开关51的栅极G处于低点位而被导通，当该电子开关51导通后，导通电流在该第二电阻R2产生一端电压，该端电压导通该放电单元60。当放电单元60导通时，于发生静电的局部区域中，该寄生电阻R3对静电产生限流与能量缓冲，故静电经过寄生电阻R3的缓冲后才通过放电单元60接地，故能避免放电单元60直接被静电破坏，因此静电可被引导到该内接地电极221或外封环222以接地，而不会达到集成电路的核心，藉此保护核心10不被静电所破坏。
于第一较佳实施例中，仅有放电单元60设于集成电路2的基板30上，该集成电路2的表面会设有接地接点、电源接点与控制接点，该接地接点电性连接内接地电极221，电源接点电性连接电源电极21，控制接点电性连接放电单元60的控制触发端，如图5所示，该些开关触发单元以及开关单元形成一驱动电路单元70，该驱动电路单元70设于该集成电路2外侧并电性连接该接地接点、电源接点与控制接点。该电力网20为矩形而包含有四个侧边，每侧的电源电极21、内接地电极221与外封环222都分布设有放电单元60与驱动电路单元70。如此一来，不论静电发生在何处，该驱动电路单元70都可根据静电而立即反应以导通放电单元60，将静电的能量导引到接地，为核心10提供全面的静电保护。
请参考图6所示的第二较佳实施例，该些开关单元50以及放电单元60形成在该基板30上，且对应于该电力网20所涵盖的区域，该集成电路2的表面会设有接地接点、电源接点与控制接点，而开关触发单元40设于集成电路2外侧并电性连接该集成电路元件的接地接点、电源接点与控制接点。请参考图7所示，该P型阱区300中设有一第一N型阱区311，该第一N型阱区311中设有一第一P型电极区312、一第二P型电极区313、一第三P型电极区314、一第四P型电极区315与一共同N型电极区316，该第一、第二P型电极区312、313与共同N型电极区316形成一连接在电源电极21与外封环222之间的电子开关51，并以电子开关51的控制触发端电性连接位在集成电路2表面的该控制接点，该第三、第四P型电极区314、315与共同N型电极区316形成连接在电源电极21与内接地电极221之间的另一电子开关51。
连接在电源电极21与外封环222之间的放电单元60包含有设在该P型阱区300的一P型电极区321、一第一N型电极区322与一第二N型电极区323以形成一NPN型双极性接面晶体管。该P型电极区321、第一N型电极区322与第二N型电极区323彼此间分别由一绝缘层324隔开，该P型电极区321与第二P型电极区312构成寄生的该第二电阻R2。该P型阱区300可形成有一第二N型阱区325，该第二N型阱区325的顶部连接该第一N型电极区322并位在导孔361下方，而该第二N型阱区325的底部往该基板30的底部延伸并位于该P型阱区300内，该第一N型电极区322的掺杂浓度大于该第二N型阱区325的掺杂浓度，如前所揭示，该第二N型阱区325作为寄生电阻R3以提供静电缓冲功能。
对应地，连接在电源电极21与内接地电极221之间的放电单元60包含有设在该P型阱区300中的一P型电极区331、一第一N型电极区332与一第二N型电极区333以形成一NPN型双极性接面晶体管。该P型电极区331、第一N型电极区332与第二N型电极区333彼此间分别由一绝缘层334隔开，该P型电极区331与第四P型电极区315亦构成寄生的该第二电阻R2。该P型阱区300可形成有一第三N型阱区335，该第三N型阱区335的顶部连接该第一N型电极区332并位在导孔下方，而该第三N型阱区335的底部往该基板30的底部延伸并位于该P型阱区300内，该第一N型电极区332的掺杂浓度大于该第三N型阱区335的掺杂浓度，如前所揭示，该第三N型阱区335作为寄生电阻R3以提供静电缓冲功能。
为了让形成在基板30上的放电单元60可通过直导孔而直接连接到电力网20的电源电极21、内接地电极221与外封环222，而不需形成绕道的复杂导孔布局，请参考图8与图9所示该电力网20的俯视示意图，该电力网20的内接地电极221的外侧形成间隔排列的多个延伸部223，该外封环222的内侧亦形成间隔排列的多个延伸部224，使内接地电极221与外封环222的延伸部223、224彼此相对设置，该电源电极21的侧边形状配合外封环222内侧与内接地电极221外侧的结构而形成有多个延伸部210。所以，该电源电极21两侧的延伸部210分别伸入内接地电极221与外封环222的两相邻延伸部223、224之间，相应地，该内接地电极221的延伸部223伸入电源电极21一侧的两相邻延伸部210之间，该外封环222的延伸部224亦伸入电源电极21另一侧的两相邻延伸部210之间。
请参考图4与图10所示，仅以连接在电源电极21与外封环222之间的放电单元60为例说明，其第一N型电极区322位置对应于电源电极21延伸部210的位置下方，因此该第一N型电极区322经由直导孔361而直接连接到电源电极21的延伸部210。请参考图11所示，该第二N型电极区323的位置对应于外封环222的延伸部224位置，故该第二N型电极区323可经由另一个直导孔362直接连接到外封环222的延伸部224。连接在电源电极21与内接地电极221之间的放电单元60可依此类推。所以，藉由该电源电极21、内接地电极221与外封环222的延伸部210、223、224结构，供每个放电单元60可分别通过直导孔361、362而直接连接到电源电极21、内接地电极221或外封环222。请参考图12所示，于第二较佳实施例中，各放电单元60与开关单元50设于基板上，为核心10提供全面的静电保护。
请参考图13所示的第三较佳实施例，该些开关触发单元40、开关单元50与放电单元60形成在该基板30上，并对应于电力网20涵盖的区域。请配合参考图4与图14、图15所示，各开关触发单元40的第一电阻R1由一电阻层34构成，该电阻层34形成于该第一P型电极区312旁的绝缘层324表面并为反复弯折的结构，在该电阻层34分布的区域中，该电力网20包含有一内辅助导电层23与一外辅助导电层24，该内辅助导电层23位于该电源电极21与内接地电极221之间，该外辅助导电层24位于该电源电极21与外封环222之间。以外辅助导电层24为例，该电源电极21经由导孔而连接该电阻层34的一端，该外辅助导电层24经由导孔连接该电阻层34的另一端。请参考图4与图14、图16所示，各开关单元40的电容C由一电容层35构成，该电容层35形成于放电单元60的第二N型电极区323上，该外辅助导电层24经由导孔连接该电容层35，该外封环222经由导孔与设于该第二N型电极区323上的金属硅化物层310电性连接该电容层35。如此一来，该些开关触发单元40、开关单元50与放电单元60形成在该基板30上，该些开关触发单元40的第一电阻R1与电容C通过该内辅助导电层23或外辅助导电层24形成串联，故封装后的集成电路元件本身就具有静电防护功能，不需外接电子元件。
综上所述，本发明将静电防护装置3设在对应于电力网20的位置，故可有效利用集成电路2的空间，不需另外扩大集成电路2的整体面积，符合元件最小化的需求。再者，如图5与图12所示，本发明的放电单元60分布在集成电路2的核心10四周围，如此一来，即使电力网20任一处产生静电，本发明能迅速反应以导通对应于静电发生位置的放电单元60，藉此把静电能量导引到接地，确保集成电路2的核心10免于静电的破坏。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (23)

1.一种集成电路的静电防护装置，该集成电路包含有一基板、一核心与一电力网，该电力网包含有至少一电源电极、一内接地电极与一外封环，该核心形成在该基板上并位于该内接地电极内侧，该电源电极位于该内接地电极与外封环之间，其特征在于，该静电防护装置包含有：
多个放电单元，形成在该基板且对应于该电力网所涵盖的区域，并分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间；
多个开关触发单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，用以检知是否发生静电；
多个开关单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，该些开关单元电性连接该些开关触发单元与放电单元，以在任一开关触发单元检知静电时导通放电单元。
2.根据权利要求1所述的集成电路的静电防护装置，其特征在于，各开关触发单元包含有一第一电阻与一电容，该第一电阻与电容形成串联并电性连接在电源电极与内接地电极之间，或连接在电源电极与外封环之间；
该开关单元包含有一电子开关与一第二电阻，该电子开关包含有一第一端、一第二端与一控制触发端，该控制触发端电性连接该第一电阻与电容的串接节点，该第一端电性连接该电源电极，该第二端与该第二电阻串联而电性连接该内接地电极或外封环，且该电子开关与第二电阻的串接节点电性连接该放电单元的一控制触发端。
3.根据权利要求2所述的集成电路的静电防护装置，该基板具有一P型阱区，该P型阱区的位置对应于该电力网所涵盖的区域，该P型阱区设有一第一P型电极区、一第一N型电极区、一第二P型电极区、一第二N型电极区与一共同N型电极区，该第一P型电极区、第一N型电极区、第二P型电极区、第二N型电极区电性连接该电力网的接地电极，该共同N型电极区电性连接该电力网的电源电极；
该共同N型电极区与该第一P型电极区、第一N型电极区构成放电单元，并与该第二P型电极区、第二N型电极区构成另一放电单元。
4.根据权利要求3所述的集成电路的静电防护装置，该第一P型电极区与第一N型电极区相邻设置，该第二P型电极区与第二N型电极区相邻设置，该共同N型电极区位于该第一N型电极区与第二N型电极区之间。
5.根据权利要求4所述的集成电路的静电防护装置，该共同N型电极区、该第一N型电极区与第二N型电极区之间分别设有一绝缘层。
6.根据权利要求3至5中任一项所述的集成电路的静电防护装置，其特征在于，该P型阱区形成有一N型阱区，该N型阱区的顶部连接该共同N型电极区，该N型阱区的底部往该基板的底部延伸并位于该P型阱区内。
7.根据权利要求2所述的集成电路的静电防护装置，其特征在于，该多个开关单元形成在该基板，且对应于该电力网所涵盖的区域。
8.根据权利要求7所述的集成电路的静电防护装置，其特征在于，该基板具有一P型阱区，该P型阱区的位置对应于该电力网所涵盖的区域，该P型阱区中设有一第一N型阱区，该第一N型阱区中设有一第一P型电极区、一第二P型电极区、一第三P型电极区、一第四P型电极区与一共同N型电极区，该第一N型阱区中的该第一、第二P型电极区与共同N型电极区形成一连接在该电源电极与外封环之间的开关单元，该第一N型阱区中的该第三、第四P型电极区与共同N型电极区形成一连接在该电源电极与内接地电极之间的开关单元；
连接在该电源电极与外封环之间的放电单元由设在该P型阱区的一P型电极区、一第一N型电极区与一第二N型电极区构成；
连接在该电源电极与内接地电极之间的放电单元由设在该P型阱区中的一P型电极区、一第一N型电极区与一第二N型电极区构成。
9.根据权利要求8所述的集成电路的静电防护装置，其特征在于，所述放电单元的第一N型电极区分别连接一N型阱区。
10.根据权利要求9所述的集成电路的静电防护装置，其特征在于，各放电单元的P型电极区、第一N型电极区与第二N型电极区彼此间设有一绝缘层。
11.根据权利要求8至10中任意一项所述的集成电路的静电防护装置，该多个开关触发单元形成在该基板，且对应于该电力网所涵盖的区域；
各开关触发单元的该第一电阻由一电阻层构成，该电阻层形成于一绝缘层表面并为反复弯折的结构，各开关触发单元的该电容由一电容层构成，该电容层形成于所述放电单元的第二N型电极区上；
在该电阻层分布的区域中，该电力网包含有一内辅助导电层与一外辅助导电层，该内辅助导电层位于该电源电极与内接地电极之间，该外辅助导电层位于该电源电极与外封环之间；
该些开关触发单元的第一电阻与电容通过该内辅助导电层或外辅助导电层形成串联。
12.一种集成电路装置，其特征在于，包含有：
一集成电路，包含：
一基板；
一电力网，包含有至少一电源电极、一内接地电极与一外封环，该电源电极位于该内接地电极与外封环之间；
一核心，形成在该基板上并位于该内接地电极内侧；以及一静电防护装置，包含有：
多个放电单元，形成在该基板上且对应于该电力网所涵盖的区域，并分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间；
多个开关触发单元，分别电性连接在该电源电极与内接地电极之的间，以及连接在该电源电极与外封环之间，用以检知是否发生静电；
多个开关单元，分别电性连接在该电源电极与内接地电极之间，以及连接在该电源电极与外封环之间，该些开关单元电性连接该些开关触发单元与放电单元，以在任一开关触发单元检知静电时导通放电单元。
13.根据权利要求12所述的集成电路装置，其特征在于，各开关触发单元包含有一第一电阻与一电容，该第一电阻与电容形成串联并电性连接在电源电极与内接地电极之间，或连接在电源电极与外封环之间；
该开关单元包含有一电子开关与一第二电阻，该电子开关包含有一第一端、一第二端与一控制触发端，该控制触发端电性连接该第一电阻与电容的串接节点，该第一端电性连接该电源电极，该第二端与该第二电阻串联而电性连接该内接地电极或外封环，且该电子开关与第二电阻的串接节点电性连接该放电单元的一控制触发端。
14.根据权利要求13所述的集成电路装置，其特征在于，该基板具有一P型阱区，该P型阱区的位置对应于该电力网所涵盖的区域，该P型阱区设有一第一P型电极区、一第一N型电极区、一第二P型电极区、一第二N型电极区与一共同N型电极区，该第一P型电极区、第一N型电极区、第二P型电极区、第二N型电极区电性连接该电力网的接地电极，该共同N型电极区电性连接该电力网的电源电极；
该共同N型电极区与该第一P型电极区、第一N型电极区构成放电单元，并与该第二P型电极区、第二N型电极区构成另一放电单元。
15.根据权利要求14所述的集成电路装置，该第一P型电极区与第一N型电极区相邻设置，该第二P型电极区与第二N型电极区相邻设置，该共同N型电极区位于该第一N型电极区与第二N型电极区之间。
16.根据权利要求15所述的集成电路装置，其特征在于，该共同N型电极区、该第一N型电极区与第二N型电极区之间分别设有一绝缘层。
17.根据权利要求14至16中任意一项所述的集成电路装置，该P型阱区形成有一N型阱区，该N型阱区的顶部连接该共同N型电极区，该N型阱区的底部往该基板的底部延伸并位于该P型阱区内。
18.根据权利要求13所述的集成电路装置，其特征在于，该多个开关单元形成在该基板，且对应于该电力网所涵盖的区域。
19.根据权利要求18所述的集成电路装置，其特征在于，该基板具有一P型阱区，该P型阱区的位置对应于该电力网所涵盖的区域，该P型阱区中设有一第一N型阱区，该第一N型阱区中设有一第一P型电极区、一第二P型电极区、一第三P型电极区、一第四P型电极区与一共同N型电极区，该第一N型阱区中的该第一、第二P型电极区与共同N型电极区形成一连接在该电源电极与外封环之间的开关单元，该第一N型阱区中的该第三、第四P型电极区与共同N型电极区形成一连接在该电源电极与内接地电极之间的开关单元；
连接在该电源电极与外封环之间的放电单元由设在该P型阱区的一P型电极区、一第一N型电极区与一第二N型电极区构成；
连接在该电源电极与内接地电极之间的放电单元由设在该P型阱区中的一P型电极区、一第一N型电极区与一第二N型电极区构成。
20.根据权利要求19所述的集成电路装置，其特征在于，所述放电单元的第一N型电极区分别连接一N型阱区。
21.根据权利要求20所述的集成电路装置，其特征在于，各放电单元的P型电极区、第一N型电极区与第二N型电极区彼此间分别设有一绝缘层。
22.根据权利要求19至21中任意一项所述的集成电路装置，其特征在于，该电力网的内接地电极的外侧形成间隔排列的多个延伸部，该外封环的内侧形成间隔排列的多个延伸部，该内接地电极与外封环的延伸部彼此相对设置；
该电源电极两侧分别形成延伸部，并分别伸入内接地电极与外封环的两相邻延伸部之间；
所述连接在该电源电极与外封环之间的放电单元的第一N型电极区的位置对应于电源电极延伸部的位置，并经由一直导孔而直接连接到电源电极的延伸部，而其第二N型电极区的位置对应于外封环的延伸部位置，并经由另一个直导孔直接连接到该外封环的延伸部。
23.根据权利要求19至21中任意一项所述的集成电路装置，该多个开关触发单元形成在该基板，且对应于该电力网所涵盖的区域；
各开关触发单元的该第一电阻由一电阻层构成，该电阻层形成于一绝缘层表面并为反复弯折的结构，各开关触发单元的该电容由一电容层构成，该电容层形成于所述放电单元的第二N型电极区上；
在该电阻层分布的区域中，该电力网包含有一内辅助导电层与一外辅助导电层，该内辅助导电层位于该电源电极与内接地电极之间，该外辅助导电层位于该电源电极与外封环之间；
该些开关触发单元的第一电阻与电容通过该内辅助导电层或外辅助导电层形成串联。
CN201410621217.4A 2014-10-09 2014-11-05 集成电路装置及其静电防护装置 Active CN105633060B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103135145A TW201614800A (en) 2014-10-09 2014-10-09 Integrated circuit device and electrostatic protection device thereof
TW103135145 2014-10-09

Publications (2)

Publication Number Publication Date
CN105633060A true CN105633060A (zh) 2016-06-01
CN105633060B CN105633060B (zh) 2018-03-02

Family

ID=55655977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410621217.4A Active CN105633060B (zh) 2014-10-09 2014-11-05 集成电路装置及其静电防护装置

Country Status (3)

Country Link
US (1) US9337158B2 (zh)
CN (1) CN105633060B (zh)
TW (1) TW201614800A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337800A (zh) * 2018-02-13 2018-07-27 南京萨特科技发展有限公司 一种静电抑制器模组的制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016180771A1 (de) * 2015-05-11 2016-11-17 Robert Bosch Gmbh Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
US9793227B1 (en) * 2016-04-21 2017-10-17 Peregrine Semiconductor San Diego Switchable die seal connection
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
US11454669B2 (en) * 2018-11-13 2022-09-27 Stmicroelectronics International N.V. Circuit for detecting damage to a peripheral edge on an integrated circuit die
WO2024095610A1 (ja) * 2022-11-04 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 電子デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260809A (ja) * 1999-03-12 2000-09-22 Toshiba Corp 半導体装置のパッケージ
CN1658388A (zh) * 2004-02-18 2005-08-24 富士通株式会社 静电放电保护电路
US20070013290A1 (en) * 2005-07-15 2007-01-18 Silicon Integrated Systems Corp. Closed ring structure of electrostatic discharge circuitry
TW201119006A (en) * 2009-11-24 2011-06-01 Nuvoton Technology Corp Chip and electrostatic discharge protection device thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9268894B2 (en) * 2014-05-16 2016-02-23 Stmicroelectronics International N.V. Area optimized driver layout

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260809A (ja) * 1999-03-12 2000-09-22 Toshiba Corp 半導体装置のパッケージ
CN1658388A (zh) * 2004-02-18 2005-08-24 富士通株式会社 静电放电保护电路
US20070013290A1 (en) * 2005-07-15 2007-01-18 Silicon Integrated Systems Corp. Closed ring structure of electrostatic discharge circuitry
TW201119006A (en) * 2009-11-24 2011-06-01 Nuvoton Technology Corp Chip and electrostatic discharge protection device thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337800A (zh) * 2018-02-13 2018-07-27 南京萨特科技发展有限公司 一种静电抑制器模组的制备方法

Also Published As

Publication number Publication date
US9337158B2 (en) 2016-05-10
US20160104683A1 (en) 2016-04-14
CN105633060B (zh) 2018-03-02
TW201614800A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
CN105633060B (zh) 集成电路装置及其静电防护装置
CN100454534C (zh) 单段或多段触发式电压可调整的静电放电保护半导体构造
CN101741073B (zh) 静电放电保护装置
CN101290933B (zh) 静电放电保护装置
US10665709B2 (en) Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
CN105281730B (zh) 电子开关元件和集成传感器
CN105655325A (zh) 静电放电保护电路、结构及其制造方法
CN102844863B (zh) 用作静电放电保护措施的晶体管组件
CN107463038A (zh) 一种阵列基板及其短路修复方法和显示装置
CN104269440A (zh) 堆栈式n型晶体管以及静电保护电路
CN102522404A (zh) 低触发电压的双向scr esd保护电路
US9984275B2 (en) Fingerprint sensor having electrostatic discharge protection
CN102569392B (zh) Ldmos晶体管、布局方法和制作方法
US8896024B1 (en) Electrostatic discharge protection structure and electrostatic discharge protection circuit
US20150179629A1 (en) Semiconductor structure for electrostatic discharge protection
CN109768041B (zh) 一种基于scr的高维持电压esd器件
US9196610B1 (en) Semiconductor structure and electrostatic discharge protection circuit
CN102339824B (zh) 实现基于MiM的去耦电容器的缺陷避免的集成电路及其制造方法
CN103794599A (zh) 半导体装置
TW201526195A (zh) 用於靜電防護之半導體結構
CN109087906B (zh) 电连接装置
TWI728090B (zh) 半導體結構
CN105405843B (zh) 静电保护电路
CN104106136A (zh) 在功率半导体中用于电流传感器的半导体布置
CN110379856B (zh) Mos_d晶体管及其构成的esd保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant