CN109087906B - 电连接装置 - Google Patents
电连接装置 Download PDFInfo
- Publication number
- CN109087906B CN109087906B CN201710441934.2A CN201710441934A CN109087906B CN 109087906 B CN109087906 B CN 109087906B CN 201710441934 A CN201710441934 A CN 201710441934A CN 109087906 B CN109087906 B CN 109087906B
- Authority
- CN
- China
- Prior art keywords
- vertical
- unit
- electrical connection
- connection device
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 210000002287 horizontal cell Anatomy 0.000 claims abstract description 25
- 210000004027 cell Anatomy 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 description 5
- 230000002035 prolonged effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种电连接装置，其包含一金属内连线结构、一第一垂直单元以及一第二垂直单元。金属内连线结构包含多个水平单元。第一垂直单元物理性连接各水平单元的一上表面。第二垂直单元物理性连接各水平单元的一下表面，且第一垂直单元与第二垂直单元错位。本发明又提供一种电连接装置，其特征在于包含一第一垂直单元以及一第二垂直单元。第一垂直单元物理性连接一水平单元的一上表面。第二垂直单元物理性连接水平单元的一下表面，且第一垂直单元与第二垂直单元错位，施加电压时在第二垂直单元烧断之前第一垂直单元或水平单元先烧断。
Description
技术领域
本发明涉及一种电连接装置，尤其是涉及一种连接金属内连线结构的电连接装置。
背景技术
静电放电(Electrostatic Discharge,ESD)是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress,EOS)破坏的主要因素。这种破坏会导致半导体元件以及电脑系统等，形成一种永久性的毁坏，因而影响集成电路(IntegratedCircuits,ICs)的电路功能，而使得电子产品工作不正常。静电放电破坏的产生，多是由于人为因素所形成，但又很难避免。电子元件或系统在制造、生产、组装、测试、存放、搬运等的过程中，静电会累积在人体、仪器、储放设备等之中，甚至在电子元件本身也会累积静电，而人们在不知情的情况下，使这些物体相互接触，因而形成了一放电路径，使得电子元件或系统遭到静电放电的肆虐。
因此，除了加强对静电累积的控制之外，必须在电子产品中加入具有防患静电放电破坏的装置。
发明内容
本发明提出一种电连接装置，通过设置电连接装置的局部最大电压乘载量，以限制电连接装置的融断位置，因而能保护电路正常运作，达到延长整体电路装置寿命的效果。
本发明提供一种电连接装置，其特征在于包含一金属内连线结构、一第一垂直单元以及一第二垂直单元。金属内连线结构包含多个水平单元。第一垂直单元物理性连接各水平单元的一上表面。第二垂直单元物理性连接各水平单元的一下表面，且第一垂直单元与第二垂直单元错位。
本发明提供一种电连接装置，其特征在于包含一第一垂直单元以及一第二垂直单元。第一垂直单元物理性连接一水平单元的一上表面。第二垂直单元物理性连接水平单元的一下表面，且第一垂直单元与第二垂直单元错位，其中施加电压时，在第二垂直单元烧断之前第一垂直单元或水平单元先烧断。
基于上述，本发明提出一种电连接装置，其具有一第一垂直单元连接一水平单元的一上表面，且一第二垂直单元连接水平单元的一下表面。当施加电压大于特定电压时，水平单元或其上方的第一垂直单元较水平单元下方的第二垂直单元更易烧断，而能在第二垂直单元烧断前先形成断路，以能避免因水平单元下方的第二垂直单元融断而造成整体电路装置永久损坏，进而延长装置寿命。
附图说明
图1为本发明一优选实施例中电连接装置的剖面示意图；
图2为本发明一优选实施例中静电防护元件的剖面示意图；
图3为本发明另一优选实施例中电连接装置的剖面示意图；
图4为本发明另一优选实施例中电连接装置的剖面示意图；
图5为本发明一优选实施例中电连接装置的俯视示意图。
主要元件符号说明
5：绝缘结构
10：基底
11：重掺杂阱
13、14：阱
20：电极
30：源极区
40：掺杂区
100、200：电连接装置
110、130、210、230、310：金属内连线结构
112、112a、112b：水平单元
122、122a、122b、322、324：第一垂直单元
124、124a、124b：第二垂直单元
140、240：扩散区
S1、S3、S5、S7：上表面
S2、S4、S6、S8：下表面
A：静电防护元件
CC’：线段
C1：第一方向
D：阳极
S：阴极
W：宽度
具体实施方式
图1绘示本发明一优选实施例中电连接装置的剖面示意图。如图1所示，一电连接装置100可包含一金属内连线结构110，此金属内连线结构110则包含一水平单元112。图1为电连接装置的剖面示意图，故仅绘示一水平单元112，但本实施例的水平单元112可为多个，其可向纸面方向排列。每一水平单元112的一上表面S1物理性连接一第一垂直单元122，而此水平单元112的一下表面S2物理性连接一第二垂直单元124。
水平单元112、第一垂直单元122及第二垂直单元124可由铜、铝或钨等金属组成。在本实施例中，金属内连线结构110为一第一层金属层(Metal1)，因而第一垂直单元122上方可物理性连接例如一第二层金属层(Metal 2)等其他金属内连线结构，但本发明不以此为限。本实施例中，第一垂直单元122为一导孔，但在其他实施例中第一垂直单元122可为多个导孔。本实施例中，第二垂直单元124为一接触插塞，但在其他实施例中第二垂直单元124可为多个接触插塞。在本实施例中，第一垂直单元122的材料不同于第二垂直单元124的材料，但本发明不以此为限。
在此强调，本发明的第一垂直单元122与第二垂直单元124错位设置，因而在第一垂直单元122与第二垂直单元124之间所连接的水平单元112可作为通电流时整体电连接装置100的最易局部融断位置，当施加于电连接装置100的电压大于一特定电压(此电压小于第二垂直单元124的融断电压)时，水平单元112则先烧断而使电连接装置100形成断路，如此能防止更高的电压融断第二垂直单元124而造成整体电路装置永久损坏，以能延长装置寿命。在本实施例中，整体电连接装置100的最易局部融断位置位于第一垂直单元122与第二垂直单元124之间所连接的水平单元112，但整体电连接装置100的最易局部融断位置也可位于第一垂直单元122。换言之，第一垂直单元122及水平单元112在整体电路装置中具有可替代性，当第一垂直单元122或水平单元112损坏后，也可由其他金属内连线结构，或者金属内连线结构110中的其他水平单元(未绘示)取代原有流经第一垂直单元122及水平单元112的电路路径，以维持整体电路装置的正常运作。在其他实施例中，也可设置为第一垂直单元122及水平单元112的最大能乘载电压都小于第二垂直单元124的最大能乘载电压，使烧断第二垂直单元124之前必先烧断第一垂直单元122或水平单元112，以能更进一步防止第二垂直单元124损坏，以达到本发明防止整体电路装置永久损坏并延长装置寿命的目的。换言之，本发明的水平单元112的最大电流乘载量小于第二垂直单元124的最大电流乘载量；或者，第一垂直单元122的最大电流乘载量小于第二垂直单元124的最大电流乘载量。更甚者，水平单元112及第一垂直单元122的最大电流乘载量都小于第二垂直单元124的最大电流乘载量。
在一实施例中，第二垂直单元124可包含多个接触插塞，而第一垂直单元122仅包含单一导孔。如此一来，即便接触插塞与导孔具有相同的最大电流乘载量，但由于第二垂直单元124包含了多个接触插塞可分摊电流，因而仅具有单一导孔的第一垂直单元122在施加过大电压时，会较第二垂直单元124先烧断，以保护第二垂直单元124及其连接的电路装置。
再者，本实施例的第二垂直单元124设置于一扩散区140上以及电连接扩散区140。在一优选实施例中，第二垂直单元124物理性连接扩散区140，因而本实施例即可防止第二垂直单元124以及第二垂直单元124所直接连接的扩散区140损坏。扩散区140可例如为一源极区或一漏极区，但本发明不以此为限。
在一实施例中，扩散区140可例如为一高分子静电防护元件(polymerelectrostatic discharge,PESD)的一漏极区，如2图绘示本发明一优选实施例中静电防护元件的剖面示意图。在此强调，本实施例仅为本发明的一实施例，但本发明也可适用于其他静电防护元件，其例如为一双载流子接面晶体管(bipolar junction transistor，BJT)、一二极管(Diode)或一硅控整流器(Silicon Controlled Rectifier，SCR)等，本发明不以此为限。静电防护元件A可包含一基底10，其中基底10中可掺杂有一重掺杂阱11；一电极20位于基底10上；一绝缘结构5夹置于电极20与基底10之间；漏极区(即图1的扩散区140)及一源极区30位于电极20两侧因而形成一阴极S以及一阳极D；一掺杂区40则位于漏极区140下方；二阱13/14可分别掺杂于电极20两侧。形成静电防护元件A的方法为本领域所熟知，故不再赘述。以本发明图1的电连接装置100连接静电防护元件A的漏极区，即可在施加过大电压时，先烧断电连接装置100中的第一垂直单元122或水平单元112，以能防止静电防护元件A损坏。
另外，本发明的电连接装置可包含其他结构。图3绘示本发明另一优选实施例中电连接装置的剖面示意图。如图3所示，本发明的一电连接装置200可包含二电连接装置100对称设置。二电连接装置100沿着线段CC’镜像设置，构成电连接装置200。因而，电连接装置200可包含一金属内连线结构210，此金属内连线结构210包含二水平单元112a/112b；水平单元112a的一上表面S3物理性连接一第一垂直单元122a，而此水平单元112a的一下表面S4物理性连接一第二垂直单元124a；水平单元112b的一上表面S5物理性连接一第一垂直单元122b，而此水平单元112b的一下表面S6物理性连接一第二垂直单元124b；第一垂直单元122a及第一垂直单元122b连接一金属内连线结构230。金属内连线结构210可为一第一层金属层(Metal 1)，金属内连线结构230则可为一第二层金属层(Metal 2)，但本发明不以此为限。第二垂直单元124a及第二垂直单元124b可连接一扩散区240。扩散区240可例如为一源极区或一漏极区，但本发明不以此为限。
再者，本发明的金属内连线结构可包含多个。例如，电连接装置200包含了一金属内连线结构210及一金属内连线结构230，而金属内连线结构230也可具有如金属内连线结构210的电连接装置的功能。如图4所示，金属内连线结构230上方再设有其他金属内连线结构310。金属内连线结构210、金属内连线结构230及金属内连线结构310垂直排列。连接金属内连线结构230的一上表面S7的一第一垂直单元322/324与连接金属内连线结构230的一下表面S8的第一垂直单元122a/122b则可另外再形成本发明的电连接装置，视实际需要而定。
另外，图5绘示本发明一优选实施例中电连接装置的俯视示意图。图5的电连接装置200中的金属内连线结构210可包含多个水平单元112a/112b，而水平单元112a/112b沿着一第一方向C1并排。在本实施例中，此些并排的水平单元112a/112b相互平行，且各平行的水平单元112a/112b可在同一导通电路中具有取代性。当某一水平单元112a/112b损坏时，原有电流路径可由其他水平单元112a/112b替代，但本发明不以此为限。在一优选实施例中，第一垂直单元122a/122b在水平单元112a/112b的一宽度方向(意即第一方向C1)仅具有单一导孔，以避免在狭窄的单一水平单元112a/112b的一宽度W设置多个导孔。
综上所述，本发明提出一种电连接装置，其具有一金属内连线结构包含一个或多个水平单元，其中一第一垂直单元连接各水平单元的一上表面，且一第二垂直单元连接此一水平单元的一下表面。当施加电压大于特定电压时，水平单元或其上方的第一垂直单元较水平单元下方的第二垂直单元更易烧断，而能在第二垂直单元烧断前先形成断路，以能避免因水平单元下方的第二垂直单元融断而造成整体电路装置永久损坏，进而延长装置寿命。因而，本发明的水平单元的最大电流乘载量小于第二垂直单元的最大电流乘载量，或者/及第一垂直单元的最大电流乘载量小于第二垂直单元的最大电流乘载量。
本发明可例如将电连接装置经由第二垂直单元连接一装置的一扩散区，此扩散区可例如为一漏极区，因而可防止第二垂直单元及其连接的扩散区损坏。再者，本发明的水平单元可沿着一第一方向并排。较佳者，水平单元彼此平行，因而各平行的水平单元可对于同一导通电路具有取代性。意即，当某一水平单元损坏时，原有电流路径可由其他水平单元替代。再者，本发明的电连接装置也可另包含多个金属内连线结构垂直排列设置。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (18)
1.一种电连接装置，其特征在于，包含：
金属内连线结构，包含多个水平单元；
第一垂直单元，物理性连接各该水平单元的一上表面；以及
第二垂直单元，物理性连接各该水平单元的一下表面，且该第一垂直单元与该第二垂直单元错位，其中该第二垂直单元物理性连接一扩散区，其中各该水平单元的最大电流乘载量小于各该第二垂直单元的最大电流乘载量。
2.一种电连接装置，其特征在于，包含：
金属内连线结构，包含多个水平单元；
第一垂直单元，物理性连接各该水平单元的一上表面；以及
第二垂直单元，物理性连接各该水平单元的一下表面，且该第一垂直单元与该第二垂直单元错位，其中该第二垂直单元物理性连接一扩散区，各该第一垂直单元的最大电流乘载量小于各该第二垂直单元的最大电流乘载量。
3.如权利要求1或2所述的电连接装置，其特征在于，该些水平单元沿着一第一方向并排。
4.如权利要求3所述的电连接装置，其特征在于，该些水平单元彼此平行。
5.如权利要求3所述的电连接装置，其特征在于，物理性连接各该水平单元的该第一垂直单元在该第一方向仅具有单一导孔。
6.如权利要求1或2所述的电连接装置，其特征在于，各该第一垂直单元包含一导孔或多个导孔。
7.如权利要求1或2所述的电连接装置，其特征在于，各该第二垂直单元包含一接触插塞或多个接触插塞。
8.如权利要求7所述的电连接装置，其特征在于，各该第二垂直单元包含多个接触插塞且各该第一垂直单元仅包含单一导孔。
9.如权利要求1或2所述的电连接装置，其特征在于，该金属内连线结构包含第一层金属层。
10.如权利要求1或2所述的电连接装置，其特征在于，该金属内连线结构设置于该扩散区上。
11.如权利要求1或2所述的电连接装置，其特征在于，该扩散区包含静电防护元件的阳极区或阴极区。
12.如权利要求1或2所述的电连接装置，其特征在于，该电连接装置包含多个该金属内连线结构，且该些金属内连线结构垂直排列。
13.一种电连接装置，其特征在于，包含：
第一垂直单元，物理性连接一水平单元的一上表面；以及
第二垂直单元，物理性连接该水平单元的一下表面，且该第一垂直单元与该第二垂直单元错位，其中施加电压时，在该第二垂直单元烧断之前该第一垂直单元或该水平单元先烧断。
14.如权利要求13所述的电连接装置，其特征在于，该第一垂直单元在该水平单元的一宽度方向仅具有单一导孔。
15.如权利要求13所述的电连接装置，其特征在于，该第二垂直单元包含多个接触插塞且该第一垂直单元仅包含单一导孔。
16.如权利要求13所述的电连接装置，其特征在于，该第二垂直单元物理性连接一扩散区，且该扩散区包含一阴极或一阳极。
17.如权利要求13所述的电连接装置，其特征在于，该水平单元的最大电流乘载量小于该第二垂直单元的最大电流乘载量。
18.如权利要求13所述的电连接装置，其特征在于，该第一垂直单元的最大电流乘载量小于该第二垂直单元的最大电流乘载量。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710441934.2A CN109087906B (zh) | 2017-06-13 | 2017-06-13 | 电连接装置 |
| US15/667,637 US10262940B2 (en) | 2017-06-13 | 2017-08-03 | Electric connector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710441934.2A CN109087906B (zh) | 2017-06-13 | 2017-06-13 | 电连接装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109087906A CN109087906A (zh) | 2018-12-25 |
| CN109087906B true CN109087906B (zh) | 2021-01-15 |
Family
ID=64562391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710441934.2A Active CN109087906B (zh) | 2017-06-13 | 2017-06-13 | 电连接装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10262940B2 (zh) |
| CN (1) | CN109087906B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164688B (zh) * | 2017-07-21 | 2023-06-13 | 联华电子股份有限公司 | 芯片堆叠结构及管芯堆叠结构的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1933144A (zh) * | 2005-09-13 | 2007-03-21 | 联华电子股份有限公司 | 用以检查内连线的测试键及检查内连线的方法 |
| CN103620873A (zh) * | 2011-06-08 | 2014-03-05 | 施耐德电气美国股份有限公司 | 最优成形的母线连接器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518192B2 (en) | 2004-11-10 | 2009-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetrical layout structure for ESD protection |
| CN100490209C (zh) * | 2007-12-17 | 2009-05-20 | 中国科学院长春应用化学研究所 | 双磷光染料共掺杂白光有机电致发光器件及其制备方法 |
| US8018000B2 (en) | 2008-01-11 | 2011-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection pattern for high voltage applications |
| US8446733B2 (en) * | 2010-11-24 | 2013-05-21 | Lear Corporation | Printed circuit board connection assembly |
| US9589093B2 (en) * | 2013-12-30 | 2017-03-07 | Texas Instruments Incorporated | Multilevel via placement with improved yield in dual damascene interconnection |
| US9793243B2 (en) * | 2014-08-13 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Buffer layer(s) on a stacked structure having a via |
-
2017
- 2017-06-13 CN CN201710441934.2A patent/CN109087906B/zh active Active
- 2017-08-03 US US15/667,637 patent/US10262940B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1933144A (zh) * | 2005-09-13 | 2007-03-21 | 联华电子股份有限公司 | 用以检查内连线的测试键及检查内连线的方法 |
| CN103620873A (zh) * | 2011-06-08 | 2014-03-05 | 施耐德电气美国股份有限公司 | 最优成形的母线连接器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10262940B2 (en) | 2019-04-16 |
| CN109087906A (zh) | 2018-12-25 |
| US20180358294A1 (en) | 2018-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468984A (en) | ESD protection structure using LDMOS diodes with thick copper interconnect | |
| CN106711120B (zh) | 具有掩埋电源轨的半导体器件及其制造方法 | |
| CN101252118B (zh) | 半导体器件及其制造方法 | |
| US5728594A (en) | Method of making a multiple transistor integrated circuit with thick copper interconnect | |
| US11456596B2 (en) | USB type-C load switch ESD protection | |
| US10665709B2 (en) | Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad | |
| US6150722A (en) | Ldmos transistor with thick copper interconnect | |
| US6762466B2 (en) | Circuit structure for connecting bonding pad and ESD protection circuit | |
| US6372586B1 (en) | Method for LDMOS transistor with thick copper interconnect | |
| CN101904006B (zh) | 具有过压保护的发光二极管芯片 | |
| CN102860141A (zh) | 用于表面安装式和嵌入式部件的放电保护 | |
| CN100442512C (zh) | 静电放电装置 | |
| CN102844863B (zh) | 用作静电放电保护措施的晶体管组件 | |
| CN105633060A (zh) | 集成电路装置及其静电防护装置 | |
| US7113377B2 (en) | Electrostatic discharge protection device comprising several thyristors | |
| CN109087906B (zh) | 电连接装置 | |
| US11552072B2 (en) | Electronic discharge device and split multi rail network with symmetrical layout design technique | |
| US10615076B2 (en) | Semiconductor chip having on-chip noise protection circuit | |
| CN100416830C (zh) | 具有静电放电保护电路的半导体电路的保护装置 | |
| CN102903701A (zh) | 半导体器件和用于制造半导体的方法 | |
| US6359313B1 (en) | Electrostatic discharge protection transistor for a semiconductor chip | |
| KR20140066098A (ko) | 반도체 장치 | |
| US8941242B2 (en) | Method of protecting against via failure and structure therefor | |
| US11515301B2 (en) | ESD protection circuit | |
| US10978442B2 (en) | Electrostatic discharge (ESD) protection device and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |