CN100442512C - 静电放电装置 - Google Patents
静电放电装置 Download PDFInfo
- Publication number
- CN100442512C CN100442512C CNB2006100583674A CN200610058367A CN100442512C CN 100442512 C CN100442512 C CN 100442512C CN B2006100583674 A CNB2006100583674 A CN B2006100583674A CN 200610058367 A CN200610058367 A CN 200610058367A CN 100442512 C CN100442512 C CN 100442512C
- Authority
- CN
- China
- Prior art keywords
- zone
- trap
- discharge device
- static discharge
- liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种静电放电(ESD)装置,其在IC正常运作期间充当一个二极管且在一静电放电事件期间充当一个SCR。为形成一等效SCR结构,所述ESD装置包括形成于一N阱的内部的多个N+区域和多个P+区域。所述多个P+区域和所述多个N+区域在一序列中彼此相邻而形成,且位于所述序列的两端处的所述区域是所述N+区域。另外,所述ESD装置与一衬垫集成且形成于所述衬垫下方。此外,由于所述衬垫具有一较大表面积且为板状,且因此是一优良电导体,使得所述ESD装置中的电流能够均匀地分布。
Description
技术领域
本发明一般涉及一种静电放电(ESD)装置,且尤其涉及一种能够在IC正常运作期间充当一个二极管且在ESD事件期间充当一个寄生SCR结构的ESD装置。
背景技术
集成电路中已经广泛使用ESD装置来防止静电引起的损害。一般而言,ESD装置占用集成电路的实质晶粒面积,增加了制造成本。此外,归因于导线的传导特性和ESD装置通常具有较大尺寸,流过ESD装置的电流是不均匀的,因而影响了ESD装置的电气特性,例如击穿电压。
因此,迫切需要一种具有改进的电气特性、占用较少实质晶粒面积的ESD装置。
发明内容
根据本发明的一方面,一ESD装置包括形成于一N阱的内部的多个P+区域和N+区域。所述多个P+区域和多个N+区域在一序列中彼此相邻而形成,且位于所述序列的两端中的区域是所述N+区域。ESD装置的触发依据静电现象发生时由互补掺杂区域的接面击穿而达成。
根据本发明的另一方面,所述ESD装置与一衬垫集成且形成于所述衬垫下方。因为ESD装置形成于衬垫下方,所以ESD装置不占用额外的芯片面积。
根据本发明的另一方面,因为所述衬垫是一板状导体(platedconductor)且具有一较大表面积,使得所述ESD装置中的电流能够均匀地分布。
根据本发明的另一方面,ESD装置亦包括互补掺杂极性(complementarydoping polarity)。
附图说明
在结合附图考虑本发明的较佳实施例及以下的描述后,所属领域的技术人员将易明了本发明的这些和其它目的、特征和优点。
图1显示根据本发明的一实施例的ESD装置的横截面图。
图2显示根据本发明的另一实施例的ESD装置的横截面图。
具体实施方式
现将详细参考附图中说明的示范实施。在某处,整个附图中将使用相同参考数字来指代相同或相似部分。
以下实施例能够克服现有ESD装置的缺点并减少尺寸和制造成本。根据一个实例,一ESD装置包括形成于一N阱内部的多个N+区域和多个P+区域,其中所述P+区域和N+区域形成一序列且以一彼此交错方式排列。在所述序列的两端处是N+区域。ESD装置的触发依据静电现象发生时由互补掺杂区域的接面击穿而达成。
此外,ESD装置形成于一衬垫下方,且通过一金属层与所述衬垫相连接。由于衬垫具有优良的导电特性,所以从衬垫流到ESD装置的电流可以很平均地分配,因而改进了ESD装置的性能。由于ESD装置形成于衬垫下方,因此ESD装置不占用任何额外的芯片面积。因此,可以有效地减少整体制造成本。
图1说明根据本发明的一个实施例的ESD装置100的横截面图,其中形成于一N阱106的内部的多个N+区域和多个P+区域排成一序列且以一交错方式相邻排列。一N+区域104a和P+区域202a由一导体302(例如一金属层)连接在一起。形成于N阱106的外部的N+区域104c和一P+区域202b由一导体304(例如金属层)连接在一起。N+区域104b位于N阱106的边界旁。当由于一静电现象,在N区域(如N+区域104b)、N阱106和一P衬底102之间发生接面击穿时,一瞬变电流流过ESD装置100以将ESD放电旁路使其不流到内部电路中且进而有效地保护内部电路免于遭受ESD放电引起的损害。N阱106的宽度可调节以决定ESD装置100的击穿电压。
参考图1,当静电现象触发ESD装置100时,相连接的互补掺杂区域的电压电平处于不同的电压电平。于是两个等效晶体管和两个等效电阻形成一等效SCR结构。当静电电压较高时,流过ESD装置100的瞬变电流包括由内部电阻连接的互补掺杂区域对104a-202a与104c-202b之间的电压差。等效SCR的两个晶体管之间的连接如图1所绘示。
此外,由于ESD装置100形成于一衬垫308下方,且因此ESD装置100不占用额外芯片面积。因此,可有效地减少制造成本。
图2说明根据本发明的另一实施例的与衬垫308集成的ESD装置1100的横截面图。所述ESD装置1100是所述ESD装置100的一互补结构,亦与一寄生SCR结构等效。
在ESD装置1100中,存在一形成于P衬底102中的N埋入层101。一N阱1106形成于所述N埋入层101上。一P阱1108可几何地由N埋入层101所围起的P衬底102组成,亦或由P型离子掺杂而形成。
图2所示的等效SCR的ESD装置1100为所述ESD装置100的互补极性结构。且图2所说明的等效晶体管也具有不同于图1所说明的等效晶体管的极性。
一阳极1304将一N+区域1204b和两个P+区域1102c连接在一起。一阴极1302将两个N+区域1204a和一P+区域1102a连接在一起。所述阴极1302经由一介层插塞1306连接到衬垫308。ESD装置的接面击穿机制发生于P型掺杂区域(包括P阱1108、P+区域1102b)和N阱1106间。
虽然说明并描述了本发明的一实施例,但是所属领域的技术人员可以对本发明作各种修改和改进。因此本发明的实施例是以一说明性而非以限制性意义来描述。希望本发明可以不局限于所说明的特定形式,且希望维持本发明的精神和范围的所有修改均在所附权利要求书中界定的范畴内。
Claims (13)
1.一种静电放电装置,其特征在于其包括:
一P衬底;
一N阱,其形成于所述P衬底中;
一第一N+区域,其形成于该P衬底中,所述第一N+区域与所述N阱相隔离;
一第一P+区域,其形成于该P衬底中,所述第一P+区域与所述N阱和所述第一N+区域相隔离;
多个形成于所述N阱的内部的第二P+区域;
多个形成于所述N阱的内部的第二N+区域,所述第二N+区域中的两个N+区域位于所述N阱的两边界旁;
一第一电极,其经由一第一电导体连接到至少一个所述第二N+区域和至少一个邻接于所述第二N+区域旁的所述第二P+区域,其中所述第一电导体由一金属制成;和
一第二电极,其经由一第二电导体连接到至少一个所述第一P+区域和至少一个所述第一N+区域,其中所述第二电导体由所述金属制成。
2.根据权利要求1所述的静电放电装置,其特征在于其中所述N阱的宽度可藉由置放于所述N阱边界的所述第二N+区域相对位置而调整,其中缩短所述N阱的宽度减少所述静电放电装置的一寄生SCR结构的一击穿电压,且延伸所述N阱的宽度增加所述静电放电装置的所述寄生SCR结构的所述击穿电压。
3.根据权利要求1所述的静电放电装置,其特征在于其中所述第二P+区域和所述第二N+区域彼此相邻形成且以一交错方式排列。
4.根据权利要求2所述的静电放电装置,其特征在于所述静电放电装置形成于一衬垫下方。
5.根据权利要求3所述的静电放电装置,其特征在于所述静电放电装置形成于一衬垫下方。
6.根据权利要求4所述的静电放电装置,其特征在于其中所述衬垫连接到所述第一和第二电极中的一个,而不连接到所述衬垫的另一个电极经由一电导体连接到一电压电平。
7.根据权利要求5所述的静电放电装置,其中所述衬垫连接到所述第一和第二电极中的一个,而不连接到所述衬垫的另一个电极经由一电导体连接到一电压电平。
8.一种静电放电装置,其特征在于其包括:
一P衬底;
一N埋入层,其形成于所述P衬底中;
一N阱,其形成于所述N埋入层上;
一P阱,其形成于所述N埋入层上并与所述N阱相邻;
一第三N+区域,其形成于所述N阱的内部,所述第三N+区域与所述P阱相隔离;
一第三P+区域,其形成于所述N阱的内部,所述第三P+区域与所述P阱和所述第三N+区域相隔离;
多个第四N+区域,其形成于所述P阱的内部;
多个第四P+区域,其形成于所述P阱的内部,所述第四P+区域中的两个P+区域位于所述P阱的两边界旁;
一第一电极,其经由一第一电导体连接到至少一个的所述第四N+区域和至少一个的所述第四P+区域;和
一第二电极,其经由一第二电导体连接到至少一个的所述第三P+区域和至少一个的所述第三N+区域。
9.根据权利要求8所述的静电放电装置,其特征在于其中所述第四P+区域和所述第四N+区域彼此相邻形成且以一交错方式排列。
10.根据权利要求9所述的静电放电装置,其特征在于所述静电放电装置形成于一衬垫下方。
11.根据权利要求10所述的静电放电装置,其特征在于其中所述衬垫连接到所述第一和第二电极中的一个,而不连接到所述衬垫的另一个电极经由一电导体连接到一电压电平。
12.根据权利要求8所述的静电放电装置,其特征在于其中所述P阱几何地由所述N埋入层与所述N阱所围起的P衬底部分组成。
13.根据权利要求8所述的静电放电装置,其特征在于其中所述P阱由P型离子掺杂而形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/079,994 US7042028B1 (en) | 2005-03-14 | 2005-03-14 | Electrostatic discharge device |
US11/079,994 | 2005-03-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1835236A CN1835236A (zh) | 2006-09-20 |
CN100442512C true CN100442512C (zh) | 2008-12-10 |
Family
ID=36272270
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2006200041638U Expired - Fee Related CN200941385Y (zh) | 2005-03-14 | 2006-03-03 | 静电放电装置 |
CNB2006100583674A Active CN100442512C (zh) | 2005-03-14 | 2006-03-03 | 静电放电装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2006200041638U Expired - Fee Related CN200941385Y (zh) | 2005-03-14 | 2006-03-03 | 静电放电装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7042028B1 (zh) |
CN (2) | CN200941385Y (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7042028B1 (en) * | 2005-03-14 | 2006-05-09 | System General Corp. | Electrostatic discharge device |
US7605431B2 (en) * | 2006-09-20 | 2009-10-20 | Himax Technologies Limited | Electrostatic discharge protection apparatus for semiconductor devices |
US7888704B2 (en) * | 2008-08-15 | 2011-02-15 | System General Corp. | Semiconductor device for electrostatic discharge protection |
US8253165B2 (en) * | 2008-11-04 | 2012-08-28 | Macronix International Co., Ltd. | Structures for lowering trigger voltage in an electrostatic discharge protection device |
US20100109076A1 (en) * | 2008-11-04 | 2010-05-06 | Macronix International Co., Ltd. | Structures for electrostatic discharge protection |
US8362564B2 (en) | 2010-08-20 | 2013-01-29 | Intersil Americas Inc. | Isolated epitaxial modulation device |
DE102010051961A1 (de) | 2010-11-19 | 2012-05-24 | Austriamicrosystems Ag | Thyristorbauelement |
US10446537B2 (en) * | 2017-06-20 | 2019-10-15 | Texas Instruments Incorporated | Electrostatic discharge devices |
GB2574048B (en) * | 2018-05-24 | 2021-06-16 | Oxford Nanopore Tech Ltd | Nanopore sensor component with electrostatic discharge protection |
CN112420675B (zh) * | 2020-11-13 | 2024-03-26 | 武汉新芯集成电路制造有限公司 | 半导体器件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1133105A (zh) * | 1993-10-15 | 1996-10-09 | 英特尔公司 | 静电放电保护电路 |
US5932914A (en) * | 1996-07-25 | 1999-08-03 | Nec Corporation | Semiconductor protection device formed inside a well having contact with a buried layer |
CN1354516A (zh) * | 2000-11-16 | 2002-06-19 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
US20020096722A1 (en) * | 1999-08-04 | 2002-07-25 | Harald Gossner | ESD guard structure |
US20030052368A1 (en) * | 2001-09-17 | 2003-03-20 | Yamaha Corporation | Input protection circuit |
CN1449035A (zh) * | 2002-04-02 | 2003-10-15 | 华邦电子股份有限公司 | 具有高触发电流的静电放电防护电路 |
CN1531094A (zh) * | 2003-03-14 | 2004-09-22 | 罗姆股份有限公司 | 半导体器件 |
CN200941385Y (zh) * | 2005-03-14 | 2007-08-29 | 崇贸科技股份有限公司 | 静电放电装置 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4626882A (en) * | 1984-07-18 | 1986-12-02 | International Business Machines Corporation | Twin diode overvoltage protection structure |
IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
US4939616A (en) * | 1988-11-01 | 1990-07-03 | Texas Instruments Incorporated | Circuit structure with enhanced electrostatic discharge protection |
EP0492032B1 (en) * | 1990-12-21 | 1996-11-27 | STMicroelectronics S.r.l. | Electrostatic discharge protection device for an integrated circuit pad and related integrated structure |
US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
TW289153B (zh) * | 1994-09-26 | 1996-10-21 | Ibm | |
US5637900A (en) * | 1995-04-06 | 1997-06-10 | Industrial Technology Research Institute | Latchup-free fully-protected CMOS on-chip ESD protection circuit |
US5781388A (en) * | 1996-09-03 | 1998-07-14 | Motorola, Inc. | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
US5821572A (en) * | 1996-12-17 | 1998-10-13 | Symbios, Inc. | Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection |
US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
US5898205A (en) * | 1997-07-11 | 1999-04-27 | Taiwan Semiconductor Manufacturing Co. Ltd. | Enhanced ESD protection circuitry |
US5949094A (en) * | 1997-08-29 | 1999-09-07 | Texas Instruments Incorporated | ESD protection for high density DRAMs using triple-well technology |
US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
US6850397B2 (en) * | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
TW473978B (en) * | 2000-11-20 | 2002-01-21 | Winbond Electronics Corp | Low-voltage triggered electrostatic discharge protection circuit |
TW511269B (en) * | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
US6441439B1 (en) * | 2001-05-30 | 2002-08-27 | Winbond Electronic Corp. | Low-voltage triggering pseudo bipolar ESD protection device for positive/negative signal input pads |
KR100435807B1 (ko) * | 2001-10-30 | 2004-06-10 | 삼성전자주식회사 | 정전방전 보호 회로용 반도체 제어 정류기 |
US6635931B1 (en) * | 2002-04-02 | 2003-10-21 | Illinois Institute Of Technology | Bonding pad-oriented all-mode ESD protection structure |
US6791146B2 (en) * | 2002-06-25 | 2004-09-14 | Macronix International Co., Ltd. | Silicon controlled rectifier structure with guard ring controlled circuit |
US6900969B2 (en) * | 2002-12-11 | 2005-05-31 | Texas Instruments Incorporated | ESD protection with uniform substrate bias |
US20050212051A1 (en) * | 2003-04-16 | 2005-09-29 | Sarnoff Corporation | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies |
US6919603B2 (en) * | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
US6963111B2 (en) * | 2003-06-13 | 2005-11-08 | Texas Instruments Incorporated | Efficient pMOS ESD protection circuit |
TWI223432B (en) * | 2003-12-18 | 2004-11-01 | Univ Nat Chiao Tung | Double-triggered silicon controller rectifier and relevant circuitry |
US7202114B2 (en) * | 2004-01-13 | 2007-04-10 | Intersil Americas Inc. | On-chip structure for electrostatic discharge (ESD) protection |
US6987300B2 (en) * | 2004-03-25 | 2006-01-17 | Microchip Technology Incorporated | High voltage ESD-protection structure |
-
2005
- 2005-03-14 US US11/079,994 patent/US7042028B1/en active Active
-
2006
- 2006-03-03 CN CNU2006200041638U patent/CN200941385Y/zh not_active Expired - Fee Related
- 2006-03-03 CN CNB2006100583674A patent/CN100442512C/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1133105A (zh) * | 1993-10-15 | 1996-10-09 | 英特尔公司 | 静电放电保护电路 |
US5932914A (en) * | 1996-07-25 | 1999-08-03 | Nec Corporation | Semiconductor protection device formed inside a well having contact with a buried layer |
US20020096722A1 (en) * | 1999-08-04 | 2002-07-25 | Harald Gossner | ESD guard structure |
CN1354516A (zh) * | 2000-11-16 | 2002-06-19 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
US20030052368A1 (en) * | 2001-09-17 | 2003-03-20 | Yamaha Corporation | Input protection circuit |
CN1449035A (zh) * | 2002-04-02 | 2003-10-15 | 华邦电子股份有限公司 | 具有高触发电流的静电放电防护电路 |
CN1531094A (zh) * | 2003-03-14 | 2004-09-22 | 罗姆股份有限公司 | 半导体器件 |
CN200941385Y (zh) * | 2005-03-14 | 2007-08-29 | 崇贸科技股份有限公司 | 静电放电装置 |
Also Published As
Publication number | Publication date |
---|---|
CN200941385Y (zh) | 2007-08-29 |
US7042028B1 (en) | 2006-05-09 |
CN1835236A (zh) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100442512C (zh) | 静电放电装置 | |
CN102779806B (zh) | 为拼接单元加入去耦功能 | |
CN101373766B (zh) | 半导体器件 | |
US6927458B2 (en) | Ballasting MOSFETs using staggered and segmented diffusion regions | |
KR101031799B1 (ko) | 정전기 방전 보호 소자 | |
CN101373768A (zh) | 半导体器件 | |
US9524966B2 (en) | Semiconductor device | |
WO2016017383A1 (ja) | Esd素子を有する半導体装置 | |
KR20160110821A (ko) | 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자 | |
US8324688B2 (en) | Electrostatic discharge protection device for high voltage operation | |
US7821029B2 (en) | Electrostatic protection element | |
US10269898B2 (en) | Surrounded emitter bipolar device | |
US8072033B2 (en) | Semiconductor device having elongated electrostatic protection element along long side of semiconductor chip | |
CN108470732B (zh) | 半导体装置 | |
KR100342638B1 (ko) | 입/출력 보호 장치 | |
JP5085045B2 (ja) | 半導体装置 | |
JP4205732B2 (ja) | 半導体集積回路装置 | |
JP2008270367A (ja) | 半導体装置 | |
US6597021B2 (en) | Protection circuit and semiconductor device | |
CN111009525B (zh) | Esd保护的栅极接地mos结构 | |
CN101009278A (zh) | 与衬垫集成的静电放电装置 | |
KR101190427B1 (ko) | 집적 회로 | |
JP4549071B2 (ja) | 半導体装置 | |
TWI288467B (en) | Electrostatic discharge device | |
JP5130843B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |