CN101904006B - 具有过压保护的发光二极管芯片 - Google Patents

具有过压保护的发光二极管芯片 Download PDF

Info

Publication number
CN101904006B
CN101904006B CN2008801225429A CN200880122542A CN101904006B CN 101904006 B CN101904006 B CN 101904006B CN 2008801225429 A CN2008801225429 A CN 2008801225429A CN 200880122542 A CN200880122542 A CN 200880122542A CN 101904006 B CN101904006 B CN 101904006B
Authority
CN
China
Prior art keywords
emitting diode
backlight unit
diode chip
semiconductor layer
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801225429A
Other languages
English (en)
Other versions
CN101904006A (zh
Inventor
约尔格·埃里希·佐尔格
斯特凡·格鲁贝尔
乔治·伯格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101904006A publication Critical patent/CN101904006A/zh
Application granted granted Critical
Publication of CN101904006B publication Critical patent/CN101904006B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明提出了一种发光二极管芯片，其具有用于防止过压的装置，缩写为ESD防护装置(2)。ESD防护装置(2)集成在支承体(3)中，在该支承体上存在发光二极管芯片的半导体层序列(1)，并且该ESD防护装置基于支承体(3)的确定区域的特定的掺杂。ESD防护装置(2)例如构建为齐纳二极管，其借助电导体结构(5)与半导体层序列(1)相连接。

Description

具有过压保护的发光二极管芯片
光电子器件会被静电放电(英语表述为electrostatic discharge，缩写为ESD)损坏。在发光二极管芯片的情况下，例如在安装到电路板或者壳体中时交变电场也会引起损伤。
一个要解决的任务是在尽可能小的附加位置需求的情况下保护发光二极管芯片免受过压影响。
提出了一种发光二极管芯片，其具有用于防止过压的装置。该装置以下称作ESD防护装置。
发光二极管芯片包括半导体层序列，该半导体层序列位于支承体上。在支承衬底中借助对衬底的确定区域的掺杂来集成ESD防护装置。
在一个实施形式中，发光二极管芯片是薄膜发光二极管芯片。在此，半导体层序列生长到衬底上，该衬底例如包含蓝宝石。半导体层序列的与生长衬底背离的侧与另外的支承衬底相连。生长衬底于是可以全部地或者部分地被去除。
半导体层序列具有下部接触区域和上部接触区域用于电接触。接触区域的一个或者两个例如可以包括透明导电氧化物，其也简称为TCO(transparent conductive oxide)材料。在另一实施形式中，接触区域的至少一个包括金属或者金属合金。合适的金属例如是钯、铂、镍、金、银、铝、铑、钛或者具有这些材料至少之一的合金。
下部接触区域优选借助导电材料例如焊剂或者导电粘合剂固定在支承体上。
在一个优选的实施形式中，支承衬底包括半导体材料如硅、碳化硅、砷化镓、氮化镓或者锗。支承体的在ESD防护装置之外的部分区域是导电的。在此，可以通过p掺杂或n掺杂来提高导电性。为了电接触，电连接面优选位于支承体的与半导体层序列背离的侧上。该连接面可以与电路板的印制导线结构相连。
在另一实施形式中，支承体电绝缘并且例如包括诸如氮化铝或者蓝宝石的材料。在此情况下，电接触可以借助穿过支承体的穿通接触部来实现，这些穿通接触部具有导电的材料。
半导体层序列的上部接触区域例如借助接合线来电接触。对此，在上部接触区域的部分区域上施加有金属化的层、所谓的接合垫。接合垫优选包含金属或者金属合金，特别优选包含金。
导电的连接材料固定到接合垫上。例如，焊接有接合线，该接合线在其另外的端部上可以与电路板上的连接区域电连接。
ESD防护装置优选集成到支承体中，其方式是支承衬底的确定的部分区域被特定地掺杂。
这种ESD防护装置已在将发光二极管芯片连接到可能的其他器件上譬如电路板之前或者安装到壳体中之前保护发光二极管芯片免受过电压影响。
这些部分区域借助阻挡层与其余支承衬底电绝缘。为了制造阻挡层，例如将沟刻蚀到衬底中，接着将沟填充以绝缘材料如氮化硅或者二氧化硅。
在一个实施形式中，ESD防护构建为二极管。
为此，支承衬底的第一区域被n掺杂，与其邻接的第二区域被p掺杂。如果二极管与半导体层序列反并联地连接，则发光二极管芯片至少在反向方向上防止过压。
在一个优选的实施形式中，支承衬底的掺杂进行为使得形成具有齐纳二极管的特性曲线的二极管。这种齐纳二极管在正向方向上具有与普通二极管的特性曲线对应的特性曲线。然而在反向方向上，该齐纳二极管从确定的电压起变为低欧姆值。由此，电子器件在与齐纳二极管反并联连接时不仅在正向方向而且在反向方向上都防止过压。
在另外的实施形式中，ESD防护装置可以具有其他电子器件的特性曲线。
在一个优选的实施形式中，ESD防护装置借助电导体结构与半导体层序列相连接。
特别有利地，在此ESD防护装置和半导体层序列的、分别背离支承体的区域彼此反并联地连接。导体结构例如与半导体层序列的上部接触区域相连。
导体结构优选借助溅射、气相淀积或者电镀沉积来产生。例如，电导体结构可以由金属构成或者部分具有金属。对此可替选地，也可以使用TCO材料或者透明的导电的塑料层。这种材料优选通过气相淀积、压印、喷射或者旋涂来施加。
在另一实施形式中，电导体结构部分或者完全被绝缘层包围。
该层至少位于导体结构和半导体层序列的未与半导体层序列的上部接触区域邻接的层之间。这样，可以防止这些器件的可能的短路。绝缘层例如包括氮化硅。
在一个优选的实施形式中，半导体层序列和衬底用电绝缘层封装。
由此可以保护电子器件免受化学和机械影响。对这种绝缘层合适的材料例如是玻璃、塑料或者硅树脂。相应的材料例如可以作为预制的层或者通过压印、喷射或旋涂来施加。
电导体结构位于电绝缘层上或者被该电绝缘层包围。
为了半导体层序列和ESD防护装置的电接触，将凹处引入绝缘层中。导体结构穿过这些凹处与ESD防护装置或半导体层序列的连接区域相连。这类似地也适于其他的电连接(譬如在借助接合线电接触接合垫的情况中)。
在绝缘层中的凹处优选借助激光处理来引入。为了制造导体结构，例如借助PVD方法譬如溅射将金属层施加到绝缘层上。该金属层可以借助电镀沉积来强化。
可替选地，导体结构也可以通过使用印刷方法尤其是丝网印刷方法来施加。此外，导电材料也可以通过使用喷射方法或者旋涂方法来产生。
在构建电导体结构之后，该导体结构可以附加地借助电绝缘的盖层来覆盖。绝缘的盖层优选是塑料层、例如漆层。
根据发光二极管芯片的至少一个实施形式，ESD防护层在与半导体层序列的生长方向平行的方向上具有至少一个n掺杂的部分区域和至少一个p掺杂的部分区域。优选地，防护装置包括恰好一个这种n掺杂的部分区域和恰好一个这种p掺杂的部分区域。此外，这些掺杂的部分区域在与半导体层序列的生长方向平行的方向上尤其是一致地设置。换言之，p掺杂的部分区域和n掺杂的部分区域恰好重叠。
根据发光二极管芯片的至少一个实施形式，ESD防护装置的至少一个掺杂的部分区域通过阻挡层与支承体的剩余的部分区域分离。换言之，在所述至少一个掺杂的部分区域的材料与支承体的剩余的部分区域的材料之间不存在直接接触。
根据发光二极管芯片的至少一个实施形式，ESD防护装置的掺杂的部分区域通过阻挡层与支承体的剩余的部分区域完全分离并且并不与支承体的剩余的部分区域直接电接触。完全分离意味着：在掺杂的部分区域的材料和支承体的剩余的部分区域的材料之间不存在直接的接触。不存在直接的电接触意味着：在掺杂的部分区域和支承体的剩余的部分区域之间未出现直接的电流。例如从掺杂的部分区域至支承体的剩余的部分区域的电流于是例如间接地通过半导体层序列或者通过连接面进行，其中该连接面位于支承体的背离半导体层序列的侧上。
根据发光二极管芯片的至少一个实施形式，阻挡层在与半导体层序列的生长方向平行的方向上延伸到半导体层序列中达到至少20％并且最多80％(尤其是从支承体的朝向半导体层序列的侧来看)。
根据发光二极管芯片的至少一个实施形式，阻挡层的主延伸方向与半导体层序列的生长方向平行地取向。
根据发光二极管芯片的至少一个实施形式，阻挡层通过沟形成。该沟例如通过深反应离子刻蚀来产生。
根据发光二极管芯片的至少一个实施形式，沟以介电固体、尤其是以氧化硅或者氮化硅来填充。
根据发光二极管芯片的至少一个实施形式，沟以气体、尤其是空气填充。
根据发光二极管芯片的至少一个实施形式，沟通过深反应离子刻蚀来产生并且具有结构化的壁。这种结构化的壁例如能够实现填充在沟中的材料的更好的附着。该材料例如可以是氧化硅或者氮化硅。
根据发光二极管芯片的至少一个实施形式，阻挡层通过pn结形成。尤其是，该pn结具有空间电荷区，该空间电荷区在例如ESD防护装置的p掺杂的部分区域和支承体的剩余的例如n掺杂的部分区域之间的边界面上出现。
以下参照示意性的并且非合乎比例的图阐述了所说明的半导体芯片和有利的扩展方案。其中：
图1示出了带有集成在支承体中的Z二极管的半导体芯片的剖面图，
图2示出了根据图1的半导体芯片的俯视图，
图3示出了带有阻挡层的半导体芯片的剖面图，该阻挡层并未完全穿过支承体，
图4示出了半导体芯片的剖面图，其中阻挡层由pn结形成，以及
图5示出了半导体芯片的构建为沟的阻挡层的制造工艺的示意图。
相同、相似和作用相同的元件在附图中设置有相同的附图标记。
图1示出了带有ESD防护装置2的发光二极管芯片的一个实施形式。半导体层序列1设置在支承体3上，该半导体层序列包括用于产生电磁辐射的有源层11。例如，半导体层序列1的层12被n掺杂而另外的层13被p掺杂。
优选地，发光二极管芯片是薄膜发光二极管芯片，其中用于半导体层序列1的生长衬底完全或者部分地被去除。特别地，支承体3与生长衬底不同。
在支承体3中集成有ESD防护装置2，该ESD防护装置借助支承体3的两个部分区域21、22的掺杂来产生。ESD防护装置2在此实施为齐纳二极管，其中ESD防护装置2的第一区域21被p掺杂而第二区域22被n掺杂。
电导体结构5将ESD防护装置2与半导体层序列1的上部接触区域41相连。在器件的这样实现的反并联连接的情况下，不仅在正向方向而且在反向方向上都保护发光二极管芯片免受过压影响。
电导体结构5例如包括金属、TCO材料或者塑料。
电导体结构5部分被绝缘层6覆盖，该绝缘层可以包含氮化硅。该层6至少处于导体结构5和半导体层序列的未与上部接触区域41邻接的层13之间。由此可以防止该器件的可能的短路。
在一个优选的实施形式中，半导体层序列1和衬底3用电绝缘层封装。电导体结构5位于该绝缘层上或者被该绝缘层包围。
ESD防护装置2与剩余的支承衬底32通过阻挡层31电绝缘或者完全分离，使得部分区域21、22的材料并不与支承体3的剩余部分区域32直接电接触。为了制造阻挡层31例如将沟刻蚀到衬底3中，该沟接着用绝缘材料例如氮化硅或者二氧化硅填充。沟在与半导体层序列1的生长方向平行的方向上完全穿过支承体3。
半导体层序列1具有下部接触区域43和上部接触区域41用于电接触。接触区域之一或者两个接触区域都可以包括例如透明导电氧化物。在一个实施形式中，接触区域的至少一个包括金属或者金属合金。合适的金属例如是钯、铂、镍、金、银、铝、铑、钛或者具有这些材料至少之一的合金。
下部接触区域43优选借助导电材料例如焊剂或者导电粘合剂固定在支承衬底3上。
在一个优选的实施形式中，支承体3包括半导体材料如硅、碳化硅、砷化镓、氮化镓或者锗。支承体3的在ESD防护装置2之外的部分区域32是导电的。在此，可以通过p掺杂或者n掺杂来提高导电性。为了电接触，支承体3在与半导体层序列1背离的侧上具有电连接面42。该连接面42可以与电路板的印制导线结构相连。
图2示出了根据图1的半导体芯片的俯视图。半导体层序列1的与支承体3背离的层12覆盖所示出的区域的大部分。此外，可以看到上部电接触区域41和电连接面44。连接面44在此可以实施为金属化的层-所谓的接合垫，其例如包括金。导电的连接例如接合线可以焊接到连接面44上，该接合线在其另一端部可以与在电路板上的另外的连接区域电连接。
支承体3在该视图的边缘区域中并未被半导体层序列1覆盖并且于是可以在俯视图中看出。在该俯视图的下左角部，半导体层序列1具有凹处。在此，存在ESD防护装置2，其被绝缘层6覆盖。电导体结构5穿通绝缘层6将ESD防护装置2与半导体层序列1的上部接触区域41相连。
图3示出了类似图1的发光二极管芯片的一个实施例。支承体3在此被n掺杂。从支承体3的朝着半导体层序列1的侧来看，阻挡层31伸到支承体3中大约50％。阻挡层31通过沟来形成，该沟例如填充以氮化硅或者填充空气。ESD防护装置2的p掺杂的部分区域21通过阻挡层31与支承体3的剩余的部分区域32分离，也就是说，部分区域21、32的材料并不直接彼此接触。此外，在与半导体层序列1的生长方向平行的方向上相叠地存在ESD防护装置2的部分区域21、32。
在根据图4的实施例中，阻挡层31通过在ESD防护装置2的p掺杂的部分区域21和n掺杂的部分区域22以及支承体3的剩余的部分区域32之间的pn结来形成。半导体层序列1的朝着支承体3的层13在该情况中优选被p掺杂，半导体层序列的与支承体3背离的层12优选n掺杂。
在发光二极管芯片的正常运行中，在支承体3上例如施加有正电压而在上部接触区域41上施加有负电压。这样，电流经过上部接触区域41、经过n掺杂的层12、经过有源层11、经过p掺杂的层13和经过下部接触区域43以及必要时经过支承体3。由于p掺杂的部分区域21与作为阴极连接的上部接触区域41相连，所以在发光二极管芯片的正常运行中没有出现从p掺杂的部分区域21至n掺杂的部分区域22的电流。
如果发光二极管芯片未工作，则没有施加限定的外部电压，于是在出现半导体层序列1的截止方向上的电压时在ESD情况下电流可以经掺杂的部分区域21、22流出，使得避免了对发光二极管芯片的损毁。
在图5中示意性地示出了阻挡层31的制造方法。根据图5A，在支承体3上结构化地施加光刻胶9。其中要形成阻挡层31的区域未被光刻胶9覆盖。
根据图5B，通过深反应离子刻蚀进行刻蚀，使得在未被光刻胶覆盖的区域中去除支承体3的材料并且得到沟7。然而该沟仅仅具有小的深度。
在接下来的工艺步骤中，如图5C中所示地，在光刻胶9上以及在沟7上施加钝化物90。
如在图5D中可看出的那样，在待刻蚀的区域中的钝化物90被去除，使得在接下来的刻蚀步骤中使沟7变深。
根据图5C和5D的方法步骤频繁重复，直至达到沟7的所希望的深度，参见图5E。
最后，钝化物90和光刻胶9被去除，使得暴露具有所希望的深度的支承体3和沟7。由于对沟7的重复刻蚀，所以沟7的壁8具有结构化部。该结构化部例如在可选的、另外的将材料引入沟7中的方法步骤中能够实现材料更好地附着到壁8上并且因此附着在沟7中。
在此所描述的本发明并不受到参照实施例的描述的限制。更确切地说，本发明包括任意新特征以及这些特征的任意组合，尤其是包括权利要求中的特征的任意组合，即使该特征或者该组合本身并未明确地在权利要求或实施例中进行说明。
本专利申请要求德国专利102007061479.0的优先权，其公开内容通过引用结合于此。

Claims (9)

1.一种发光二极管芯片，其具有：半导体层序列(1)，该半导体层序列位于支承体(3)上；以及ESD防护装置(2)，其保护发光二极管芯片免受过压影响，
-其中ESD防护装置(2)通过对支承体(3)的确定的部分区域(21，22)的掺杂来产生，
-ESD防护装置(2)的掺杂的部分区域(21，22)通过阻挡层(31)与支承体(3)的其余部分区域(32)分离，
-ESD防护装置(2)借助导电结构(5)与半导体层序列(1)相连，
-半导体层序列(1)至少部分地被绝缘层(6)覆盖，在该绝缘层(6)上存在电导体结构(5)，以及
-阻挡层(31)通过填充有氧化硅或者氮化硅的沟(7)形成，或者形成阻挡层(31)的沟(7)填充有气体。
2.根据权利要求1所述的发光二极管芯片，其中ESD防护装置(2)构建为二极管。
3.根据权利要求2所述的发光二极管芯片，其中ESD防护装置(2)构建为齐纳二极管。
4.根据权利要求1至3之一所述的发光二极管芯片，其中半导体层序列(1)和衬底(3)至少部分被绝缘层(6)覆盖，在该绝缘层上存在电导体结构(5)。
5.根据权利要求1至3之一所述的发光二极管芯片，其中电导体结构(5)通过溅射、气相淀积或电镀沉积来产生。
6.根据权利要求1至3之一所述的发光二极管芯片，其中ESD防护装置(2)在与半导体层序列(1)的生长方向平行的方向上具有至少一个n掺杂的部分区域(22)和至少一个p掺杂的部分区域(21)。
7.根据权利要求1至3之一所述的发光二极管芯片，其中ESD防护装置(2)的掺杂的部分区域(21，22)通过阻挡层(31)与支承体(3)的剩余的部分区域(32)完全分离并且不与该剩余的部分区域直接电接触。
8.根据权利要求1至3之一所述的发光二极管芯片，其中阻挡层(31)在平行于半导体层序列(1)的生长方向的方向上伸入支承体(3)至少达到20％并且最高达到80％。
9.根据权利要求1至3之一所述的发光二极管芯片，其中沟(7)通过深反应离子刻蚀来产生并且具有结构化的壁(8)。
CN2008801225429A 2007-12-20 2008-12-09 具有过压保护的发光二极管芯片 Expired - Fee Related CN101904006B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007061479.0 2007-12-20
DE102007061479A DE102007061479A1 (de) 2007-12-20 2007-12-20 Leuchtdiodenchip mit Überspannungsschutz
PCT/DE2008/002058 WO2009079983A1 (de) 2007-12-20 2008-12-09 Leuchtdiodenchip mit überspannungsschutz

Publications (2)

Publication Number Publication Date
CN101904006A CN101904006A (zh) 2010-12-01
CN101904006B true CN101904006B (zh) 2012-07-18

Family

ID=40456760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801225429A Expired - Fee Related CN101904006B (zh) 2007-12-20 2008-12-09 具有过压保护的发光二极管芯片

Country Status (7)

Country Link
US (1) US8237192B2 (zh)
EP (1) EP2223336B1 (zh)
KR (1) KR101517261B1 (zh)
CN (1) CN101904006B (zh)
DE (1) DE102007061479A1 (zh)
TW (1) TWI414082B (zh)
WO (1) WO2009079983A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009006177A1 (de) 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
CN102693973A (zh) * 2011-03-24 2012-09-26 新灯源科技有限公司 发光二极管照明装置
US9000453B2 (en) 2011-06-28 2015-04-07 Osram Sylvania Inc. Electrostatic discharge protection for electrical components, devices including such protection and methods for making the same
CN104885219A (zh) * 2012-12-21 2015-09-02 奥斯兰姆施尔凡尼亚公司 用于电部件的静电放电保护、包括这样的保护的器件和用于制作器件的方法
KR102038442B1 (ko) * 2013-09-24 2019-10-30 엘지이노텍 주식회사 발광 소자
DE102015111040A1 (de) * 2015-07-08 2017-01-12 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von zumindest zwei Komponenten
TWI578576B (zh) 2015-12-30 2017-04-11 隆達電子股份有限公司 發光二極體晶片
TWI617056B (zh) 2016-10-28 2018-03-01 隆達電子股份有限公司 發光二極體晶片
DE102017122111B4 (de) 2017-09-25 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536145A (en) * 2004-04-29 2005-11-01 United Epitaxy Co Ltd Light emitting diode and method of the same
EP1601019A2 (en) * 2004-05-26 2005-11-30 LumiLeds Lighting U.S., LLC Light emitting diode chip with integrated diode for electrostatic discharge protection
WO2007122548A2 (en) * 2006-04-20 2007-11-01 Nxp B.V. Thermal isolation of electronic devices in submount used for leds lighting applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591661A (en) * 1992-04-07 1997-01-07 Shiota; Philip Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures
WO1998034285A1 (fr) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6621126B2 (en) * 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
US7057215B1 (en) 2002-08-02 2006-06-06 National Semiconductor Corporation PMOS based LVTSCR and IGBT-like structure
US8154030B2 (en) * 2004-10-01 2012-04-10 Finisar Corporation Integrated diode in a silicon chip scale package
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
DE102006022105B4 (de) * 2006-05-11 2012-03-08 Infineon Technologies Ag ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536145A (en) * 2004-04-29 2005-11-01 United Epitaxy Co Ltd Light emitting diode and method of the same
EP1601019A2 (en) * 2004-05-26 2005-11-30 LumiLeds Lighting U.S., LLC Light emitting diode chip with integrated diode for electrostatic discharge protection
WO2007122548A2 (en) * 2006-04-20 2007-11-01 Nxp B.V. Thermal isolation of electronic devices in submount used for leds lighting applications

Also Published As

Publication number Publication date
CN101904006A (zh) 2010-12-01
KR101517261B1 (ko) 2015-05-04
EP2223336B1 (de) 2016-07-20
WO2009079983A1 (de) 2009-07-02
KR20100101147A (ko) 2010-09-16
DE102007061479A1 (de) 2009-06-25
US8237192B2 (en) 2012-08-07
TW200943589A (en) 2009-10-16
US20100270578A1 (en) 2010-10-28
TWI414082B (zh) 2013-11-01
EP2223336A1 (de) 2010-09-01

Similar Documents

Publication Publication Date Title
CN101904006B (zh) 具有过压保护的发光二极管芯片
CN102428581B (zh) 光电子器件
CN102227807B (zh) 发射辐射的半导体芯片及其制造方法
CN101375421B (zh) 半导体发光装置及其制造方法
US8026576B2 (en) Wiring board
CN104737314B (zh) 光电子半导体构件
CN102790017A (zh) 半导体部件和制造半导体部件的方法
CN103250247B (zh) 用于光电子半导体芯片的载体和半导体芯片
CN103370779B (zh) 支承衬底和用于制造半导体芯片的方法
CN102439713A (zh) 具有电隔离背表面的凸点自隔离的GaN晶体管芯片
CN105826366A (zh) 半导体器件
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100306858B1 (ko) 반도체장치및그제조방법
US10600777B1 (en) Semiconductor device
EP1672701B1 (en) Method for fabricating and packaging Zener diodes
EP2228844B1 (en) Light emitting apparatus, and method for manufacturing the same, and lighting system with the light emitting apparatus
JP4257526B2 (ja) 半導体装置
US10424565B2 (en) Semiconductor chip for protecting against electrostatic discharges
KR100449180B1 (ko) 반도체소자의정전기방지회로용트랜지스터구조
CN102460696B (zh) 光电子半导体器件
CN112490241A (zh) 半导体装置
JP5265932B2 (ja) 半導体装置
CN115274863A (zh) 一种用于车载过压保护的纵向结构tvs芯片及制作方法
KR20040098591A (ko) 단일 반도체 소자 및 그의 제조 방법
US20160163659A1 (en) Radio frequency device protected against overvoltages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20191209

CF01 Termination of patent right due to non-payment of annual fee