CN112490241A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN112490241A CN112490241A CN201911356286.6A CN201911356286A CN112490241A CN 112490241 A CN112490241 A CN 112490241A CN 201911356286 A CN201911356286 A CN 201911356286A CN 112490241 A CN112490241 A CN 112490241A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- conductive member
- semiconductor layer
- semiconductor device
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 50
- 230000000694 effects Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
实施方式提供即使被施加应力也能够抑制电阻元件的电阻值的变动，并能够谋求面积的小型化的半导体装置。半导体装置具备：第1导电型的半导体层；第2导电型的第1半导体部分，设置于半导体层中；第1导电部件，上端到达半导体层的上表面，下端连接于第1半导体部分；第2导电部件，上端到达半导体层的上表面，下端连接于第1半导体部分；以及绝缘部件，至少一部分设置于第1导电部件与第2导电部件之间。第1导电部件的从上端到下端的长度，比在与半导体层的上表面平行的方向而且是从第1导电部件朝向第2导电部件的方向上的第1导电部件的长度、第1导电部件与第2导电部件之间的距离及第2导电部件的长度的合计长度长。
Description
【关联申请】
本申请享受以日本专利申请2019－166231号(申请日：2019年9月12日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
在半导体装置中，作为电路的构成要素，而设置有电阻元件。在对芯片施加应力时，电阻元件的电阻值变动。对于电阻元件，要求电阻值的稳定化和面积的小型化。
发明内容
实施方式提供即使被施加应力也能够抑制电阻元件的电阻值的变动，并能够谋求面积的小型化的半导体装置。
实施方式的半导体装置具备：第1导电型的半导体层；第2导电型的第1半导体部分，设置于上述半导体层中；第1导电部件，上端到达上述半导体层的上表面，下端连接于上述第1半导体部分；第2导电部件，上端到达上述半导体层的上表面，下端连接于上述第1半导体部分；第1绝缘膜，覆盖上述第1导电部件的侧面；以及第2绝缘膜，覆盖上述第2导电部件的侧面。上述第1导电部件的从上端到下端的长度，比在与上述半导体层的上表面平行的方向而且是从上述第1导电部件朝向上述第2导电部件的方向上的上述第1导电部件的长度、上述第1导电部件与上述第2导电部件之间的距离及上述第2导电部件的长度的合计长度长。
实施方式的半导体装置具备：第1导电型的半导体层；第2导电型的半导体部分，设置于上述半导体层内，到达上述半导体层的上表面；以及绝缘部件，将上述半导体部分的上部分割为第1部分和第2部分。上述绝缘部件的上下方向上的长度，比从上述第1部分朝向上述第2部分的方向上的上述半导体部分的长度长。
附图说明
图1中(a)是表示第1实施方式的半导体装置的俯视图，(b)是基于(a)所示的A－A’线的剖视图。
图2中(a)是示意性地表示包含第1实施方式的半导体装置的半导体封装的剖视图，(b)是表示比较例的半导体装置的剖视图，(c)是表示第1实施方式的半导体装置的剖视图。
图3是表示第2实施方式的半导体装置的剖视图。
图4是表示第3实施方式的半导体装置的俯视图。
图5中(a)是表示第4实施方式的半导体装置的俯视图，(b)是基于(a)所示的B－B’线的剖视图。
图6中(a)是表示第5实施方式的半导体装置的俯视图，(b)是基于(a)所示的C－C’线的剖视图。
图7中(a)是表示第6实施方式的半导体装置的俯视图，(b)是基于(a)所示的D－D’线的剖视图。
图8中(a)是表示第7实施方式的半导体装置的俯视图，(b)是基于(a)所示的E－E’线的剖视图。
具体实施方式
＜第1实施方式＞
以下，对第1实施方式进行说明。
图1的(a)是表示本实施方式的半导体装置的俯视图，(b)是基于(a)所示的A－A’线的剖视图。
如图1的(a)及(b)所示，在本实施方式的半导体装置1中，设置有由导电型为p型的硅(Si)构成的半导体层20。半导体层20例如是半导体基板或者其上部。在半导体层20的内部，设置有包含导电型为例如n型的硅的半导体部分21。半导体部分21与半导体层20的上表面20a分离。
以下，为了便于说明，采用XYZ正交坐标系。将与半导体层20的上表面20a平行的方向而且是相互的正交方向作为“X方向”及“Y方向”，将与上表面20a正交的方向作为“Z方向”。另外，将Z方向中的、从半导体层20的内部朝向上表面20a的方向也称为“上”，将其反方向也称为“下”，但该表现是方便的表现，与重力的方向无关。
在半导体层20中，2枚导电部件23及24在X方向上相互分离而设。导电部件23及24由导电材料构成，例如，由包含杂质的多晶硅构成。导电部件23及24的形状分别为例如沿着YZ平面扩展的平板状。导电部件23的上端23a及导电部件24的上端24a到达半导体层20的上表面20a。另一方面，导电部件23的下端23b连接于半导体部分21的某部分21a，导电部件24的下端24b连接于半导体部分21的其他的部分21b。下端24b与下端23b在X方向上分离。在本说明书中，所谓的“连接”，意味着电连接。
例如，导电部件23的高度，即，Z方向上的长度Lz23比导电部件23的宽度即Y方向上的长度Ly23长。另外，长度Ly23比导电部件23的厚度即X方向上的长度Lx23长。因此，Lz23＞Ly23＞Lx23。另外，长度Ly23也可以比长度Lz23长。
另外，在半导体装置1中，作为绝缘部件而设置有由例如硅氧化物(SiO)构成的绝缘膜25及26。绝缘膜25的形状是大致四方筒状，覆盖导电部件23的侧面，不覆盖导电部件23的上端23a及下端23b。同样地，绝缘膜26的形状也是大致四方筒状，覆盖导电部件24的侧面，不覆盖导电部件24的上端24a及下端24b。通过绝缘膜25，导电部件23与半导体层20绝缘，通过绝缘膜26，导电部件24与半导体层20绝缘。绝缘膜25与绝缘膜26相互分离。在绝缘膜25与绝缘膜26之间，配置有半导体层20的一部分及半导体部分21的一部分。绝缘膜25的一部分及绝缘膜26的一部分配置于导电部件23与导电部件24之间。
半导体部分21的形状例如是以部分21a为中心的椭圆体与以部分21b为中心的椭圆体相叠加的形状。这样的形状的半导体部分21例如通过如下处理而形成：形成用于将导电部件23及24埋入的沟槽，经由这些沟槽将成为施主的杂质进行离子注入，在沟槽内埋入导电部件23及24等，实施热处理而使杂质扩散并且活性化。但是，半导体部分21的形状不限定于上述的例子。例如，半导体部分21的形状可以是长方体或接近长方体的形状。
将X方向上的导电部件23与导电部件24之间的距离设为Sx。如上述那样，X方向上的导电部件23的长度是Lx23。将X方向上的导电部件24的长度设为Lx24。将X方向上的导电部件23的长度Lx23、导电部件23与导电部件24之间的距离Sx及导电部件24的长度Lx24的合计长度设为Lx11。另一方面，导电部件23的从上端23a到下端23b的长度是Lz23。并且，长度Lz23比长度Lx11长。即，Lz23＞Lx11＝Lx23+Sx+Lx24。例如，导电部件23的形状与导电部件24的形状大致相同。因此，长度Lx23与长度Lx24大致相等。
在半导体层20上设置有接触部件31及32。接触部件31的下端连接于导电部件23的上端23a，接触部件32的下端连接于导电部件24的上端24a。接触部件31及32由金属材料例如钨(W)、铝(Al)或铜(Cu)等构成。接触部件31及32的电阻率比导电部件23及24的电阻率低。
在接触部件31上设置有布线33，该布线33连接于接触部件31的上端。在接触部件32上设置有布线34，该布线34连接于接触部件32的上端。在半导体层20上设置有由例如硅氧化物构成的层间绝缘膜30。层间绝缘膜30覆盖接触部件31及32以及布线33及34。另外，在图1的(a)中，为了便于图示，将层间绝缘膜30省略。关于后述的其他的俯视图也是同样的。
接下来，对本实施方式的半导体装置1的动作进行说明。
对p型的半导体层20施加基准电位例如接地电位(GND)。另一方面，经由布线33、接触部件31及导电部件23，对n型的半导体部分21施加比半导体层20更高的电位。由此，半导体层20与半导体部分21之间，被施加反向偏压。其结果，在半导体层20与半导体部分21的界面形成耗尽层，半导体部分21与半导体层20电分离。
由此，由导电部件23、半导体部分21及导电部件24构成的电流路径与半导体层20电分离，形成电阻元件11。如上述那样，导电部件23的Z方向上的长度Lz23比长度Lx11长。因此，在电阻元件11中能够增大整体的电阻成分中的Z方向的电阻成分的比例。
接下来，对本实施方式的效果进行说明。
图2中(a)是示意性地表示包含本实施方式的半导体装置的半导体封装的剖视图，(b)是表示比较例的半导体装置的剖视图，(c)是表示本实施方式的半导体装置的剖视图。
如图2的(a)所示，在半导体封装90中，半导体装置1被模压于树脂部件91内。通过模压工序等，半导体装置1从树脂部件90受到弯曲应力，而在例如Z方向上挠曲。由此，在半导体装置1中，产生X方向的应力。
如图2的(b)所示，在比较例的半导体装置101中，在p型的半导体层120上设置有n型的半导体区域121，在半导体区域121的X方向中央部上设置有STI(Shallow TrenchIsolation：元件分离绝缘膜)122。由此，在半导体装置101中形成有横型的电阻元件111。在电阻元件111中，电流路径I的大部分在X方向上延伸。因此，在横型的电阻元件111中，被施加应力的方向(X方向)与电流路径I的大部分延伸的方向(X方向)一致。其结果，电流路径I的电阻率容易受应力的影响。因此，因为在模压工序等中产生的应力，电阻元件111的电阻值容易变动。
与此相对，如图2的(c)所示，在本实施方式的半导体装置1中，电阻元件11的电流路径I的大部分沿着Z方向。因此，不易受到在X方向上施加的应力的影响。其结果，即使因为模压工序等而对半导体装置1施加了X方向的应力，也能够抑制电阻元件11的电阻值的变动。
这样，在本实施方式的半导体装置1中，在电阻元件11中能够增大Z方向的电阻成分。由此，即使对半导体装置1施加X方向的应力，也能够抑制导电部件23及24中的栅格应变，能够抑制电阻率的变动。因此，导电部件23及24的电阻率不易受到应力的影响，电阻元件11的电阻值稳定。
另外，由于使电阻元件11的Z方向的长度(Lz23)比X方向的长度(Lx11)长，因此能够减少半导体装置1中的电阻元件11所占的面积。其结果，能够实现半导体装置1的小型化及高集成化。
另外，在本实施方式中，示出了将半导体层20的导电型设为p型，并将半导体部分21的导电型设为n型的例子，但也可以将半导体层20的导电型设为n型，将半导体部分21的导电型设为p型。在此情况下，对半导体部分21施加比半导体层20低的电位。由此，n型的半导体层20与p型的半导体部分21之间被施加反向偏压，能够使半导体部分21与半导体层20电分离。
另外，在本实施方式中，示出了通过多晶硅形成导电部件23及24的例子，但不限定于此。例如，导电部件23及24既可以由单晶硅或金属硅化物等的包含硅的导电材料形成，也可以由金属或金属化合物等的包含金属的导电材料形成。导电部件23及24能够由具有适当的电阻率的导电材料形成。并且，导电部件23及24的形状也不限定于平板状，例如可以是在Z方向延伸的柱状。
＜第2实施方式＞
接下来，对第2实施方式进行说明。
图3是表示本实施方式的半导体装置的剖视图。
如图3所示，在本实施方式的半导体装置2中，电阻元件11a及11b串联地连接。电阻元件11a及11b各自的构成与第1实施方式中的电阻元件11的构成是同样的。在半导体装置2中，在层间绝缘膜30中设置有布线35，该布线35连接于与电阻元件11a连接的接触部件32和与电阻元件11b连接的接触部件31。
根据本实施方式，通过将电阻元件11a及电阻元件11b串联地连接，由此作为整体，能够实现较大的电阻值。本实施方式的上述以外的构成、动作及效果与第1实施方式是同样的。另外，在半导体装置中，也可以将3个以上的电阻元件串联地连接。
＜第3实施方式＞
接下来，对第3实施方式进行说明。
图4是表示本实施方式的半导体装置的俯视图。
如图4所示，在本实施方式的半导体装置3中，设置有多个电阻元件11，沿着X方向及Y方向排列为矩阵状。并且，电阻元件11彼此通过在X方向上延伸的布线36及在Y方向上延伸的布线37而连接，由此全部的电阻元件11串联地连接。
根据本实施方式，通过将多个电阻元件11串联地连接，由此能够获得更大的电阻值。另外，通过使多个电阻元件11沿着X方向及Y方向排列为矩阵状，由此能够将多个电阻元件11配置于规定的区域内。本实施方式的上述以外的构成、动作及效果与第1实施方式是同样的。
＜第4实施方式＞
接下来，对第4实施方式进行说明。
图5中(a)是表示本实施方式的半导体装置的俯视图，(b)是基于(a)所示的B－B’线的剖视图。
如图5的(a)及(b)所示，在本实施方式的半导体装置4中，在p型的半导体层20内设置有n型的半导体部分40。半导体部分40例如通过包括成为施主的杂质的硅而形成。半导体部分40的上表面到达半导体层20的上表面20a。半导体部分40的Z方向上的长度Lz40比半导体部分40的X方向上的长度Lx40长。
在通过离子注入法形成半导体部分40的情况下，半导体部分40的形状例如为多个椭圆体在Z方向叠加后的形状。相邻的椭圆体彼此一部分重叠。另一方面，在通过外延生长法形成半导体部分40的情况下，半导体部分40的形状为例如大致长方体。图5的(a)及(b)示出了通过离子注入法形成半导体部分40的情况。在此情况下，半导体部分40的X方向上的长度Lx40设为椭圆体间的中间变细的部分的值。但是，半导体部分40的形状不限定于此。半导体部分40的形状例如可以为长方体，也可以为圆柱形，还可以为长圆柱形。
在半导体层20内，设置有绝缘部件41。绝缘部件41例如由硅氧化物等的绝缘材料形成。绝缘部件41的形状是沿着YZ平面扩展的板状。绝缘部件41的高度即Z方向上的长度Lz41，比绝缘部件41的宽度即Y方向上的长度Ly41长。长度Ly41比绝缘部件41的厚度即X方向上的长度Lx41长。因此，Lz41＞Ly41＞Lx41。另外，长度Ly41可以比长度Lz41长。
在Z方向上，绝缘部件41的长度Lz41比半导体部分40的长度Lz40短。因此，绝缘部件41在Z方向不贯穿半导体部分40，在绝缘部件41的下方也配置有半导体部分40的一部分。在Y方向上，绝缘部件41的长度Ly41比半导体部分40的长度Ly40长。绝缘部件41在Y方向上贯穿半导体部分40的上部。在X方向上，绝缘部件41的长度Lx41比半导体部分40的长度Lx40短。半导体部分40配置于绝缘部件41的X方向两侧。
这样，绝缘部件41将半导体部分40的上部分割为部分42和部分44。将半导体部分40中在绝缘部件41的下方配置的部分作为部分43。即，半导体部分40具有在绝缘部件41的X方向的一方侧配置的部分42、在绝缘部件41的下方配置的部分43及在绝缘部件41的X方向的另一方侧配置的部分44。通过部分42、部分43及部分44，形成在绝缘部件41的下方迂回的电流路径，通过该电流路径形成电阻元件12。
半导体部分40的部分42相当于第1导电部件，部分43相当于第1半导体部分，部分44相当于第2导电部件。但是，部分42、部分43及部分44通过相同的半导体材料一体地形成。另外，部分42、部分43及部分44与绝缘部件41接触。
部分42(第1导电部件)的从上端到下端的长度，与绝缘部件41的Z方向上的长度Lz41相等。从部分42(第1导电部件)朝向部分44(第2导电部件)的方向是X方向。将X方向上的部分42(第1导电部件)的长度设为长度Lx42，将X方向上的部分44(第2导电部件)的长度设为长度Lx44。X方向上的部分42(第1导电部件)与部分44(第2导电部件)之间的距离，与绝缘部件41的X方向上的长度Lx41相等。长度Lx42、长度Lx41及长度Lx44的合计长度，与半导体部分40的X方向上的长度Lx40相等。并且，在半导体装置4中，部分42(第1导电部件)的从上端到下端的长度(Lz41)比半导体部分40的X方向上的长度Lx40长。即，Lz41＞Lx40＝Lx42+Lx41+Lx44。
在半导体层20上，设置有接触部件31及32、布线33及34以及层间绝缘膜30。接触部件31连接于半导体部分40的部分42的上端，接触部件32连接于部分44的上端。
接下来，对本实施方式的半导体装置4的动作进行说明。
对p型的半导体层20施加基准电位例如接地电位(GND)。另一方面，经由布线33及接触部件31，对n型的半导体部分40施加比半导体层20高的电位。由此，半导体层20与半导体部分40之间，被施加反向偏压。其结果，半导体部分40与半导体层20电分离。
由此，由半导体部分40的部分42、部分43及部分44构成的电流路径从半导体层20分离，形成电阻元件12。如上述那样，部分42的Z方向上的长度(Lz41)比半导体部分40的X方向上的长度(Lx40)长，因此在电阻元件12中也能够增大整个电阻中的Z方向的电阻成分的比例。
接下来，对本实施方式的效果进行说明。
在本实施方式中也是，在电阻元件12中，能够增大Z方向的电阻成分。由此，即使对半导体装置4施加X方向的应力，部分42及44的电阻率也不易受到应力的影响，电阻元件12的电阻值稳定。本实施方式的上述以外的构成、动作及效果与第1实施方式是同样的。
另外，在本实施方式中，示出了将半导体层20的导电型设为p型并将半导体部分40的导电型设为n型的例子，但也可以将半导体层20的导电型设为n型，并将半导体部分40的导电型设为p型。在此情况下，对半导体部分40施加比半导体层20低的电位。由此，能够对n型的半导体层20与p型的半导体部分40之间施加反向偏压，而使半导体部分40与半导体层20电分离。
＜第5实施方式＞
接下来，对第5实施方式进行说明。
图6中(a)是表示本实施方式的半导体装置的俯视图，(b)是基于(a)所示的C－C’线的剖视图。
如图6的(a)及(b)所示，在本实施方式的半导体装置5中，在绝缘部件41的内部形成有空隙46。空隙46与绝缘部件41的表面分离。
在本实施方式中，空隙46吸收对半导体装置5施加的应力。由此，进一步降低应力对半导体部分40的电阻率造成的影响，电阻元件12的电阻值更稳定。本实施方式的上述以外的构成、动作及效果与第4实施方式是同样的。
＜第6实施方式＞
接下来，对第6实施方式进行说明。
图7中(a)是表示本实施方式的半导体装置的俯视图，(b)是基于(a)所示的D－D’线的剖视图。
如图7的(a)及(b)所示，在本实施方式的半导体装置6中，电阻元件12a及12b串联地连接。电阻元件12a及12b的各自的构成与第5实施方式中的电阻元件12的构成是同样的。在半导体装置6中，在层间绝缘膜30中设置有布线35，该布线35连接于与电阻元件12a连接的接触部件32和与电阻元件12b连接的接触部件31。
根据本实施方式，通过将电阻元件12a及电阻元件12b串联地连接，由此作为整体，能够实现较大的电阻值。本实施方式的上述以外的构成、动作及效果与第5实施方式是同样的。
＜第7实施方式＞
接下来，对第7实施方式进行说明。
图8中(a)是表示本实施方式的半导体装置的俯视图，(b)是基于(a)所示的E－E’线的剖视图。
如图8的(a)及(b)所示，本实施方式的半导体装置7与第6实施方式的半导体装置6(参照图7的(a)及(b))相比较，不同点在于，代替绝缘部件41而设置有绝缘部件51。
绝缘部件51的形状不是平板状，而是从Z方向观看为8字形的筒状。在各绝缘部件51上形成有2个贯通孔52及53。贯通孔52及53在Z方向上贯穿绝缘部件51。并且，在贯通孔52内配置有半导体部分40的部分42，在贯通孔53内配置有半导体部分40的部分44。另外，在绝缘部件51的下方配置有半导体部分40的部分43。部分42、部分43及部分44作为1个半导体部分40，而通过例如n型的半导体材料一体地形成。在本实施方式中，示出了半导体部分40的形状为长方体的例子。但是，半导体部分40的形状不限定于此。
在绝缘部件51内，形成有空隙54。空隙54的形状在从Z方向观看时为包围贯通孔52及53的8字形。另外，空隙54可以不形成，也可以部分形成。
在本实施方式中，绝缘部件51包围半导体部分40的部分42及部分44。由此，能够将部分42及44与半导体层20可靠地分离。另外，由于在部分42及部分44内未形成耗尽层，因此能够精密地设定电流路径的有效的截面积，能够高精度地控制电阻元件12a及12b的电阻值。本实施方式的上述以外的构成、动作及效果与第6实施方式是同样的。
通过以上说明的实施方式，能够实现即使被施加应力也能够抑制电阻元件的电阻值的变动，并能够谋求面积的小型化的半导体装置。
以上，对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，意图不是限定发明的范围。这些新的实施方式，能够以其他各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形，包含在发明的范围及主旨中，并且包含在权利要求书记载的发明及其等同物的范围中。另外，上述的实施方式也能够相互组合而实施。
Claims (8)
1.一种半导体装置，具备：
第1导电型的半导体层；
第2导电型的第1半导体部分，设置于上述半导体层中；
第1导电部件，上端到达上述半导体层的上表面，下端连接于上述第1半导体部分；
第2导电部件，上端到达上述半导体层的上表面，下端连接于上述第1半导体部分；
第1绝缘膜，覆盖上述第1导电部件的侧面；以及
第2绝缘膜，覆盖上述第2导电部件的侧面，
上述第1导电部件的从上端到下端的长度，比在与上述半导体层的上表面平行的方向而且是从上述第1导电部件朝向上述第2导电部件的方向上的上述第1导电部件的长度、上述第1导电部件与上述第2导电部件之间的距离及上述第2导电部件的长度的合计长度长。
2.如权利要求1所述的半导体装置，
还具备第1接触部件，该第1接触部件设置于上述半导体层上，连接于上述第1导电部件的上述上端，电阻率比上述第1导电部件的电阻率低。
3.如权利要求1所述的半导体装置，
上述第1导电部件及上述第2导电部件包含硅。
4.一种半导体装置，具备：
第1导电型的半导体层；
第2导电型的半导体部分，设置于上述半导体层内，到达上述半导体层的上表面；以及
绝缘部件，将上述半导体部分的上部分割为第1部分和第2部分，
上述绝缘部件的上下方向上的长度，比从上述第1部分朝向上述第2部分的方向上的上述半导体部分的长度长。
5.如权利要求4所述的半导体装置，
上述绝缘部件内形成有空隙。
6.如权利要求4所述的半导体装置，
从上述上下方向看时，上述绝缘部件包围上述第1部分及上述第2部分。
7.如权利要求1～6中任一项所述的半导体装置，
上述半导体层与上述第1半导体部分之间被施加反向偏压。
8.如权利要求1～6中任一项所述的半导体装置，还具备：
上述第2导电型的第2半导体部分，设置于上述半导体层中，与上述第1半导体部分分离；
第3导电部件，上端到达上述半导体层的上表面，下端连接于上述第2半导体部分；
第4导电部件，上端到达上述半导体层的上表面，下端连接于上述第2半导体部分；以及
布线，连接于上述第2导电部件的上端与上述第3导电部件的上端之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-166231 | 2019-09-12 | ||
| JP2019166231A JP7157027B2 (ja) | 2019-09-12 | 2019-09-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112490241A true CN112490241A (zh) | 2021-03-12 |
| CN112490241B CN112490241B (zh) | 2024-06-25 |
Family
ID=74863189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911356286.6A Active CN112490241B (zh) | 2019-09-12 | 2019-12-25 | 半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11404547B2 (zh) |
| JP (1) | JP7157027B2 (zh) |
| CN (1) | CN112490241B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177456A (ja) * | 1987-01-16 | 1988-07-21 | Nec Corp | 半導体装置 |
| JPH02299261A (ja) * | 1989-05-15 | 1990-12-11 | Seiko Epson Corp | 半導体装置 |
| US20080213972A1 (en) * | 2002-08-14 | 2008-09-04 | Advanced Analogic Technologies, Inc. | Processes for forming isolation structures for integrated circuit devices |
| US20080237783A1 (en) * | 2007-03-28 | 2008-10-02 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
| CN101326639A (zh) * | 2005-12-06 | 2008-12-17 | 意法半导体有限公司 | 集成电路中的电阻器 |
| JP2010027874A (ja) * | 2008-07-18 | 2010-02-04 | Sony Corp | 半導体装置とその製造方法 |
| KR20110079018A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 동부하이텍 | 반도체 소자의 저항 소자 제조방법 |
| US20150270256A1 (en) * | 2014-03-21 | 2015-09-24 | Texas Instruments Incorporated | Segmented npn vertical bipolar transistor |
| JP2019009345A (ja) * | 2017-06-27 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196757A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置 |
| JPH07112005B2 (ja) | 1986-11-10 | 1995-11-29 | 日本電気株式会社 | 半導体装置 |
| US4962365A (en) * | 1989-03-30 | 1990-10-09 | Texas Instruments Incorporated | Integrated circuit trench resistor |
| JPH04112565A (ja) | 1990-08-31 | 1992-04-14 | Nec Corp | 半導体抵抗素子及びその製造方法 |
| CA2092370C (en) | 1993-03-24 | 1997-03-18 | John M. Boyd | Forming resistors for integrated circuits |
| US5981995A (en) * | 1997-06-13 | 1999-11-09 | Advanced Micro Devices, Inc. | Static random access memory cell having buried sidewall transistors, buried bit lines, and buried vdd and vss nodes |
| JP3528750B2 (ja) | 2000-03-16 | 2004-05-24 | 株式会社デンソー | 半導体装置 |
| JP2002009245A (ja) * | 2000-06-21 | 2002-01-11 | Nec Corp | 誘電体分離型半導体装置 |
| JP2002076311A (ja) | 2000-09-01 | 2002-03-15 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2003303960A (ja) * | 2002-04-09 | 2003-10-24 | Sanyo Electric Co Ltd | 縦型ｍｏｓ半導体装置およびその製造方法 |
| US7084483B2 (en) * | 2004-05-25 | 2006-08-01 | International Business Machines Corporation | Trench type buried on-chip precision programmable resistor |
| JP2009272453A (ja) * | 2008-05-08 | 2009-11-19 | Sanyo Electric Co Ltd | トランジスタ、半導体装置及びその製造方法 |
| JP2012009545A (ja) * | 2010-06-23 | 2012-01-12 | Toshiba Corp | 半導体装置の製造方法 |
-
2019
- 2019-09-12 JP JP2019166231A patent/JP7157027B2/ja active Active
- 2019-12-25 CN CN201911356286.6A patent/CN112490241B/zh active Active
-
2020
- 2020-03-02 US US16/807,030 patent/US11404547B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177456A (ja) * | 1987-01-16 | 1988-07-21 | Nec Corp | 半導体装置 |
| JPH02299261A (ja) * | 1989-05-15 | 1990-12-11 | Seiko Epson Corp | 半導体装置 |
| US20080213972A1 (en) * | 2002-08-14 | 2008-09-04 | Advanced Analogic Technologies, Inc. | Processes for forming isolation structures for integrated circuit devices |
| CN101326639A (zh) * | 2005-12-06 | 2008-12-17 | 意法半导体有限公司 | 集成电路中的电阻器 |
| US20080237783A1 (en) * | 2007-03-28 | 2008-10-02 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
| JP2010027874A (ja) * | 2008-07-18 | 2010-02-04 | Sony Corp | 半導体装置とその製造方法 |
| KR20110079018A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 동부하이텍 | 반도체 소자의 저항 소자 제조방법 |
| US20150270256A1 (en) * | 2014-03-21 | 2015-09-24 | Texas Instruments Incorporated | Segmented npn vertical bipolar transistor |
| JP2019009345A (ja) * | 2017-06-27 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021044434A (ja) | 2021-03-18 |
| JP7157027B2 (ja) | 2022-10-19 |
| CN112490241B (zh) | 2024-06-25 |
| US20210083059A1 (en) | 2021-03-18 |
| US11404547B2 (en) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763359B2 (en) | Semiconductor device | |
| US8026576B2 (en) | Wiring board | |
| US7498636B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7786534B2 (en) | Semiconductor device having SOI structure | |
| US7915704B2 (en) | Schottky diode | |
| CN102439713A (zh) | 具有电隔离背表面的凸点自隔离的GaN晶体管芯片 | |
| US10643941B2 (en) | Semiconductor device | |
| CN114175236B (zh) | 氮化物半导体器件及其制造方法 | |
| KR101247425B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN113396482B (zh) | 半导体装置 | |
| US9853023B2 (en) | Semiconductor device and semiconductor package | |
| US10600777B1 (en) | Semiconductor device | |
| CN110911500B (zh) | 半导体装置 | |
| CN112490241B (zh) | 半导体装置 | |
| JP2018067663A (ja) | ダイオード素子 | |
| US20150340435A1 (en) | Multi-chip Package Module And A Doped Polysilicon Trench For Isolation And Connection | |
| KR102163602B1 (ko) | 실리콘-전도층-실리콘 스택 구조의 반도체 소자 | |
| CN113950737A (zh) | 具有增加的有源面积的晶体管半导体芯片 | |
| CN112185954B (zh) | 垂直式双极性晶体管装置 | |
| US11201240B2 (en) | Semiconductor device | |
| CN116666451A (zh) | 半导体器件以及半导体器件的制造方法 | |
| JP2009170731A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |