CN114175236B - 氮化物半导体器件及其制造方法 - Google Patents

氮化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN114175236B
CN114175236B CN202180004439.XA CN202180004439A CN114175236B CN 114175236 B CN114175236 B CN 114175236B CN 202180004439 A CN202180004439 A CN 202180004439A CN 114175236 B CN114175236 B CN 114175236B
Authority
CN
China
Prior art keywords
nitride
plane
conductive
slopes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004439.XA
Other languages
English (en)
Other versions
CN114175236A (zh
Inventor
曹凯
张雷
朱益峰
黄敬源
周春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114175236A publication Critical patent/CN114175236A/zh
Application granted granted Critical
Publication of CN114175236B publication Critical patent/CN114175236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种氮化物半导体器件包含半导体载体、第一氮化物基芯片和第一共形连接结构。第一氮化物基芯片配置于半导体载体之上。半导体载体具有第一平面。第一氮化物基芯片具有第二平面、第一导电垫和第一斜面。第一导电垫配置于第二平面中。第一斜面将第二平面连接到第一平面。第一共形连接结构配置于第一平面和第一氮化物基芯片上。在第二平面与第一斜面之间形成第一钝角。每个第一共形连接结构中覆盖第一氮化物基芯片的这些第一斜面中的一个和这些第一钝角中的一个，且电连接到第一导电垫。

Description

氮化物半导体器件及其制造方法
技术领域
本发明大体上涉及一种半导体器件。更确切地说，本发明涉及一种具有共形连接结构的氮化物半导体器件。
背景技术
近年来，例如高电子迁移率晶体管(HEMT)的氮化物半导体器件在例如高电力切换和高频率应用的半导体技术和装置的发展中已经非常普遍。这些装置利用两种具有不同带隙的材料之间的异质结界面，且电子累积在界面处并形成二维电子气体(2DEG)区，这满足高电力/频率装置的需求。除了HEMT之外，具有异质结构的装置的实例还包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。
由于氮化物半导体器件的大小和集成已经大有进展，因此装置上的电连接的密度也随之增大。目前，需要改进氮化物装置的连接的灵活性、密度、电阻和良率，由此使其适合于大批量生产。
发明内容
根据本公开的一个方面，提供一种具有多个共形连接结构的氮化物半导体器件。半导体器件包含半导体载体、第一氮化物基芯片和第一共形连接结构。第一氮化物基芯片配置于半导体载体之上。半导体载体具有第一平面。第一氮化物基芯片具有第二平面、多个第一导电垫和多个第一斜面。这些第一导电垫配置于第二平面中。这些第一斜面将第二平面连接到第一平面。这些第一共形连接结构配置于第一平面和第一氮化物基芯片上。多个第一钝角形成于第二平面与这些第一斜面之间。这些第一共形连接结构中的每一个覆盖第一氮化物基芯片的这些第一斜面中的一个和这些第一钝角中的一个，且电连接到第一导电垫。
根据本公开的另一方面，提供一种具有多个第一共形连接结构和位于这些第一共形连接结构上方的多个第二共形连接结构的氮化物半导体器件。氮化物半导体器件包含半导体载体、第一氮化物基芯片、多个第一共形连接结构、第二氮化物基芯片和多个第二共形连接结构。第一氮化物基芯片配置于半导体载体之上。半导体载体具有第一平面。第一氮化物基芯片具有第二平面和将第二平面连接到第一平面的多个第一斜面。第一共形连接结构配置于第一平面上且电连接到第一氮化物基芯片。第二氮化物基芯片配置于第一氮化物基芯片上方。第二氮化物基芯片具有第四平面和将第四平面连接到第二平面或第一斜面的多个第三斜面。这些第二共形连接结构配置于这些第一共形连接结构上且电连接到第二氮化物基芯片。这些第一共形连接结构中的每一个覆盖第一氮化物基芯片的这些第一斜面中的一个。这些第二共形连接结构中的每一个覆盖第二氮化物基芯片的这些第二斜面中的一个。
根据本公开的又一方面，提供一种制造半导体器件的方法。所述方法包含：提供可移除衬底；将半导体载体配置于可移除衬底上；将第一氮化物基芯片配置于半导体载体的第一平面上；将第一导电层配置于第一平面和第一氮化物基芯片上；将第一氮化物基芯片封装在第一平面上；以及移除可移除衬底。第一氮化物基芯片具有第二平面、配置于第二平面中的多个第一导电垫，以及将第二平面连接到第一平面的多个第一斜面。多个第一钝角形成于第二平面与这些第一斜面之间。第一导电层具有多个第一共形连接结构，且这些第一共形连接结构中的每一个覆盖第一氮化物基芯片的这些第一斜面中的一个和这些第一钝角中的一个，且电连接到第一导电垫。
通过应用上述配置，氮化物基芯片上存在共形连接结构有利地改进半导体器件的连接。在半导体器件中，共形连接结构可减小连接的厚度和长度，且可改进连接电路的密度和灵活性。
附图说明
当结合附图阅读时，从以下具体实施方式容易地理解本公开的各方面。应注意，各种特征可不按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1为根据本公开的实施例的氮化物半导体器件的俯视图；
图2A为沿着图1中的割面线I截取的氮化物半导体器件的侧截面视图；
图2B为图2A中的钝角的放大视图；
图2C到2E为根据本公开的其它实施例的钝角的放大视图；
图3到7为本公开的实施例的氮化物半导体器件的制造方法的侧截面视图；
图8为本公开的另一实施例的氮化物半导体器件的侧截面视图；
图9为本公开的再一实施例的氮化物半导体器件的侧截面视图；
图10为本公开的又一实施例的氮化物半导体器件的侧截面视图；
图11为本公开的另一实施例的氮化物半导体器件的侧截面视图；且
图12为本公开的又一实施例的氮化物半导体器件的侧截面视图。
具体实施方式
在这些图式和具体实施方式中，将使用共同参考标号来指示相同或类似组件。根据以下结合附图的详细描述，将更容易地理解本公开的实施例。
空间描述是相对于某一组件或组件群组，或者组件或组件群组的某一平面，为相关联图中所展示的组件作定向描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，前提为本公开的实施例的优点不会因此类布置而有所偏差。
在以下描述中，氮化物半导体器件、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下进行包含添加或替代在内的修改。可省略特定细节以免公开本发明；然而，编写本公开是为了使所属领域的技术人员能够在不进行实验的情况下实践本文中的蚀刻。
图1为根据本公开的实施例的氮化物半导体器件100A的俯视图，且图2A是沿着图1中的割面线I截取的氮化物半导体器件100A的侧截面视图。在此实施例中，氮化物半导体器件100A包含半导体载体110、氮化物基芯片120和多个共形连接结构130。
氮化物基芯片120配置于半导体载体110之上，且共形连接结构130配置于半导体载体110和氮化物基芯片120之上。确切地说，每一共形连接结构130在半导体载体110和氮化物基芯片120之上延伸，从而部分地覆盖氮化物基芯片120。
应理解，在此实施例中所述氮化物基芯片120可包含多个半导体层，且这些半导体层可包含例如氮化镓(GaN)、氮化铝镓(AlGaN)、硅或氟离子等材料。然而，本公开的氮化物基芯片120的所述材料不限于此。
半导体载体110具有平面114，且氮化物基芯片120和共形连接结构130配置于平面114上方。
氮化物基芯片120具有用于沉积共形连接结构130的斜坡。氮化物基芯片120具有平面121、多个导电垫123和多个斜面122。这些导电垫123配置于平面121中。斜面122将平面121连接到半导体载体110的平面114，形成氮化物基芯片120的斜坡。
此外，多个钝角α1形成于平面121与斜面122之间。在一个方面，平面121与斜面122之间的每一钝角α1大于90度。
每一个共形连接结构130覆盖氮化物基芯片120的这些斜面122中的一个和这些钝角α1中的一个，且这些共形连接结构130分别电连接到这些导电垫123。因而，这些共形连接结构130共形地形成于平面114、这些斜面122和平面121上，且保留在这些斜面122附近的氮化物基芯片120的这些角度。因此，这些共形连接结构130可减小氮化物半导体器件100A的厚度h1，且这些共形连接结构130提升氮化物基芯片120的连接的分布密度。
并且，这些共形连接结构130的分布区域可以设计在氮化物基芯片120的平面121和这些斜面122上，且这些共形连接结构130在氮化物基芯片120上的布局是灵活性的，且可以改进氮化物基芯片120的连接。
在实施例中，每一共形连接结构130可包含一个或多个共形且堆叠的导电层。举例来说，这些导电层可包含金属或金属化合物。金属或金属化合物的示例性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、其金属合金或其它金属化合物。并且，使用化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、物理气相沉积(PVD)、另一可适用的工艺或其组合来沉积这些共形连接结构130。
在一个方面，氮化物基芯片120的横截面的形状为梯形，且形状的侧边或横向侧由这些共形连接结构130覆盖。形状的部分顶部平面121也由这些共形连接结构130覆盖。确切地说，这些共形连接结构130覆盖平面121的外围区124。
举例来说，在实施例中，氮化物基芯片120的横截面的形状为等腰梯形。对应于这些斜面122的两侧具有相同长度，且半导体载体110附近的这些底角β1相同，且半导体载体110上方的这些钝角α1相同。
这些共形连接结构130在氮化物基芯片120上形成多个导电斜坡，且这些共形连接结构130覆盖氮化物基芯片120附近的平面114，且这些共形连接结构130覆盖氮化物基芯片120的这些斜面122附近的平面121。
图2B是图2A中的钝角α1的放大视图，且图2C到2E是根据本公开的其它实施例的钝角的放大视图。在此实施例中，钝角α1可具有如图2B中所展示的角顶点V1，但本公开不限于此。在本公开的一些实施例中，钝角α11形成于氮化物基芯片120的平面121与斜面122之间，且如图2C中所展示的平面121与斜面122之间的钝角α11可经圆化。在本公开的一些实施例中，钝角α12形成于氮化物基芯片120的平面121与斜面122之间，且如图2D中所展示的钝角α12可具有斜面，所述斜面具有小于斜面122的斜率。在本公开的一些实施例中，钝角α13形成于氮化物基芯片120的平面121与斜面122之间，且如图2E中所展示的钝角α13可具有一个或多个阶梯结构。
请参考图2A，本实施例的氮化物半导体结构100A包含多个绝缘层140。这些绝缘层140覆盖氮化物基芯片120的这些斜面122，且这些绝缘层140定位在这些共形连接结构130下方。每个绝缘层140覆盖这些斜面122中的一个和这些钝角α1中的一个以及平面121的部分。
在一个方面，绝缘层140的部分包夹在共形连接结构130与氮化物基芯片120之间，且绝缘层140的其它部分暴露，且因此，换句话说，斜面122由绝缘层140绝缘，且共形连接结构130的连接得到保护。
在此实施例中，绝缘层140可包含介电材料。示例性介电材料可包含例如但不限于一个或多个氧化物层、SiOx层、SiNx层、高k介电材料(例如，HfO2、Al2O3、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2等)或其组合。
在一个方面，实施例中的这些导电垫123可包含金属或金属化合物。金属或金属化合物的示例性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、其金属合金或其它金属化合物。在此实施例中，这些导电垫123配置于平面121的外围上。然而，在本公开的一些实施例中，导电垫123可配置于中心区域、外围上或栅格图案中，本公开不限于此。
平面121上的这些导电垫123可电连接这些共形连接结构130，且氮化物基芯片120的这些导电垫123未由这些绝缘层140覆盖。因此，可保留这些导电垫123的连接区域。
此外，本实施例的这些绝缘层140在平面121上形成多个绝缘轨141。这些绝缘轨141邻近于这些钝角α1。如此这般，这些绝缘轨141从平面121升起。举例来说，绝缘轨141位于平面121的外围区124上。
这些绝缘轨141具有朝向平面121的中间的多个斜面143，且斜面143由共形连接结构130覆盖，也因此，共形连接结构130还可具有朝向平面121的中间的另一斜面。
此外，这些绝缘层140各自具有绝缘顶面142，且绝缘顶面142位于平面121上方。在一个方面，绝缘顶面142为平面，且实施例的绝缘顶面142可与平面121平行。并且，每一绝缘顶面142连接到斜面143。
这些共形连接结构130在平面121上形成多个导电轨132，且这些导电轨132配置于平面121的外围区124上方。这些导电轨132覆盖这些绝缘轨141。换句话说，这些导电轨132共形地形成于这些绝缘轨141上，且每一导电轨132电连接到位于下方的绝缘轨141旁边的导电垫123。
在本实施例中，每个共形连接结构130具有导电顶面133和导电斜面134，且钝角α2形成于导电顶面133与导电斜面134之间，且钝角α1在几何学上相似于钝角α2。钝角α1预先定义钝角α2，且钝角α1可确保共形连接结构130以恰当方式弯曲，且可确保共形连接结构130的连接。
在此实施例中，导电顶面133、绝缘顶面142、平面121和平面114平行，且导电斜面134和斜面122平行。然而，本公开不限于此。
在实施例中，半导体载体110具有载体金属层112、多个导电垫113和介电层111。载体金属层112和这些导电垫113分别嵌入介电层111中。
氮化物基芯片120位于载体金属层112上，且载体金属层112、这些导电垫113和介电层111形成平面114。
这些共形连接结构130覆盖这些导电垫113的部分和载体金属层112与这些导电垫113之间的介电层111，且这些共形连接结构130分别电连接到这些导电垫113。
在本实施例中，载体金属层112和这些导电垫113可包含金属或金属化合物。金属或金属化合物的示例性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、其金属合金或其它金属化合物。
氮化物基芯片120的这些斜面122朝向介电层111与载体金属层112之间的多个界面115向外倾斜。确切地说，这些界面115由载体金属层112的边界和包围载体金属层112的介电层111的内侧形成。因此，斜面122上的共形连接结构130可朝向导电垫113延伸。
在本实施例中，氮化物半导体器件100A包含保护层150。保护层150将氮化物基芯片120封装在半导体载体110上。保护层150具有保护顶面151，且这些共形连接结构130具有这些导电顶面133。保护顶面151与这些导电顶面133平行。在一个方面，保护层150将这些共形连接结构130封装在氮化物基芯片120和半导体载体110上，且这些共形连接结构130直接覆盖氮化物基芯片120的这些斜面122，且因此，可减小氮化物半导体器件100A的总厚度h1。
图3到7是本公开的实施例的氮化物半导体器件100A的制造方法的侧截面视图。请参考图3，半导体器件100A的制造方法包含提供可移除衬底101。
在此实施例中，可移除衬底101的示例性材料可包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(SOI))或其它合适的半导体材料。在一些实施例中，可移除衬底101可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，可移除衬底101可包含例如但不限于一个或多个其它特征，例如掺杂区、埋层、外延(epi)层或其组合。
参考图3和4，半导体载体110配置于可移除衬底101上。确切地说，介电层111和多个导电垫113在配置载体金属层112之前配置于可移除衬底101上，且这些导电垫113嵌入介电层111中。
可移除衬底101的部分在沉积这些导电垫113和介电层111之后被暴露，所述部分对应于将在以下步骤中描述的氮化物基芯片120的区域。载体金属层112配置于可移除衬底101的暴露区域上，且载体金属层112、介电层111和这些导电垫113形成半导体载体110。
换句话说，在介电层111和这些导电垫113配置于可移除衬底101上之后，在可移除衬底101上形成凹入区域102。并且通过用载体金属层112填充凹入区域102来形成半导体载体110，且半导体载体110配置于可移除衬底101上。
请参考图4，氮化物基芯片120配置于半导体载体110的平面114上。确切地说，在可移除衬底101上，氮化物基芯片120和载体金属层112的分布区域的垂直投影彼此重叠。举例来说，氮化物基芯片120和载体金属层112的分布区域的垂直投影是相同的，但本公开不限于此。
此外，氮化物基芯片120具有硅基衬底1211和多个电路125。请参考图4，此实施例的硅基衬底1211可具有形成于其上的一个或多个氮化物基半导体层。这些氮化物基半导体层可包含外延层、未掺杂层、缓冲层、GaN基层或AlGaN基层。然而，氮化物基芯片120的这些氮化物基半导体层不限于此。
在实施例中，这些电路125和部分这些导电垫123嵌入这些氮化物基半导体层1212中，且硅基衬底1211的底部侧126连接到载体金属层112。因此，载体金属层112可为氮化物基芯片120提供恰当热耗散设计。并且，这些氮化物基半导体层1212和这些导电垫123可形成平面121。
在实施例中，硅基衬底1211和这些氮化物基半导体层1212一起形成这些斜面122。在一个方面，硅基衬底1211和这些氮化物基半导体层1212形成连续的斜面122，且由硅基衬底1211形成的斜面122的斜率与由氮化物基半导体层1212形成的斜面122的斜率相同。
请参考图5和6，本实施例的制造方法将导电层131配置于平面114和氮化物基芯片120上。氮化物基芯片120具有平面121、多个导电垫123和多个斜面122。这些导电垫123配置于平面121中。这些斜面122将平面121连接到平面114。多个钝角α1形成于平面121与这些斜面122之间。
导电层131具有多个共形连接结构130。共形连接结构130覆盖氮化物基芯片120的这些斜面122中的一个和这些钝角α1中的一个，且电连接到这些导电垫123。
请参考图7，本实施例的制造方法在配置导电层131之后将氮化物基芯片120封装在平面114上。确切地说，保护层150将氮化物基芯片120封装在平面114上，且保护层150覆盖平面114、这些共形连接结构130和氮化物基芯片120，且这些共形连接结构130下方的区域不含保护层150。
在图2A和图7中，实施例的制造方法包含在封装氮化物基芯片120之后移除可移除衬底101，并形成氮化物半导体器件100A。
在一个方面，导电层131和保护层150共形地配置于氮化物基芯片120上，因此可减小氮化物半导体器件100A的总厚度h1。
参考图5，在配置导电层131(在图6中)之前配置多个绝缘层140且覆盖氮化物基芯片120的这些斜面122，且每个绝缘层140覆盖这些斜面122中的一个和这些钝角α1中的一个。
此外，这些绝缘层140可覆盖平面121的外围，但本公开不限于此。在本公开的一些实施例中，这些绝缘层140还可覆盖氮化物基芯片120的平面121的其它区域。
在此实施例中，在平面121上，这些绝缘层140的边缘和这些导电垫123的外边缘重合，且这些绝缘层140不覆盖这些导电垫123。然而，在本公开的其它实施例中，这些共形连接结构130可在不配置这些绝缘层140的情况下直接配置于氮化物基芯片120上。
请参考图5和6，在此实施例中，这些绝缘层140共形地形成于这些斜面122上，且导电层131共形地形成于这些绝缘层140上，且这些绝缘层140定位在这些共形连接结构130下方。因此，绝缘层140可使斜面122与共形连接结构130绝缘，且共形连接结构130可将导电垫123连接到导电垫113。并且，由于导电层131的这些共形连接结构130和这些绝缘层140共形地形成，因此可减小氮化物半导体器件100A的厚度h1。
这些绝缘层140在平面121上形成多个绝缘轨141，且这些绝缘轨141邻近于这些钝角α1。在一个方面，这些绝缘层140的这些绝缘轨141覆盖这些钝角α1，且这些共形连接结构130覆盖这些绝缘轨141。
在此实施例中，这些绝缘轨141为绝缘层140从平面121升高的部分，且每一绝缘轨141的横截面为梯形，其底座平行于平面121。
确切地说，实施例的这些绝缘轨141位于平面121的外围区处，且这些绝缘轨141位于这些钝角α1上方。并且，这些导电垫123分别位于这些绝缘轨141旁边。
这些共形连接结构130在平面121上形成多个导电轨132，且这些导电轨132配置于平面121的外围区上方。然而，在本公开的一些实施例中，这些导电轨132可形成于平面121的其它区域上。
在此实施例中，这些导电轨132为这些共形连接结构130的从平面121升高的部分。此外，实施例的每一共形连接结构130具有导电顶面133、导电斜面134和导电斜面137，且导电顶面133是平面并将导电斜面134连接到导电斜面137。导电顶面133与平面121平行，且导电斜面134的斜率的绝对值与导电斜面137的斜率的绝对值相同。
图8是本公开的另一实施例的氮化物半导体器件100B的截面视图。在此实施例中，氮化物半导体器件100B类似于氮化物半导体器件100A，且其两者均具有半导体载体110、氮化物基芯片120、绝缘层140和保护层150。
在本实施例中，每一共形连接结构130B具有导电轨132和导电轨138。导电轨132从平面121升起，且导电轨138从导电轨132的导电顶面133升起。导电轨138具有导电顶面139，且导电顶面139、导电顶面133和平面121是平面且彼此平行。
这些导电轨138位于这些钝角α1上方，且这些导电轨138位于这些绝缘轨141上方。此外，这些导电轨138位于氮化物基芯片120的平面121的外围区124上方。
这些导电轨132可电连接这些导电垫123，且这些导电轨138改进这些绝缘轨141上方的连接，且因此这些共形连接结构130B可提供这些导电垫123与半导体载体110之间的恰当连接。
图9是本公开的另一实施例的氮化物半导体器件100C的截面视图。氮化物半导体器件100C类似于氮化物半导体器件100B，且其两者均具有半导体载体110、多个绝缘层140、多个共形连接结构130B和保护层150。
在实施例中，氮化物半导体器件100C具有氮化物基芯片120C，且氮化物基芯片120C包含硅基衬底1211、外延层127和电路层128。
硅基衬底1211配置于半导体载体110的载体金属层112上，且外延层127配置于硅基衬底1211上，且电路层128配置于外延层127上。这些导电垫123嵌入电路层128中。
在此实施例中，外延层127、电路层128和硅基衬底1211的边缘一起形成斜面122，且这些边缘由多个绝缘层140和多个共形连接结构130B覆盖。
图10是本公开的又一实施例的氮化物半导体器件100D的截面视图。在此实施例中，氮化物半导体器件100D包含半导体载体110和保护层150，且氮化物半导体器件100D包含氮化物基芯片120D、多个绝缘层140D和多个共形连接结构130D。
氮化物基芯片120D包含平面121、多个导电垫123和多个斜面122，且氮化物基芯片120D包含多个平面129和多个斜面1210。这些平面129连接这些斜面122，且这些斜面1210将这些平面129连接到平面121，且这些平面129与平面121平行。此外，平面114、平面129和平面121平行。
在本实施例中，这些斜面1210和这些斜面122具有相同的斜率。因此，这些绝缘层140D和这些共形连接结构130D可恰当地配置于这些斜面122、1210上。
每个共形连接结构130D中具有导电顶面133、导电斜面134、导电平面135、导电斜面136。导电平面135将导电斜面134连接到导电斜面136，且导电斜面134将导电平面135连接到导电顶面133。钝角α2形成于导电顶面133与导电斜面134之间，且钝角α3形成于导电平面135与导电斜面136之间。此外，导电顶面133、导电平面135和平面121平行，且导电斜面134和导电斜面136具有相同的斜率。
并且，钝角α1、钝角α2和钝角α3在几何学上相似，且共形连接结构130D和绝缘层140D可共形地形成于氮化物基芯片120D上。
图11是本公开的另一实施例的氮化物半导体器件100E的截面视图。在此实施例中，氮化物半导体器件100E包含半导体载体110、氮化物基芯片120、多个共形连接结构130、氮化物基芯片160和导电层170。导电层170具有多个共形连接结构171。
半导体载体110具有平面114。氮化物基芯片120配置于半导体载体110之上，且氮化物基芯片120具有平面121和将平面121连接到平面114的多个斜面122。这些共形连接结构130配置于平面114上且电连接到氮化物基芯片120。氮化物基芯片160配置于氮化物基芯片120上方，且氮化物基芯片160具有平面161和将平面161连接到平面121或这些斜面122的多个斜面162。这些共形连接结构171配置于这些共形连接结构130上且电连接到氮化物基芯片160。
每个共形连接结构130覆盖氮化物基芯片120的这些斜面122中的一个，且每个共形连接结构171覆盖氮化物基芯片160的这些斜面162中的一个。
因此，这些共形连接结构130共形地形成于氮化物基芯片120上，且这些共形连接结构171共形地形成于氮化物基芯片160上，且这些共形连接结构130在这些共形连接结构171与半导体载体110之间形成电连接。
在本实施例中，氮化物基芯片120具有配置于平面121中的多个导电垫123。氮化物基芯片160具有配置于平面161中的多个导电垫163。这些共形连接结构130覆盖平面121的外围区124且电连接到这些导电垫123，且这些共形连接结构171覆盖平面161的外围区164且电连接到这些导电垫163。
平面121和这些斜面122形成多个钝角α1，且平面161和这些斜面162形成多个钝角α4。这些共形连接结构130覆盖这些钝角α1，且这些共形连接结构171覆盖这些钝角α4，且这些钝角α1和这些钝角α4在几何学上相似。
氮化物半导体器件100E包括配置于氮化物基芯片120的平面121上的介电载体180，且氮化物基芯片160配置于介电载体180上。介电载体180位于这些共形连接结构130之中，且氮化物基芯片160在介电载体180上的投影位于介电载体180与这些共形连接结构130之间的多个界面181之间。确切地说，界面181是倾斜的。
氮化物半导体器件100E进一步包括覆盖氮化物基芯片120的这些斜面122的多个绝缘层140和覆盖氮化物基芯片160的这些斜面162的多个第二绝缘层190。每个绝缘层140覆盖这些斜面122中的一个和这些钝角α1中的一个以及平面121的外围区124，且定位在共形连接结构130下方。每个绝缘层190覆盖这些斜面162中的一个和这些钝角α4中的一个以及平面161的外围区164，且定位在共形连接结构171下方。
图12是本公开的又一实施例的氮化物半导体器件100F的截面视图。在此实施例中，氮化物半导体器件100F类似于氮化物半导体器件100E，其两者均包含半导体载体110、氮化物基芯片120、介电载体180、氮化物基芯片160和保护层150。
氮化物半导体器件100F包含导电层170F和多个共形连接结构130F，且导电层170F具有多个共形连接结构171F。在此实施例中，每一共形连接结构130F具有位于平面121的外围区124上方的导电轨132和导电轨138，且导电轨138从导电轨132升高，且导电轨132从平面121升高。
每一共形连接结构171F具有导电轨172和导电轨173。共形连接结构171F覆盖导电轨172，且导电轨172配置于导电轨138上方。导电轨173配置于平面161的外围区164上方，且导电轨173位于钝角α4和绝缘层190的顶部部分上方。因此，通过这些共形导电结构171F、130F来改进这些导电垫163、这些导电垫123与导电垫113之间的连接。
尽管图式中未展示，但应理解，可以针对以上装置所描述的方式将额外氮化物基芯片集成在单个半导体载体上，使得可以此方式集成任意数目个氮化物半导体器件。此外，以上实施例提供氮化物半导体器件的不同配置，这将有利于改进灵活性。举例来说，可根据工艺条件、装置大小、装置功能(例如，低电压、高电压或射频应用)等选择氮化物半导体器件的不同配置。尽管图式中未展示，但应理解，氮化物半导体器件的以上不同配置可集成到单个芯片或电路中。
已出于说明和描述的目的而提供对本发明的前文描述。其并不意图是穷尽性的或将本发明限制于所公开的精确形式。许多修改和变化对于所属领域的从业人员来说将是显而易见的。
选择和描述实施例是为了最好地解释本发明的原理及其实际应用，由此使得所属领域的其它技术人员能够理解本发明的各种实施例以及具有适合于所预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“基本上”、“大体上”、“近似”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下可以作出各种改变并且可以取代同等方案。图示可能未必按比例绘制。归因于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能归因于例如保形沉积、蚀刻等制造工艺而包含角表面或边缘、圆角等。可存在未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性的而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适应本公开的目标、精神和范围。所有此类修改都预期在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。

Claims (25)

1.一种氮化物半导体器件，其特征在于，包括：
半导体载体，具有第一平面；
第一氮化物基芯片，配置于所述半导体载体之上，其中所述第一氮化物基芯片具有：
第二平面；
多个第一导电垫，配置于所述第二平面中；以及
多个第一斜面，其将所述第二平面连接到所述第一平面；
多个第一共形连接结构，配置于所述第一平面和所述第一氮化物基芯片上；以及
一个或多个第一绝缘层，覆盖所述第一氮化物基芯片的所述第一斜面且定位在所述第一共形连接结构下方，
其中多个第一钝角形成于所述第二平面与所述多个第一斜面之间，且所述多个第一共形连接结构中的每一个覆盖所述第一氮化物基芯片的所述多个第一斜面中的一个和所述多个第一钝角中的一个，且电连接到所述第一导电垫；
其中每一个所述第一绝缘层的边缘和所述多个第一导电垫的其中之一的外边缘重合，且每一个所述第一绝缘层具有朝向所述第二平面的中间的第四斜面。
2.根据权利要求1所述的氮化物半导体器件，其特征在于，其中每一个所述第一绝缘层覆盖所述多个第一斜面中的一个和所述多个第一钝角中的一个以及部分所述第二平面。
3.根据权利要求2所述的氮化物半导体器件，其特征在于，所述第一氮化物基芯片的所述第一导电垫未由所述第一绝缘层覆盖。
4.根据权利要求2所述的氮化物半导体器件，其特征在于，所述第一绝缘层在所述第二平面上形成绝缘轨，且所述绝缘轨邻近于所述第一钝角且位于所述第二平面上，且所述第一共形连接结构覆盖所述绝缘轨。
5.根据权利要求2所述的氮化物半导体器件，其特征在于，所述一个或多个第一绝缘层各自具有第一绝缘顶面，且所述第一绝缘顶面位于所述第二平面上方。
6.根据权利要求1所述的氮化物半导体器件，其特征在于，所述第一共形连接结构中的每一个具有第一导电顶面和第一导电斜面，且第二钝角形成于所述第一导电顶面与所述第一导电斜面之间，且所述第一钝角在几何学上相似于所述第二钝角。
7.根据权利要求1所述的氮化物半导体器件，其特征在于，所述半导体载体具有载体金属层、多个第二导电垫和第一介电层，且所述载体金属层和所述多个第二导电垫分别嵌入所述第一介电层中，且所述第一氮化物基芯片位于所述载体金属层上，且所述载体金属层、所述多个第二导电垫和所述第一介电层形成所述第一平面，且所述多个第一共形连接结构覆盖所述载体金属层与所述多个第二导电垫之间的所述第一介电层和所述多个第二导电垫的部分，且所述多个第一共形连接结构分别电连接到所述多个第二导电垫。
8.根据权利要求7所述的氮化物半导体器件，其特征在于，所述多个第一斜面朝向所述第一介电层与所述载体金属层之间的界面向外倾斜。
9.根据权利要求1所述的氮化物半导体器件，其特征在于，还包括保护层，其中所述保护层将所述第一氮化物基芯片封装在所述半导体载体上，且所述保护层具有保护顶面，且所述多个第一共形连接结构具有多个第一导电顶面，且所述保护顶面与所述多个第一导电顶面平行。
10.根据权利要求7所述的氮化物半导体器件，其特征在于，所述第一氮化物基芯片具有：
硅基衬底，具有形成于其上的一个或多个氮化物基半导体层；以及
多个电路，
其中所述多个电路和所述多个第一导电垫的部分嵌入所述一个或多个氮化物基半导体层中，且所述硅基衬底的底侧连接到所述载体金属层。
11.根据权利要求1所述的氮化物半导体器件，其特征在于，所述第一氮化物基芯片具有：
硅基衬底；
外延层，配置于所述硅基衬底上；以及
电路层，配置于所述外延层上，
其中所述第一导电垫嵌入所述电路层中。
12.根据权利要求1所述的氮化物半导体器件，其特征在于，所述第一氮化物基芯片具有：
多个第三平面，其连接所述多个第一斜面；以及
多个第二斜面，其将所述多个第三平面连接到所述第一平面，
且所述第三平面与所述第二平面平行。
13.根据权利要求12所述的氮化物半导体器件，其特征在于，所述多个第一斜面和所述多个第二斜面具有相同的斜率。
14.根据权利要求12所述的氮化物半导体器件，其特征在于，所述第一共形连接结构中的每一个具有第一导电顶面、第一导电斜面、导电平面、第二导电斜面，且所述导电平面将所述第一导电斜面连接到所述第二导电斜面，且所述第一导电斜面将所述导电平面连接到所述第一导电顶面，且多个第二钝角形成于所述第一导电顶面与所述第一导电斜面之间，且第三钝角形成于所述导电平面与所述第二导电斜面之间。
15.根据权利要求14所述的氮化物半导体器件，其特征在于，所述第一钝角、所述第二钝角和所述第三钝角在几何学上相似。
16.一种半导体器件的制造方法，其特征在于，包括：
提供可移除衬底；
将半导体载体配置于所述可移除衬底上；
将第一氮化物基芯片配置于所述半导体载体的第一平面上；
将第一导电层配置于所述第一平面和所述第一氮化物基芯片上；
将所述第一氮化物基芯片封装在所述第一平面上；以及
移除所述可移除衬底，
其中所述第一氮化物基芯片具有第二平面、配置于所述第二平面中的多个第一导电垫以及将所述第二平面连接到所述第一平面的多个第一斜面，且多个第一钝角形成于所述第二平面与所述多个第一斜面之间，且所述第一导电层具有多个第一共形连接结构，且每个所述第一共形连接结构覆盖所述第一氮化物基芯片的所述多个第一斜面中的一个和所述多个第一钝角中的一个，且电连接到所述第一导电垫。
17.根据权利要求16所述的制造方法，其特征在于，在配置所述第一导电层之前配置一个或多个第一绝缘层且所述一个或多个第一绝缘层覆盖所述第一氮化物基芯片的所述多个第一斜面，且每个所述第一绝缘层中覆盖所述多个第一斜面中的一个和所述多个第一钝角中的一个。
18.根据权利要求17所述的制造方法，其特征在于，所述多个第一绝缘层共形地形成于所述多个第一斜面上，且所述第一导电层共形地形成于所述多个第一绝缘层上，且所述多个第一绝缘层定位在所述多个第一共形连接结构下方。
19.根据权利要求17所述的制造方法，其特征在于，所述多个第一绝缘层在所述第二平面上形成多个绝缘轨，且所述多个绝缘轨邻近于所述多个第一钝角，且所述多个第一共形连接结构覆盖所述多个绝缘轨。
20.根据权利要求16所述的制造方法，其特征在于，所述多个第一共形连接结构在所述第二平面上形成多个导电轨。
21.一种氮化物半导体器件，其特征在于，包括：
半导体载体，其具有第一平面；
第一氮化物基芯片，其配置于所述半导体载体之上，其中所述第一氮化物基芯片具有第二平面、将所述第二平面连接到所述第一平面的多个第一斜面和配置于所述第二平面中的多个第一导电垫；
多个第一共形连接结构，配置于所述第一平面上且电连接到所述第一氮化物基芯片；
一个或多个第一绝缘层，覆盖所述第一氮化物基芯片的所述第一斜面且定位在所述第一共形连接结构下方；
第二氮化物基芯片，配置于所述第一氮化物基芯片上方，其中所述第二氮化物基芯片具有第四平面和将所述第四平面连接到所述第二平面或所述多个第一斜面的多个第三斜面；以及
多个第二共形连接结构，配置于所述多个第一共形连接结构上且电连接到所述第二氮化物基芯片，
其中每个所述第一共形连接结构覆盖所述第一氮化物基芯片的所述多个第一斜面中的一个，且每个所述第二共形连接结构覆盖所述第二氮化物基芯片的所述多个第三斜面中的一个；
其中每一个所述第一绝缘层的边缘和所述多个第一导电垫的其中之一的外边缘重合，且每一个所述第一绝缘层具有朝向所述第二平面的中间的第四斜面。
22.根据权利要求21所述的氮化物半导体器件，其特征在于，所述第二氮化物基芯片具有配置于所述第四平面中的多个第三导电垫，且所述第一共形连接结构覆盖所述第二平面的外围区且电连接到所述第一导电垫，且所述第二共形连接结构覆盖所述第四平面的外围区且电连接到所述第三导电垫。
23.根据权利要求21所述的氮化物半导体器件，其特征在于，所述第二平面和所述多个第一斜面形成多个第一钝角，且所述第四平面和所述多个第三斜面形成多个第四钝角，且所述第一共形连接结构覆盖所述第一钝角，且所述第二共形连接结构覆盖所述第四钝角，且所述第一钝角和所述第四钝角在几何学上相似。
24.根据权利要求21所述的氮化物半导体器件，其特征在于，进一步包括配置于所述第一氮化物基芯片的所述第二平面上的介电载体，且所述第二氮化物基芯片配置于所述介电载体上，且所述介电载体位于所述多个第一共形连接结构之中，且所述第二氮化物基芯片在所述介电载体上的投影位于所述介电载体与所述多个第一共形连接结构之间的多个界面之间。
25.根据权利要求23所述的氮化物半导体器件，其特征在于，进一步包括覆盖所述第二氮化物基芯片的所述多个第三斜面的一个或多个第二绝缘层，其中每个所述第一绝缘层覆盖所述多个第一钝角中的一个以及所述第二平面的外围区，且每个所述第二绝缘层覆盖所述多个第三斜面中的一个和所述多个第四钝角中的一个以及所述第四平面的外围区，且定位在所述第二共形连接结构下方。
CN202180004439.XA 2021-03-05 2021-03-05 氮化物半导体器件及其制造方法 Active CN114175236B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/079411 WO2022183512A1 (en) 2021-03-05 2021-03-05 Nitride semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114175236A CN114175236A (zh) 2022-03-11
CN114175236B true CN114175236B (zh) 2023-04-18

Family

ID=80489987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004439.XA Active CN114175236B (zh) 2021-03-05 2021-03-05 氮化物半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US12040244B2 (zh)
CN (1) CN114175236B (zh)
WO (1) WO2022183512A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127914B (zh) * 2021-05-11 2023-05-26 英诺赛科(苏州)半导体有限公司 集成半导体器件及其制造方法
CN118369770A (zh) * 2022-12-02 2024-07-19 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499289B1 (ko) 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2007242773A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
KR100997787B1 (ko) * 2008-06-30 2010-12-02 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
KR101079360B1 (ko) 2009-08-19 2011-11-02 삼성전기주식회사 전자 식별 태그 및 전자 식별 태그의 제조 방법
US8766440B2 (en) * 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
US8952501B2 (en) * 2010-05-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
US8796137B2 (en) 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
KR101896665B1 (ko) 2012-01-11 2018-09-07 삼성전자주식회사 반도체 패키지
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR101488606B1 (ko) * 2013-07-17 2015-02-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
WO2022183512A1 (en) 2022-09-09
US12040244B2 (en) 2024-07-16
CN114175236A (zh) 2022-03-11
US20230031259A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
JP6214172B2 (ja) 高電子移動度トランジスタ及びその製造方法
CN103311244B (zh) 半导体器件及用于制造半导体器件的方法
US10163707B2 (en) Method for forming group III-V device structure
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
CN114175236B (zh) 氮化物半导体器件及其制造方法
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN107799503A (zh) 具有mim电容器的半导体器件
CN114127955B (zh) 半导体装置及其制造方法
US20230034806A1 (en) Semiconductor device
KR102707747B1 (ko) 웨이퍼-온-웨이퍼 캐스코드 고 전자 이동도 트랜지스터 디바이스
CN114342088B (zh) 半导体装置及其制造方法
US11967521B2 (en) Integrated semiconductor device and method for manufacturing the same
CN114127954B (zh) 半导体装置及其制造方法
KR20140067524A (ko) 파워소자의 웨이퍼 레벨 패키징 방법
WO2024113355A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2024103312A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
TWI831713B (zh) 具有散熱性的功率電晶體的製作方法
CN115360161B (zh) 一种半导体装置及其形成方法
WO2024092612A1 (en) Semiconductor packaged structure and method for manufacturing thereof
WO2024087005A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN115662973B (zh) 半导体封装器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
WO2024011439A1 (en) Semiconductor packaged device and method for manufacturing the same
WO2024087083A1 (en) Semiconductor packaged device and method for manufacturing the same
CN118476023A (zh) 氮化物基半导体电路及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant