JP7157027B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7157027B2
JP7157027B2 JP2019166231A JP2019166231A JP7157027B2 JP 7157027 B2 JP7157027 B2 JP 7157027B2 JP 2019166231 A JP2019166231 A JP 2019166231A JP 2019166231 A JP2019166231 A JP 2019166231A JP 7157027 B2 JP7157027 B2 JP 7157027B2
Authority
JP
Japan
Prior art keywords
conductive member
semiconductor
length
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019166231A
Other languages
English (en)
Other versions
JP2021044434A (ja
Inventor
慎二 河原
順之 戸田
武志 山本
和章 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019166231A priority Critical patent/JP7157027B2/ja
Priority to CN201911356286.6A priority patent/CN112490241B/zh
Priority to US16/807,030 priority patent/US11404547B2/en
Publication of JP2021044434A publication Critical patent/JP2021044434A/ja
Application granted granted Critical
Publication of JP7157027B2 publication Critical patent/JP7157027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

実施形態は、半導体装置に関する。
半導体装置においては、回路の構成要素として抵抗素子が設けられている。チップに応力が印加されると、抵抗素子の抵抗値が変動する。抵抗素子には、抵抗値の安定化と面積の小型化が要求されている。
特開２００２－０７６３１１号公報 特開２００１－２６７５０９号公報
実施形態の目的は、応力が印加されても抵抗素子の抵抗値の変動を抑制でき、面積の小型化を図ることができる半導体装置を提供することである。
実施形態に係る半導体装置は、第１導電形の半導体層と、前記半導体層中に設けられた第２導電形の第１半導体部分と、上端が前記半導体層の上面に達し、下端が前記第１半導体部分に接続された第１導電部材と、上端が前記半導体層の上面に達し、下端が前記第１半導体部分に接続された第２導電部材と、前記第１導電部材の側面を覆う第１絶縁膜と、前記第２導電部材の側面を覆う第２絶縁膜と、を備える。前記第１導電部材の上端から下端までの長さは、前記半導体層の上面に平行な方向であって前記第１導電部材から前記第２導電部材に向かう方向における前記第１導電部材の長さ、前記第１導電部材と前記第２導電部材との距離、及び、前記第２導電部材の長さの合計長さよりも長い。
実施形態に係る半導体装置は、第１導電形の半導体層と、前記半導体層内に設けられ、前記半導体層の上面に達した第２導電形の半導体部分と、前記半導体部分の上部を第１部分と第２部分に分割する絶縁部材と、を備える。前記絶縁部材の上下方向における長さは、前記第１部分から前記第２部分に向かう方向における前記半導体部分の長さよりも長い。
（ａ）は第１の実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＡ－Ａ’線による断面図である。 （ａ）は第１の実施形態に係る半導体装置を含む半導体パッケージを模式的に示す断面図であり、（ｂ）は比較例に係る半導体装置を示す断面図であり、（ｃ）は第１の実施形態に係る半導体装置を示す断面図である。 第２の実施形態に係る半導体装置を示す断面図である。 第３の実施形態に係る半導体装置を示す平面図である。 （ａ）は第４の実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＢ－Ｂ’線による断面図である。 （ａ）は第５の実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＣ－Ｃ’線による断面図である。 （ａ）は第６の実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＤ－Ｄ’線による断面図である。 （ａ）は第７の実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＥ－Ｅ’線による断面図である。
＜第１の実施形態＞
以下、第１の実施形態について説明する。
図１（ａ）は本実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＡ－Ａ’線による断面図である。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置１においては、導電形がｐ形のシリコン（Ｓｉ）からなる半導体層２０が設けられている。半導体層２０は、例えば、半導体基板又はその上部である。半導体層２０の内部には、導電形が例えばｎ形のシリコンを含む半導体部分２１が設けられている。半導体部分２１は半導体層２０の上面２０ａから離隔している。
以下、説明の便宜上、ＸＹＺ直交座標系を採用する。半導体層２０の上面２０ａに平行な方向であって、相互に直交する方向を「Ｘ方向」及び「Ｙ方向」とし、上面２０ａに対して直交する方向を「Ｚ方向」とする。また、Ｚ方向のうち、半導体層２０の内部から上面２０ａに向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現は便宜的なものであり、重力の方向とは無関係である。
半導体層２０中には、２枚の導電部材２３及び２４がＸ方向に相互に離隔して設けられている。導電部材２３及び２４は導電材料からなり、例えば、不純物を含むポリシリコンからなる。導電部材２３及び２４の形状は、それぞれ、例えば、ＹＺ平面に沿って拡がる平板状である。導電部材２３の上端２３ａ及び導電部材２４の上端２４ａは、半導体層２０の上面２０ａに達している。一方、導電部材２３の下端２３ｂは半導体部分２１のある部分２１ａに接続されており、導電部材２４の下端２４ｂは半導体部分２１の他の部分２１ｂに接続されている。下端２４ｂは下端２３ｂからＸ方向に離隔している。本明細書において、「接続」とは、電気的な接続を意味する。
例えば、導電部材２３の高さ、すなわち、Ｚ方向における長さＬｚ２３は、導電部材２３の幅、すなわち、Ｙ方向における長さＬｙ２３よりも長い。また、長さＬｙ２３は、導電部材２３の厚さ、すなわち、Ｘ方向における長さＬｘ２３よりも長い。したがって、Ｌｚ２３＞Ｌｙ２３＞Ｌｘ２３である。なお、長さＬｙ２３は長さＬｚ２３より長くてもよい。
また、半導体装置１においては、絶縁部材として、例えばシリコン酸化物（ＳｉＯ）からなる絶縁膜２５及び２６が設けられている。絶縁膜２５の形状は略四角筒状であり、導電部材２３の側面を覆っており、導電部材２３の上端２３ａ及び下端２３ｂを覆っていない。同様に、絶縁膜２６の形状も略四角筒状であり、導電部材２４の側面を覆っており、導電部材２４の上端２４ａ及び下端２４ｂを覆っていない。絶縁膜２５により導電部材２３は半導体層２０から絶縁されており、絶縁膜２６により導電部材２４は半導体層２０から絶縁されている。絶縁膜２５と絶縁膜２６とは相互に離隔している。絶縁膜２５と絶縁膜２６との間には、半導体層２０の一部及び半導体部分２１の一部が配置されている。絶縁膜２５の一部及び絶縁膜２６の一部は、導電部材２３と導電部材２４との間に配置されている。
半導体部分２１の形状は、例えば、部分２１ａを中心とする楕円体と部分２１ｂを中心とする楕円体とが重なった形状である。このような形状の半導体部分２１は、例えば、導電部材２３及び２４を埋め込むためのトレンチを形成し、これらのトレンチを介してドナーとなる不純物をイオン注入し、トレンチ内に導電部材２３及び２４等を埋め込み、熱処理を施して不純物を拡散させると共に活性化させることにより、形成される。但し、半導体部分２１の形状は上述の例には限定されない。例えば、半導体部分２１の形状は、直方体又は直方体に近い形状であってもよい。
Ｘ方向における導電部材２３と導電部材２４との距離をＳｘとする。上述の如く、Ｘ方向における導電部材２３の長さはＬｘ２３である。Ｘ方向における導電部材２４の長さをＬｘ２４とする。Ｘ方向における導電部材２３の長さＬｘ２３、導電部材２３と導電部材２４との距離Ｓｘ、及び、導電部材２４の長さＬｘ２４の合計長さをＬｘ１１とする。一方、導電部材２３の上端２３ａから下端２３ｂまでの長さは、Ｌｚ２３である。そして、長さＬｚ２３は長さＬｘ１１よりも長い。すなわち、Ｌｚ２３＞Ｌｘ１１＝Ｌｘ２３＋Ｓｘ＋Ｌｘ２４である。例えば、導電部材２３の形状は導電部材２４の形状と略同じである。したがって、長さＬｘ２３は長さＬｘ２４と略等しい。
半導体層２０上には、コンタクト３１及び３２が設けられている。コンタクト３１の下端は導電部材２３の上端２３ａに接続されており、コンタクト３２の下端は導電部材２４の上端２４ａに接続されている。コンタクト３１及び３２は、金属材料、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）等からなる。コンタクト３１及び３２の抵抗率は、導電部材２３及び２４の抵抗率よりも低い。
コンタクト３１上には配線３３が設けられており、コンタクト３１の上端に接続されている。コンタクト３２上には配線３４が設けられており、コンタクト３２の上端に接続されている。半導体層２０上には、例えばシリコン酸化物からなる層間絶縁膜３０が設けられている。層間絶縁膜３０は、コンタクト３１及び３２、並びに、配線３３及び３４を覆っている。なお、図１（ａ）においては、図示の便宜上、層間絶縁膜３０を省略している。後述する他の平面図についても同様である。
次に、本実施形態に係る半導体装置１の動作について説明する。
ｐ形の半導体層２０に基準電位、例えば、接地電位（ＧＮＤ）を印加する。一方、配線３３、コンタクト３１及び導電部材２３を介して、ｎ形の半導体部分２１に半導体層２０よりも高い電位を印加する。これにより、半導体層２０と半導体部分２１との間には、逆方向バイアスが印加される。この結果、半導体層２０と半導体部分２１との界面に空乏層が形成されて、半導体部分２１は半導体層２０から電気的に分離される。
これにより、導電部材２３、半導体部分２１及び導電部材２４からなる電流経路が半導体層２０から電気的に分離されて、抵抗素子１１が形成される。上述の如く、導電部材２３のＺ方向における長さＬｚ２３は、長さＬｘ１１よりも長い。このため、抵抗素子１１においては、全体の抵抗成分におけるＺ方向の抵抗成分の割合を大きくすることができる。
次に、本実施形態の効果について説明する。
図２（ａ）は本実施形態に係る半導体装置を含む半導体パッケージを模式的に示す断面図であり、（ｂ）は比較例に係る半導体装置を示す断面図であり、（ｃ）は本実施形態に係る半導体装置を示す断面図である。
図２（ａ）に示すように、半導体パッケージ９０においては、半導体装置１が樹脂部材９１内にモールドされている。モールド工程等により、半導体装置１は樹脂部材９０から曲げ応力を受け、例えば、Ｚ方向に撓む。これにより、半導体装置１には、Ｘ方向の応力が発生する。
図２（ｂ）に示すように、比較例に係る半導体装置１０１においては、ｐ形の半導体層１２０上にｎ形の半導体領域１２１が設けられており、半導体領域１２１のＸ方向中央部上にＳＴＩ（Shallow Trench Isolation：素子分離絶縁膜）１２２が設けられている。これにより、半導体装置１０１には横型の抵抗素子１１１が形成されている。抵抗素子１１１においては、電流経路Ｉの大部分はＸ方向に延びる。したがって、横型の抵抗素子１１１においては、応力が印加される方向（Ｘ方向）と電流経路Ｉの大部分が延びる方向（Ｘ方向）が一致する。この結果、電流経路Ｉの抵抗率は応力の影響を受けやい。このため、モールド工程等において生じる応力に起因して、抵抗素子１１１の抵抗値が変動しやすい。
これに対して、図２（ｃ）に示すように、本実施形態に係る半導体装置１においては、抵抗素子１１の電流経路Ｉの大部分はＺ方向に延びている。このため、Ｘ方向に印加される応力の影響を受けにくい。この結果、モールド工程等に起因して、半導体装置１にＸ方向の応力が印加されても、抵抗素子１１の抵抗値の変動を抑制することができる。
このように、本実施形態に係る半導体装置１においては、抵抗素子１１において、Ｚ方向の抵抗成分を大きくすることができる。これにより、半導体装置１にＸ方向の応力が印加されても、導電部材２３及び２４における格子歪みを抑制し、抵抗率の変動を抑制することができる。このため、導電部材２３及び２４の抵抗率が応力の影響を受けにくく、抵抗素子１１の抵抗値が安定する。
また、抵抗素子１１におけるＺ方向の長さ（Ｌｚ２３）をＸ方向の長さ（Ｌｘ１１）よりも長くしているため、半導体装置１における抵抗素子１１が占める面積を低減することができる。この結果、半導体装置１の小型化及び高集積化が可能となる。
なお、本実施形態においては、半導体層２０の導電形をｐ形とし、半導体部分２１の導電形をｎ形とする例を示したが、半導体層２０の導電形をｎ形とし、半導体部分２１の導電形をｐ形としてもよい。この場合は、半導体部分２１に半導体層２０よりも低い電位を印加する。これにより、ｎ形の半導体層２０とｐ形の半導体部分２１との間に逆方向バイアスが印加されて、半導体部分２１を半導体層２０から電気的に分離することができる。
また、本実施形態においては、導電部材２３及び２４をポリシリコンにより形成する例を示したが、これには限定されない。例えば、導電部材２３及び２４は、単結晶のシリコン又は金属シリサイド等のシリコンを含む導電材料によって形成してもよく、金属又は金属化合物等の金属を含む導電材料によって形成してもよい。導電部材２３及び２４は、適当な抵抗率を持つ導電材料によって形成することができる。更に、導電部材２３及び２４の形状も平板状には限定されず、例えば、Ｚ方向に延びる柱状であってもよい。
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図３は、本実施形態に係る半導体装置を示す断面図である。
図３に示すように、本実施形態に係る半導体装置２においては、抵抗素子１１ａ及び１１ｂが直列に接続されている。抵抗素子１１ａ及び１１ｂのそれぞれの構成は、第１の実施形態における抵抗素子１１の構成と同様である。半導体装置２においては、層間絶縁膜３０中に配線３５が設けられており、抵抗素子１１ａに接続されたコンタクト３２と、抵抗素子１１ｂに接続されたコンタクト３１に接続されている。
本実施形態によれば、抵抗素子１１ａ及び抵抗素子１１ｂを直列に接続することにより、全体として大きな抵抗値を実現することができる。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。なお、半導体装置においては、３つ以上の抵抗素子を直列に接続してもよい。
＜第３の実施形態＞
次に、第３の実施形態について説明する。
図４は、本実施形態に係る半導体装置を示す平面図である。
図４に示すように、本実施形態に係る半導体装置３においては、複数個の抵抗素子１１が設けられており、Ｘ方向及びＹ方向に沿ってマトリクス状に配列されている。そして、Ｘ方向に延びる配線３６及びＹ方向に延びる配線３７によって抵抗素子１１同士が接続されることにより、全ての抵抗素子１１が直列に接続されている。
本実施形態によれば、複数個の抵抗素子１１を直列に接続することにより、より大きな抵抗値を得ることができる。また、複数個の抵抗素子１１をＸ方向及びＹ方向に沿ってマトリクス状に配列させることにより、複数個の抵抗素子１１を所定の領域内に配置することができる。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。
＜第４の実施形態＞
次に、第４の実施形態について説明する。
図５（ａ）は本実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＢ－Ｂ’線による断面図である。
図５（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置４においては、ｐ形の半導体層２０内に、ｎ形の半導体部分４０が設けられている。半導体部分４０は、例えば、ドナーとなる不純物を含むシリコンにより形成されている。半導体部分４０の上面は、半導体層２０の上面２０ａに達している。半導体部分４０のＺ方向における長さＬｚ４０は、半導体部分４０のＸ方向における長さＬｘ４０よりも長い。
半導体部分４０をイオン注入法によって形成する場合には、半導体部分４０の形状は、例えば、複数の楕円体がＺ方向に積み重ねられた形状となる。隣り合う楕円体同士は、一部が重なっている。一方、半導体部分４０をエピタキシャル成長法によって形成する場合は、半導体部分４０の形状は、例えば、略直方体となる。図５（ａ）及び（ｂ）は、半導体部分４０をイオン注入法によって形成した場合を示している。この場合、半導体部分４０のＸ方向における長さＬｘ４０は、楕円体間のくびれた部分の値とする。但し、半導体部分４０の形状はこれには限定されない。半導体部分４０の形状は、例えば、直方体であってもよく、円柱形であってもよく、長円柱形であってもよい。
半導体層２０内には、絶縁部材４１が設けられている。絶縁部材４１は、例えば、シリコン酸化物等の絶縁材料により形成されている。絶縁部材４１の形状は、ＹＺ平面に沿って拡がる板状である。絶縁部材４１の高さ、すなわち、Ｚ方向における長さＬｚ４１は、絶縁部材４１の幅、すなわち、Ｙ方向における長さＬｙ４１よりも長い。長さＬｙ４１は、絶縁部材４１の厚さ、すなわち、Ｘ方向における長さＬｘ４１よりも長い。したがって、Ｌｚ４１＞Ｌｙ４１＞Ｌｘ４１である。なお、長さＬｙ４１は長さＬｚ４１より長くてもよい。
Ｚ方向において、絶縁部材４１の長さＬｚ４１は、半導体部分４０の長さＬｚ４０よりも短い。このため、絶縁部材４１は半導体部分４０をＺ方向においては貫いておらず、半導体部分４０の一部は絶縁部材４１の下方にも配置されている。Ｙ方向において、絶縁部材４１の長さＬｙ４１は、半導体部分４０の長さＬｙ４０よりも長い。絶縁部材４１は、半導体部分４０の上部を、Ｙ方向において貫いている。Ｘ方向において、絶縁部材４１の長さＬｘ４１は、半導体部分４０の長さＬｘ４０よりも短い。半導体部分４０は絶縁部材４１のＸ方向両側に配置されている。
このように、絶縁部材４１は、半導体部分４０の上部を部分４２と部分４４に分割している。半導体部分４０における絶縁部材４１の下方に配置された部分を部分４３とする。すなわち、半導体部分４０は、絶縁部材４１のＸ方向の一方側に配置された部分４２、絶縁部材４１の下方に配置された部分４３、絶縁部材４１のＸ方向の他方側に配置された部分４４を有する。部分４２、部分４３及び部分４４により、絶縁部材４１の下方を迂回する電流経路が形成されて、この電流経路により抵抗素子１２が形成されている。
半導体部分４０の部分４２は第１導電部材に相当し、部分４３は第１半導体部分に相当し、部分４４は第２導電部材に相当する。但し、部分４２、部分４３及び部分４４は、同じ半導体材料によって一体的に形成されている。また、部分４２、部分４３及び部分４４は、絶縁部材４１に接している。
部分４２（第１導電部材）の上端から下端までの長さは、絶縁部材４１のＺ方向における長さＬｚ４１と等しい。部分４２（第１導電部材）から部分４４（第２導電部材）に向かう方向はＸ方向である。Ｘ方向における部分４２（第１導電部材）の長さを長さＬｘ４２とし、Ｘ方向における部分４４（第２導電部材）の長さを長さＬｘ４４とする。Ｘ方向における部分４２（第１導電部材）と部分４４（第２導電部材）との距離は、絶縁部材４１のＸ方向における長さＬｘ４１に等しい。長さＬｘ４２、長さＬｘ４１及び長さＬｘ４４の合計長さは、半導体部分４０のＸ方向における長さＬｘ４０と等しい。そして、半導体装置４においては、部分４２（第１導電部材）の上端から下端までの長さ（Ｌｚ４１）は、半導体部分４０のＸ方向における長さＬｘ４０よりも長い。すなわち、Ｌｚ４１＞Ｌｘ４０＝Ｌｘ４２＋Ｌｘ４１＋Ｌｘ４４である。
半導体層２０上には、コンタクト３１及び３２、配線３３及び３４、並びに、層間絶縁膜３０が設けられている。コンタクト３１は半導体部分４０の部分４２の上端に接続されており、コンタクト３２は部分４４の上端に接続されている。
次に、本実施形態に係る半導体装置４の動作について説明する。
ｐ形の半導体層２０に基準電位、例えば、接地電位（ＧＮＤ）を印加する。一方、配線３３及びコンタクト３１を介して、ｎ形の半導体部分４０に半導体層２０よりも高い電位を印加する。これにより、半導体層２０と半導体部分４０との間に、逆方向バイアスが印加される。この結果、半導体部分４０は半導体層２０から電気的に分離される。
これにより、半導体部分４０の部分４２、部分４３及び部分４４からなる電流経路が半導体層２０から分離され、抵抗素子１２が形成される。上述の如く、部分４２のＺ方向における長さ（Ｌｚ４１）は、半導体部分４０のＸ方向における長さ（Ｌｘ４０）よりも長いため、抵抗素子１２においても、全体の抵抗におけるＺ方向の抵抗成分の割合を大きくすることができる。
次に、本実施形態の効果について説明する。
本実施形態においても、抵抗素子１２において、Ｚ方向の抵抗成分を大きくすることができる。これにより、半導体装置４にＸ方向の応力が印加されても、部分４２及び４４の抵抗率が応力の影響を受けにくく、抵抗素子１２の抵抗値が安定する。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。
なお、本実施形態においては、半導体層２０の導電形をｐ形とし、半導体部分４０の導電形をｎ形とする例を示したが、半導体層２０の導電形をｎ形とし、半導体部分４０の導電形をｐ形としてもよい。この場合は、半導体部分４０に半導体層２０よりも低い電位を印加する。これにより、ｎ形の半導体層２０とｐ形の半導体部分４０との間に逆方向バイアスが印加されて、半導体部分４０を半導体層２０から電気的に分離することができる。
＜第５の実施形態＞
次に、第５の実施形態について説明する。
図６（ａ）は本実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＣ－Ｃ’線による断面図である。
図６（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置５においては、絶縁部材４１の内部にエアギャップ４６が形成されている。エアギャップ４６は、絶縁部材４１の表面から離隔している。
本実施形態においては、半導体装置５に印加された応力をエアギャップ４６が吸収する。これにより、半導体部分４０の抵抗率に及ぼす応力の影響をより低減し、抵抗素子１２の抵抗値がより安定する。本実施形態における上記以外の構成、動作及び効果は、第４の実施形態と同様である。
＜第６の実施形態＞
次に、第６の実施形態について説明する。
図７（ａ）は本実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＤ－Ｄ’線による断面図である。
図７（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置６においては、抵抗素子１２ａ及び１２ｂが直列に接続されている。抵抗素子１２ａ及び１２ｂのそれぞれの構成は、第５の実施形態における抵抗素子１２の構成と同様である。半導体装置６においては、層間絶縁膜３０中に配線３５が設けられており、抵抗素子１２ａに接続されたコンタクト３２と、抵抗素子１２ｂに接続されたコンタクト３１に接続されている。
本実施形態によれば、抵抗素子１２ａ及び抵抗素子１２ｂを直列に接続することにより、全体として大きな抵抗値を実現することができる。本実施形態における上記以外の構成、動作及び効果は、第５の実施形態と同様である。
＜第７の実施形態＞
次に、第７の実施形態について説明する。
図８（ａ）は本実施形態に係る半導体装置を示す平面図であり、（ｂ）は（ａ）に示すＥ－Ｅ’線による断面図である。
図８（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置７は、第６の実施形態に係る半導体装置６（図７（ａ）及び（ｂ）参照）と比較して、絶縁部材４１の替わりに絶縁部材５１が設けられている点が異なっている。
絶縁部材５１の形状は平板状ではなく、Ｚ方向から見て８字形の筒状である。各絶縁部材５１には、２つの貫通孔５２及び５３が形成されている。貫通孔５２及び５３は、Ｚ方向において絶縁部材５１を貫いている。そして、貫通孔５２内に半導体部分４０の部分４２が配置されており、貫通孔５３内に半導体部分４０の部分４４が配置されている。また、絶縁部材５１の下方に、半導体部分４０の部分４３が配置されている。部分４２、部分４３及び部分４４は、１つの半導体部分４０として、例えばｎ形の半導体材料によって一体的に形成されている。本実施形態においては、半導体部分４０の形状が直方体である例を示している。但し、半導体部分４０の形状は、これには限定されない。
絶縁部材５１内には、エアギャップ５４が形成されている。エアギャップ５４の形状は、Ｚ方向から見て、貫通孔５２及び５３を囲む８字形である。なお、エアギャップ５４は形成されていなくてもよく、部分的に形成されていてもよい。
本実施形態においては、絶縁部材５１が半導体部分４０の部分４２及び部分４４を囲んでいる。これにより、部分４２及び４４を、半導体層２０から確実に分離することができる。また、部分４２及び部分４４内に空乏層が形成されないため、電流経路の実効的な断面積を精密に設定することができ、抵抗素子１２ａ及び１２ｂの抵抗値を精度良く制御することができる。本実施形態における上記以外の構成、動作及び効果は、第６の実施形態と同様である。
以上説明した実施形態によれば、応力が印加されても抵抗素子の抵抗値の変動を抑制でき、面積の小型化を図ることができる半導体装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
１、２、３、４、５、６、７：半導体装置
１１、１１ａ、１１ｂ、１２、１２ａ、１２ｂ：抵抗素子
２０：半導体層
２０ａ：上面
２１：半導体部分
２１ａ、２１ｂ：部分
２３：導電部材
２３ａ：上端
２３ｂ：下端
２４：導電部材
２４ａ：上端
２４ｂ：下端
２５、２６：絶縁膜
３０：層間絶縁膜
３１、３２：コンタクト
３３、３４、３５、３６、３７：配線
４０：半導体部分
４１：絶縁部材
４２、４３、４４：部分
４６：エアギャップ
５１：絶縁部材
５２、５３：貫通孔
５４：エアギャップ
９０：半導体パッケージ
９１：樹脂部材
１０１：半導体装置
１１１：抵抗素子
１２０：半導体層
１２１：半導体領域
１２２：ＳＴＩ
Ｉ：電流経路
Ｌｘ１１：抵抗素子１１のＸ方向の長さ
Ｌｘ２３：導電部材２３のＸ方向の長さ
Ｌｘ２４：導電部材２４のＸ方向の長さ
Ｌｘ４０：半導体部分のＸ方向の長さ
Ｌｘ４１：絶縁部材４１のＸ方向の長さ
Ｌｘ４２：部分４２のＸ方向の長さ
Ｌｘ４４：部分４４のＸ方向の長さ
Ｌｙ２３：導電部材２３のＹ方向の長さ
Ｌｙ４０：半導体部分４０のＹ方向の長さ
Ｌｙ４１：絶縁部材４１のＹ方向の長さ
Ｌｚ２３：導電部材２３のＺ方向の長さ
Ｌｚ４０：半導体部分４０のＺ方向の長さ
Ｌｚ４１：絶縁部材４１のＺ方向の長さ
Ｓｘ：Ｘ方向における導電部材２３と導電部材２４との距離

Claims (5)

  1. 第１導電形の半導体層と、
    前記半導体層中に設けられた第２導電形の第１半導体部分と、
    上端が前記半導体層の上面に達し、下端が前記第１半導体部分に接続された第１導電部材と、
    上端が前記半導体層の上面に達し、下端が前記第１半導体部分に接続された第２導電部材と、
    前記第１導電部材の側面を覆う第１絶縁膜と、
    前記第２導電部材の側面を覆う第２絶縁膜と、
    を備え、
    前記第１導電部材の上端から下端までの長さは、前記半導体層の上面に平行な方向であって前記第１導電部材から前記第２導電部材に向かう方向における前記第１導電部材の長さ、前記第１導電部材と前記第２導電部材との距離、及び、前記第２導電部材の長さの合計長さよりも長く、
    前記第１半導体部分、前記第１導電部材、及び、前記第２導電部材により抵抗素子が形成される半導体装置。
  2. 前記半導体層上に設けられ、前記第１導電部材の前記上端に接続され、抵抗率が前記第１導電部材の抵抗率よりも低い第１コンタクトをさらに備えた請求項１記載の半導体装置。
  3. 前記第１導電部材及び前記第２導電部材はシリコンを含む請求項１または２に記載の半導体装置。
  4. 前記半導体層と前記第１半導体部分との間には、逆方向バイアスが印加される請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記半導体層中に設けられ、前記第１半導体部分から離隔し、前記第２導電形の第２半導体部分と、
    上端が前記半導体層の上面に達し、下端が前記第２半導体部分に接続された第３導電部材と、
    上端が前記半導体層の上面に達し、下端が前記第２半導体部分に接続された第４導電部材と、
    前記第２導電部材の上端と前記第３導電部材に上端との間に接続された配線と、
    をさらに備えた請求項１～４のいずれか１つに記載の半導体装置。
JP2019166231A 2019-09-12 2019-09-12 半導体装置 Active JP7157027B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019166231A JP7157027B2 (ja) 2019-09-12 2019-09-12 半導体装置
CN201911356286.6A CN112490241B (zh) 2019-09-12 2019-12-25 半导体装置
US16/807,030 US11404547B2 (en) 2019-09-12 2020-03-02 Semiconductor device with conductive members that extend from a semiconductor portion to an upper surface of a semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019166231A JP7157027B2 (ja) 2019-09-12 2019-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2021044434A JP2021044434A (ja) 2021-03-18
JP7157027B2 true JP7157027B2 (ja) 2022-10-19

Family

ID=74863189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019166231A Active JP7157027B2 (ja) 2019-09-12 2019-09-12 半導体装置

Country Status (2)

Country Link
US (1) US11404547B2 (ja)
JP (1) JP7157027B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009245A (ja) 2000-06-21 2002-01-11 Nec Corp 誘電体分離型半導体装置
JP2003303960A (ja) 2002-04-09 2003-10-24 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置およびその製造方法
JP2009272453A (ja) 2008-05-08 2009-11-19 Sanyo Electric Co Ltd トランジスタ、半導体装置及びその製造方法
JP2019009345A (ja) 2017-06-27 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196757A (ja) * 1984-10-17 1986-05-15 Nec Corp 半導体装置
JPH07112005B2 (ja) 1986-11-10 1995-11-29 日本電気株式会社 半導体装置
JPS63177456A (ja) * 1987-01-16 1988-07-21 Nec Corp 半導体装置
US4962365A (en) * 1989-03-30 1990-10-09 Texas Instruments Incorporated Integrated circuit trench resistor
JPH02299261A (ja) * 1989-05-15 1990-12-11 Seiko Epson Corp 半導体装置
JPH04112565A (ja) 1990-08-31 1992-04-14 Nec Corp 半導体抵抗素子及びその製造方法
CA2092370C (en) 1993-03-24 1997-03-18 John M. Boyd Forming resistors for integrated circuits
US5981995A (en) * 1997-06-13 1999-11-09 Advanced Micro Devices, Inc. Static random access memory cell having buried sidewall transistors, buried bit lines, and buried vdd and vss nodes
JP3528750B2 (ja) 2000-03-16 2004-05-24 株式会社デンソー 半導体装置
JP2002076311A (ja) 2000-09-01 2002-03-15 Seiko Epson Corp 半導体装置およびその製造方法
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US7084483B2 (en) * 2004-05-25 2006-08-01 International Business Machines Corporation Trench type buried on-chip precision programmable resistor
US7795681B2 (en) * 2007-03-28 2010-09-14 Advanced Analogic Technologies, Inc. Isolated lateral MOSFET in epi-less substrate
JP2012009545A (ja) * 2010-06-23 2012-01-12 Toshiba Corp 半導体装置の製造方法
US9153569B1 (en) * 2014-03-21 2015-10-06 Texas Instruments Incorporated Segmented NPN vertical bipolar transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009245A (ja) 2000-06-21 2002-01-11 Nec Corp 誘電体分離型半導体装置
JP2003303960A (ja) 2002-04-09 2003-10-24 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置およびその製造方法
JP2009272453A (ja) 2008-05-08 2009-11-19 Sanyo Electric Co Ltd トランジスタ、半導体装置及びその製造方法
JP2019009345A (ja) 2017-06-27 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021044434A (ja) 2021-03-18
CN112490241A (zh) 2021-03-12
US11404547B2 (en) 2022-08-02
US20210083059A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
JP6416142B2 (ja) 半導体装置
US11031327B2 (en) Through vias and methods of formation thereof
US8026576B2 (en) Wiring board
WO2015072295A1 (ja) 半導体装置
US7009277B2 (en) Semiconductor device with improved radiation property
US20190312145A1 (en) Method of fabricating semiconductor devices
JP4432470B2 (ja) 半導体装置
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6923303B2 (ja) ダイオード素子
JP7157027B2 (ja) 半導体装置
US10600777B1 (en) Semiconductor device
US10741469B2 (en) Thermal via arrangement for multi-channel semiconductor device
KR102163602B1 (ko) 실리콘-전도층-실리콘 스택 구조의 반도체 소자
US10847615B2 (en) Semiconductor device
CN112490241B (zh) 半导体装置
CN113950737A (zh) 具有增加的有源面积的晶体管半导体芯片
TWI763029B (zh) 垂直式雙極性電晶體裝置
TWI736412B (zh) 垂直式雙極性電晶體裝置
US20230299158A1 (en) Electrostatic discharge protection device
TW202341406A (zh) 靜電放電保護結構
JP2023044220A (ja) 窒化物半導体装置
JP2023042501A (ja) 半導体装置、保護回路、及び半導体装置の製造方法
TW202320312A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221006

R150 Certificate of patent or registration of utility model

Ref document number: 7157027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150