CN104737314B - 光电子半导体构件 - Google Patents

光电子半导体构件 Download PDF

Info

Publication number
CN104737314B
CN104737314B CN201380057054.5A CN201380057054A CN104737314B CN 104737314 B CN104737314 B CN 104737314B CN 201380057054 A CN201380057054 A CN 201380057054A CN 104737314 B CN104737314 B CN 104737314B
Authority
CN
China
Prior art keywords
opto
upside
molding
electronic semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380057054.5A
Other languages
English (en)
Other versions
CN104737314A (zh
Inventor
S.伊莱克
M.萨巴蒂尔
T.施瓦茨
W.维格莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104737314A publication Critical patent/CN104737314A/zh
Application granted granted Critical
Publication of CN104737314B publication Critical patent/CN104737314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

一种光电子半导体构件包括光电子半导体芯片，所述光电子半导体芯片嵌入到具有上侧和下侧的电绝缘的模制体中。此外，在模制体中嵌入有通孔接触部，所述通孔接触部形成模制体的上侧和下侧之间的导电连接。在模制体的上侧上布置有反射层，所述反射层形成半导体芯片的电接触部和通孔接触部之间的导电连接。在此，反射层覆盖模制体的上侧的至少50%。

Description

光电子半导体构件
技术领域
本发明涉及一种根据专利权利要求1所述的光电子半导体构件以及一种根据专利权利要求10所述的用于制造光电子半导体构件的方法。
明确地构成本申请的公开内容的一部分的德国优先权申请DE 10 2012 215524.4同样描述一种光电子半导体构件和一种用于制造光电子半导体构件的方法。
背景技术
从DE 10 2009 036 621 A1中已知一种用于制造光电子半导体构件的方法，其中将光电子半导体芯片嵌入到模制体中，所述模制体覆盖光电子半导体芯片的全部侧面。光电子半导体芯片的上侧和下侧优选地露出。在每个半导体芯片的上侧和/或下侧上能够设有接触部位。电通孔接触能够连同光电子半导体芯片一起嵌入到模制体中。借助于模制体的表面上的导电连接，半导体芯片的接触部位能够与通孔接触导电连接。
发明内容
本发明的任务在于，提供一种光电子半导体构件。所述任务通过具有权利要求1的特征的光电子半导体构件来解决。本发明的另一个任务在于，说明一种用于制造光电子半导体构件的方法。所述任务通过具有权利要求10的特征的方法来解决。改进方案在从属权利要求中被说明。
光电子半导体构件包括光电子半导体芯片，所述光电子半导体芯片嵌入到具有上侧和下侧的电绝缘的模制体中。在此，通孔接触部嵌入到模制体中，所述通孔接触部形成模制体的上侧和下侧之间的导电连接。此外，在模制体的上侧上布置有反射层，所述反射层形成半导体芯片的电接触部和通孔接触部之间的导电连接。反射层在此覆盖模制体的上侧的至少50%。有利地，反射层在该光电子半导体构件中同时满足形成半导体芯片的电接触部和通孔接触部之间的导电连接的功能和将光电子半导体构件的模制体的上侧反射性地构造、即镜面化的功能。半导体构件的模制体的反射性的上侧防止光吸收到模制体的材料中，这有利地提高光电子半导体构件的有效可用的发光功率。模制体的上侧上的反射层的双重功能允许光电子半导体构件非常紧凑地构造并且成本适当地制造。通过在半导体芯片的电接触部和通孔接触部之间借助反射层形成导电连接，光电子半导体构件此外与在使用接合线的情况下相比是更加鲁棒的。
在光电子半导体构件的一个实施方式中，半导体芯片的上侧与模制体的上侧以相同的方向定向。在此，半导体芯片的上侧是半导体芯片的辐射出射面。在此，半导体芯片的上侧的至少一部分既不通过模制体、又不通过反射层覆盖。从光电子半导体芯片的光耦合输出在该半导体构件中能够通过半导体芯片的上侧进行，而辐射出射不通过模制体或反射层妨碍或限制。
在光电子半导体构件的一个实施方式中，在半导体芯片的电接触部和通孔接触部之间的导电连接的区域中，在模制体的上侧和反射层之间布置有电介质。有利地，电介质防止光电子半导体芯片的引导电势的区域和反射层之间的火花放电或电短路。有利地，电介质能够通过简单且成本适当的工艺布置在模制体的上侧上。
在光电子半导体构件的一个实施方式中，电介质具有苯并环丁烯。有利地，这能够实现电介质的简单的加工。此外，苯并环丁烯具有足够的电击穿强度。
在光电子半导体构件的一个实施方式中，电介质具有在50nm和500nm之间的厚度。有利地，于是电介质在典型地在光电子半导体构件运行时产生的电压下提供足够的绝缘强度。
在光电子半导体构件的一个实施方式中，反射层的第一部段与反射层的第二部段电绝缘。在此，第一部段形成半导体芯片的电接触部和通孔接触部之间的导电连接。有利地，反射层的第一部段和第二部段在光电子半导体构件运行时于是能够处于不同的电势上。尽管如此，反射层的第一部段和第二部段能够有利地共同制造，由此光电子半导体构件可简单地且成本适当地获得。
在光电子半导体构件的一个实施方式中，模制体覆盖半导体芯片的上侧的一部分。有利地，在该实施方式中，模制体的覆盖半导体芯片的上侧的部分能够在半导体芯片的电接触部和通孔接触部之间的导电连接和光电子半导体构件的引导电势的部段之间提供电绝缘，由此防止火花放电和短路。
在光电子半导体构件的一个实施方式中，模制体在半导体芯片的上侧的部分上具有在50nm和500nm之间的厚度。有利地，在该半导体构件中，模制体的覆盖半导体芯片的上侧的部分的部分对于通常在光电子半导体芯片运行时出现的电压形成足够的电击穿强度。
在光电子半导体构件的一个实施方式中，反射层具有银或铝。有利地，反射层在该实施方式中提供高的光学反射率和良好的导电性。
用于制造光电子半导体构件的方法包括下述步骤：将光电子半导体芯片和通孔接触部嵌入到具有上侧和下侧的模制体中，其中通孔接触部形成模制体的上侧和下侧之间的导电连接；将反射层布置在模制体的上侧上，其中反射层形成半导体芯片的电接触部和通孔接触部之间的导电连接，并且其中反射层覆盖模制体的上侧至少50%。有利地，根据该方法制造的光电子半导体构件的反射层同时满足在半导体芯片的电接触部和通孔接触部之间提供导电连接的功能和使光电子半导体构件的模制体设有反射性的上侧的功能。由此，能够简单地且成本适当地执行该方法。尤其是，有利地不需要建立接合线连接。
在方法的一个实施方式中，在半导体芯片的电接触部和通孔接触部之间的导电连接的区域中，在模制体的上侧和反射层之间布置有电介质。有利地，电介质能够使反射层相对于光电子半导体芯片的引导电势的部分电绝缘，由此防止火花放电和/或短路。
在方法的一个实施方式中，电介质通过第一光刻工艺步骤布置在模制体的上侧上。有利地，电介质的布置于是能够以高的精度和可复现性进行。
在方法的一个实施方式中，反射层通过第二光刻工艺步骤布置在模制体的上侧上并且被结构化。有利地，反射层的布置于是也能够以高的准确性和可复现性进行。
在方法的一个实施方式中，在将半导体芯片嵌入到模制体中之前，将第一光刻胶布置在半导体芯片的上侧上。有利地，第一光刻胶于是能够用于保护半导体芯片的上侧上的辐射出射面。
在方法的一个实施方式中，将第一光刻胶布置在半导体芯片的上侧上，而半导体芯片处于具有其他的半导体芯片的晶片复合体中。有利地，第一光刻胶的布置于是对多个半导体芯片同时进行，由此对每半导体芯片的用于执行方法的成本明显降低。
在方法的一个实施方式中，在将反射层布置在模制体的上侧上之前，将第二光刻胶布置在模制体的上侧上。有利地，第二光刻胶在模制体的上侧上的布置和用于在模制体的上侧上产生反射层的第二光刻技术于是能够非关键地通过粗略的方法进行，由此用于执行方法的成本降低。
附图说明
本发明的在上文中描述的特性、特征和优点以及实现这些特性、特征和优点的方式和方法结合下面对实施例的描述在理解上变得更清楚和更明确，所述实施例结合附图来详细阐述。在此，在分别强烈示意的视图中:
图1示出用于制造晶片复合体中的根据第一实施方式的光电子半导体构件的两个光电子半导体芯片的剖面图；
图2示出在制造根据第一实施方式的光电子半导体构件期间的第二加工状态；
图3示出在制造根据第一实施方式的光电子半导体构件期间的第三加工状态；
图4示出在制造根据第一实施方式的光电子半导体构件期间的第四加工状态；
图5示出处于第四加工状态的根据第一实施方式的光电子半导体构件的俯视图；
图6示出处于第五加工状态的根据第一实施方式的光电子半导体构件的剖面；
图7示出处于第五加工状态的根据第一实施方式的光电子半导体构件的俯视图；
图8示出根据第一实施方式的光电子半导体构件的剖面；
图9示出第一实施方式的光电子半导体构件的俯视图；
图10示出用于制造根据第二实施方式的光电子半导体构件的光电子半导体芯片的剖面；
图11示出处于第二加工状态的根据第二实施方式的光电子半导体构件的剖面；
图12示出处于第三加工状态的根据第二实施方式的光电子半导体构件的剖面；
图13示出处于第四加工状态的根据第二实施方式的光电子半导体构件的剖面；
图14示出处于第四加工状态的根据第二实施方式的光电子半导体构件的俯视图；
图15示出处于第五加工状态的根据第二实施方式的光电子半导体构件的剖面；
图16示出处于第五加工状态的根据第二实施方式的光电子半导体构件的俯视图；
图17示出根据第二实施方式的光电子半导体构件的剖面；
图18示出根据第二实施方式的光电子半导体构件的俯视图；
图19示出根据第三实施方式的光电子半导体构件的剖面；
图20示出根据第三实施方式的光电子半导体构件的俯视图；
图21示出根据第四实施方式的光电子半导体构件的剖面；并且
图22示出根据第四实施方式的光电子半导体构件的俯视图。
具体实施方式
图1以示意图示出两个光电子半导体芯片100的剖面。光电子半导体芯片100例如能够是LED芯片（发光二极管）。光电子半导体芯片100相同地或近似相同地构造并且彼此并行地在共同的工作流程中制造。在图1的视图中，光电子半导体芯片100横向地并排布置并且还彼此连接。光电子半导体芯片100例如能够与多个其他的光电子半导体芯片100共同地处于晶片复合体中。对光电子半导体芯片100的进一步描述例如根据光电子半导体芯片100之一来进行。
光电子半导体芯片100包括具有上侧111和下侧112的衬底110。衬底110是导电的并且例如能够具有硅。在衬底111的下侧112上布置有第一接触面121，所述第一接触面是导电的并且例如具有金属。
在光电子半导体芯片100的衬底110的上侧111上布置有具有n型掺杂的区域151和p型掺杂的区域152的半导体150。p型掺杂的区域152朝向衬底110的上侧111。n型掺杂的区域151背离衬底110的上侧111。半导体150是外延生长的半导体晶体并且例如能够具有氮化镓（GaN）。
半导体150的n型掺杂的区域151以及半导体150的侧面通过电绝缘的钝化部160覆盖。在半导体150的p型掺杂的区域152的表面上布置有导电的第二金属化部140。第二金属化部140形成与半导体150的p型掺杂的区域152的电接触并且同时用作镜面层以用于反射在半导体150中朝向衬底110的方向发射的光。横向地在半导体150旁边，第二金属化部140与由导电材料构成的第二接触面141连接，所述第二接触面布置在钝化部160的留空部中进而穿透钝化部160。
在背离半导体150的侧上，第二金属化部140通过绝缘层130覆盖，所述绝缘层起电绝缘的作用。在绝缘层130的背离第二金属化部140的侧上布置有第一金属化部120，所述第一金属化部通过绝缘层130相对于第二金属化部140电绝缘。
光电子半导体芯片100具有通孔接触部125。通孔接触部125被构造为开口，所述开口穿过整个p型掺杂的区域152延伸到n型掺杂的区域151中。开口的壁通过绝缘层130的部段电绝缘。通孔接触部125的开口由导电材料填充，所述导电材料与第一金属化部120导电连接。第一金属化部120和通孔接触部125的填充物例如能够具有相同的材料。经由通孔接触部125，在第一金属化部120和半导体150的n型掺杂的区域151之间存在导电连接。
第一金属化部120被布置在光电子半导体芯片100的衬底110的上侧111上。半导体150首先能够与衬底110无关地制造并且设有钝化部160、第二金属化部140、通孔接触部125、绝缘层130和第一金属化部120并且随后才被布置在衬底110的上侧111上。在该情况下，首先将导电的焊接层施加到衬底110的上侧111上。随后，衬底110的上侧111上的焊接层通过外延接合与第一金属化部120连接。钝化部160替代地也能够在将半导体150布置在衬底110的上侧111上之后才产生。
衬底110的下侧112上的第一接触面121经由导电的衬底110、第一金属化部120和通孔接触部125与半导体150的n型掺杂的区域151导电连接。第二接触面141经由第二金属化部140与p型掺杂的区域152导电连接。通过在第一接触面121和第二接触面141之间施加电压，能够激发穿过半导体150的通过电流，所述通过电流引起发射辐射。
半导体150的n型掺杂的区域151的通过钝化部160保护的表面为光电子半导体芯片100的发射区域161或辐射出射面。在半导体150中产生的光能够通过发射区域161从光电子半导体芯片100中导出。朝向衬底110的方向发射的光首先在第二金属化部140上反射。
根据图2至9，下面阐述方法，所述方法用于制造具有光电子半导体芯片100的光电子半导体构件。对此，首先将在图1中示出的复合体的光电子半导体芯片100彼此分开并且单独地继续加工。
现在，将光电子半导体芯片100的衬底110的具有半导体150的侧压入到薄膜180中，如这在图2中示出。薄膜180是软的薄膜，所述软的薄膜通过在图2中没有单独示出的载体来保持。将光电子半导体芯片100在一定程度上压入到薄膜180中，使得布置在衬底110的上侧111上的层120、130、160齐平地与薄膜180贴紧。因此，在钝化部160和薄膜180之间不留下间隙。光电子半导体芯片100的侧面没有压入到薄膜180中。因此，光电子半导体芯片100的第二接触面141和钝化部160通过薄膜180覆盖并且保护，而光电子半导体芯片100的所有其他表面完全未覆盖并且保持露出。
此外，图2示出由导电材料构成的导体销170。在导体销170的上侧上布置有导电的上侧金属化部171。在导体销170的下侧上布置有导电的下侧金属化部172。导体销170例如能够由电路板材料构成并且将上侧金属化部171与下侧金属化部172导电连接。因此，导体销170的长度设计成，使得上侧金属化部171和下侧金属化部172之间的距离大致对应于光电子半导体芯片100的第一接触面121和第二接触面141之间的距离。
导体销170侧向地在光电子半导体芯片100旁边布置。上侧金属化部171朝向薄膜180并且被压入到薄膜180中，使得上侧金属化部171的上侧通过薄膜180覆盖并且保护。
光电子半导体芯片100和导体销170能够通过没有示出的保持设备保持在图2中示出的位置中。尤其是，光电子半导体芯片100和导体销170能够通过第二载体和第二薄膜来保持，所述第二薄膜布置在下侧金属化部172和第一接触面121的侧上并且覆盖和保护第一接触面121和下侧金属化部172。
在下面的方法步骤中，将光电子半导体芯片100和导体销170嵌入到模制体190中。对此，将光电子半导体芯片100和导体销170在模制工艺中利用模制料来包围。如果具有第一接触面121的衬底110的下侧112和具有下侧金属化部172的导体销170的下侧被布置在载体或薄膜上，那么将模制料引入到薄膜180和下部的载体之间。
图3示出所形成的模制体190的剖面，该模制体具有嵌入的光电子半导体芯片100和同样嵌入到模制体190中的导体销170模制体。可能存在的下部的载体或下部的薄膜在此没有示出。模制体190具有电绝缘材料。
图4示出在移除薄膜180之后的具有嵌入的光电子半导体芯片100和嵌入的导体销170的模制体190的剖面。模制体190具有上侧191和下侧192。模制体190的上侧191与光电子半导体芯片100的钝化部160齐平。光电子半导体芯片100的第二接触面141通过薄膜180保护并且现在突出于模制体190的上侧191进而可接近。导体销170的上侧金属化部171的上侧也通过薄膜180保护并且现在不由模制体190覆盖，而是在模制体190的上侧191上可接近。模制体190的下侧192与衬底110的下侧112和导体销170的下侧齐平。因此，光电子半导体芯片100的衬底110的下侧112上的第一接触面121和导体销170的下侧金属化部172不通过模制体190覆盖，而是在模制体190的下侧192上可接近。
图5示出模制体190的上侧191的俯视图，该模制体具有嵌入其中的光电子半导体芯片100和同样嵌入到模制体190中的导体销170。可见的是光电子半导体芯片100的上侧上的具有发射区域161的钝化部160、光电子半导体芯片100的第二接触面141和导体销170的上侧金属化部171。同样地，在图5中示出剖面线AA，沿着所述剖面线切割图4的视图中的模制体190、光电子半导体芯片100和导体销170。
在下面的方法步骤中，借助于光刻法将绝缘部段200施加在模制体190的上侧191上。替代地，绝缘部段200能够通过模板印刷、通过丝网印刷、通过喷射、通过散布、通过压印或通过其他的方法来施加。图6示出具有嵌入的光电子半导体芯片100、嵌入的导体销170和布置在模制体190的上侧191上的绝缘部段200的模制体190的剖面图。图7示出模制体190的上侧191连同布置在其上的绝缘部段200的俯视图。
绝缘部段200在光电子半导体芯片100的第二接触面141和导体销170的上侧金属化部171之间的横向区域中布置在模制体190的上侧191上。绝缘部段200具有电绝缘材料。例如，绝缘部段200能够具有如苯并环丁烯（BCB）的电介质。替代地，绝缘部段200能够具有有机材料，如丙烯酸酯、环氧化物、硅树脂、聚酰亚胺，或者具有无机材料，如氧化硅、氮化硅。绝缘部段200具有下述厚度，所述厚度足以当在绝缘部段200上施加相应于在光电子半导体芯片100运行时最大出现的电压的电压时防止电击穿。例如，绝缘部段200能够具有下述厚度，所述厚度足以当在绝缘部段200上沿厚度方向施加5V的电压时防止电击穿。绝缘部段200优选地具有在50nm和2μm之间的厚度，特别优选地在50nm和500nm之间的厚度，例如为200nm的厚度。如果绝缘部段200借助于喷射或通过丝网印刷工艺来施加，那么厚度当然也能够为几微米并且例如位于20μm和100μm之间的范围中。
在另一个加工步骤中，将具有镜面部段211和接触部段212的第三金属化部210施加在具有嵌入的光电子半导体芯片100和嵌入的导体销170的模制体190的上侧191上。图8示出在该方法步骤之后得到的光电子半导体构件10的剖面图。图9示出光电子半导体构件10的俯视图。
第三金属化部210的接触部段212建立光电子半导体芯片100的第二接触面141和导体销100的上侧金属化部171之间的导电连接。因此，接触部段212被布置在第二接触面141、上侧金属化部171和布置在接触面141和上侧金属化部171之间的绝缘部段200上。
在光电子半导体构件10中，在导体销170的下侧金属化部172经由导体销170、导体销170的上侧金属化部171和第三金属化部210的接触部段212而与光电子半导体芯片100的第二接触面141之间存在导电连接。光电子半导体芯片100的第二接触面141如已经阐述的那样与半导体150的p型掺杂的区域152导电连接。如已经阐述的那样，存在从半导体150的n型掺杂的区域151到光电子半导体芯片100的第一接触面121的导电连接。因此，光电子半导体构件10的光电子半导体芯片100能够经由第一接触面121和下侧金属化部172而被电接触，所述第一接触面和下侧金属化部二者在光电子半导体构件10的模制体190的下侧192上都可接近。光电子半导体构件10由此适合于根据SMT方法（Surface Mount Technology，表面安装技术）安装。
如果在光电子半导体构件10运行时将电压施加在光电子半导体芯片100的第一接触面121和导体销170的下侧金属化部172之间，那么所述电压也在光电子半导体芯片100的第一金属化部120和接触部段212之间降到绝缘部段200上。因此，绝缘部段200的电击穿强度和厚度设计成，使得在此不出现电击穿。
第三金属化部210的镜面部段211通过侧面的分离槽与第三金属化部210的接触部段212分离并且相对于所述接触部段电绝缘。镜面部段211覆盖模制体190的上侧191的一大部分。然而，镜面部段211不覆盖或基本上不覆盖光电子半导体芯片100的发射区域161。在模制体190的既没有布置光电子半导体芯片100、又没有布置导体销170的区域中，第三金属化部210的镜面部段211覆盖模制体190的上侧191的至少50%、优选至少90%。在图8和9中示出的实例中，镜面部段211除光电子半导体芯片100和导体芯片170之外几乎完全覆盖模制体190的上侧191。
第三金属化部210例如能够具有银（Ag）。在该情况下，第三金属化部210具有高的导电性和良好的光学反射能力。替代地，第三金属化部210也能够具有铝，铝与银相比可成本更适当地获得并且伴随着较小的腐蚀风险。在两种情况下，与介电的镜面的组合是可以的。第三金属化部210也能够被构造为金属堆并且例如具有钛（Ti）和铬（Cr）、镍（Ni）、钯（Pd）和铂（Pt）、铜（Cu）或银（Ag）和铝（Al）。
如果在光电子半导体芯片100的半导体150中产生的光通过光电子半导体芯片100的发射区域161放射并且在光电子半导体构件10的周围环境向回反射至光电子半导体构件10，那么所述向回反射的光在第三金属化部210的镜面部段211上重新朝向光电子半导体构件10的放射方向反射。由此，能够使用所述光。在没有镜面部段211的情况下，朝向光电子半导体构件10的方向反射的光会在模制体190的上侧191处被吸收进而丧失。第三金属化部210的镜面部段211由此提高光电子半导体构件10的有效光电流。对此，镜面部段210必须覆盖模制体190的上侧191的至少一半，优选至少90%。
具有镜面部段211和接触部段212的第三金属化部210通过光刻法施加。在方法的一个实施方式中，首先将第三金属化部210整面地沉积在模制体190的上侧191、光电子半导体芯片100的上侧和发射区域161和导体销170的上侧金属化部171上。可选地，将第三金属化部在沉积之后钝化。随后，将第三金属化部210的在图8和9的视图中形成镜面部段211和接触部段212的那些区域借助于光刻胶保护并且将未被保护的区域中的第三金属化部210通过刻蚀法移除。在此，在镜面部段211和接触部段212之间的分离区域以及包围镜面部段211的分离槽被施加。此外，在此，在光电子半导体芯片100的发射区域161中的第三金属化部210被移除。
在方法的另一个实施方式中，首先将光电子半导体芯片100的发射区域161和随后在镜面部段211和接触部段212之间和围绕镜面部段211施加的分离槽的区域借助光刻胶保护。随后，将第三金属化部210沉积并且随后在之前借助于光刻胶保护的区域中又通过剥离法移除。第三金属化部210在此保留在镜面部段211和接触部段212中。沉积第三金属化部210在该变型形式中例如能够通过溅镀、蒸镀或电镀法来进行。
替代地，第三金属化部210也能够通过借助丝网或模板印刷压印金属膏或通过喷射金属膏来施加。
在根据图2至9描述的方法的一个优选的实施方式中，将多个光电子半导体芯片100和相应的多个导体销170横向彼此间隔开地同时嵌入到共同的模制体190中。随后，在所有的光电子半导体芯片100的第二接触面141和分别被分配的导体销170的上侧金属化部171之间同时施加绝缘部段200。具有镜面部段211和接触部段212的第三金属化部210的施加也对全部嵌入到共同的模制体190中的光电子半导体芯片100并行地进行。随后才将产生的光电子半导体构件10通过分割模制体100而彼此分离。
根据图10至18，下面阐述由光电子半导体芯片100制造光电子半导体构件的方法的另一个实施方式。按照根据图10至18阐述的方法制造的光电子半导体构件与光电子半导体构件10一致。因此，彼此相应的部件设有相同的附图标记并且不再重新详细地描述。
图10重新示出仍处于具有其他的光电子半导体芯片100的晶片复合体中的光电子半导体芯片100的剖面图。
仍在光电子半导体芯片100的晶片复合体中，在钝化部160的上侧上施加一层光刻胶220。光刻胶220在此仅覆盖钝化部160的就其而言覆盖半导体150的部分。第二接触面141不通过光刻胶220覆盖。施加光刻胶220借助于光刻技术进行。
随后，将光电子半导体芯片100从具有其他的光电子半导体芯片100的晶片复合体上分离。
下面，将光电子半导体芯片100的具有光刻胶220的上侧再次压入到薄膜180中。在此，但是将光电子半导体芯片100仅在一定程度上压入到薄膜180中，使得光电子半导体芯片100的第二接触面141的上侧和通过光刻胶220覆盖的区域与薄膜180接触。而光电子半导体芯片100的钝化部160的没有通过光刻胶220覆盖的区域不与薄膜180接触。在钝化部160的所述区域和薄膜180之间因此留下间隙181。
与光电子半导体芯片100一起同时又将具有上侧金属化部171和下侧金属化部172的导体销170压入到薄膜180中，使得上侧金属化部171通过薄膜180覆盖和保护。又能够也在具有第一接触面121的衬底110的下侧112上并且在导体销170的下侧金属化部172上布置有薄膜以用于保护。
随后，将光电子半导体芯片100和导体销170嵌入到模制体230中，如这在图12的剖面图中示出的那样。模制体230再次由模制料形成并且是电绝缘的。模制料在此也进入到薄膜180和光电子半导体芯片100的钝化部160的没有通过光刻胶220覆盖的部分之间的间隙181中。
图13示出在移除薄膜180之后的具有嵌入到模制体230中的光电子半导体芯片100和嵌入到模制体230中的导体销170的模制体230的剖面。模制体230具有上侧231和下侧232。模制体230的下侧232与光电子半导体芯片100的衬底110的下侧112和导体销170的下侧齐平。因此，布置在光电子半导体芯片100的衬底110的下侧112上的第一接触面121和导体销170的下侧上的下侧金属化部171不通过模制体230覆盖，而是在模制体230的下侧232上可接近。
光电子半导体芯片100的上侧通过模制体230部分地覆盖。在之前的方法步骤中在薄膜180和钝化部160之间构造的间隙181的区域中，形成模制体230的绝缘部段233，所述绝缘部段被布置在光电子半导体芯片100 的钝化部160的没有通过光刻胶220覆盖的部段上。
而光电子半导体芯片100的通过光刻胶220覆盖的区域和光电子半导体芯片100的第二接触面141的上侧没有通过模制体230覆盖，而是突出于模制体230的上侧231。导体销170的之前通过薄膜180保护的上侧金属化部171也在模制体230的上侧231上是可接近的。
图14示出模制体230的上侧231、光电子半导体芯片100的通过光刻胶220保护的发射区域161、光电子半导体芯片100的第二接触面171和导体销170的上侧金属化部171的俯视图。同样示出剖面线BB，沿着所述剖面线切割图13的视图中的光电子半导体芯片100、导体销170和模制体230。
在下面的方法步骤中，将其他的光刻胶240沉积在模制体230的上侧231上并且结构化。这借助于光刻技术进行，所述光刻技术然而能够有利地在对对齐的准确性没有大的要求的情况下执行。结构化的其他的光刻胶240覆盖模制体230的上侧231的下述区域，在所述区域上随后应在第四金属化部中出现分离槽。图15示出具有结构化的其他的光刻胶240的模制体230的剖面。图16示出具有在光电子半导体芯片100的发射区域161中的光刻胶220以及其他的光刻胶240的上侧231的俯视图。
在下面的制造步骤中，将金属层整面地沉积在模制体230的上侧231、光刻胶220和其他的光刻胶240上。随后在剥离工艺中将光刻胶220和其他的光刻胶240连同金属层的位于其上的部分移除。剩余第四金属化部250。因此，根据第二实施方式的光电子半导体构件20的制造结束。图17示出光电子半导体构件20的剖面图。图18示出光电子半导体构件20的俯视图。
第四金属化部250覆盖光电子半导体芯片100的第二接触面141、模制体230的绝缘部段233和导体销170的上侧金属化部171进而建立光电子半导体芯片100的第二接触面141和导体销170的上侧金属化部171之间的导电连接。因此，在模制体230的下侧232上的导体销170的下侧金属化部172和半导体150的n型掺杂的区域151之间存在导电连接。由此，光电子半导体构件20也适合于借助于SMT法的表面安装，其中光电子半导体构件20的光电子半导体芯片100经由第一接触面121和下侧金属化部172被接触。
在光电子半导体构件20运行时，模制体230的绝缘部段233防止在第四金属化部250和第一金属化部120、衬底110或光电子半导体芯片100的第一接触面121之间出现电击穿。为此，绝缘部段233必须具有足够的绝缘强度。在光电子半导体构件20运行期间，在第四金属化部250和第一金属化部120之间例如能够出现5V的电势差。模制体230能够具有电击穿强度例如为30kV/mm的环氧树脂。在该示例性的情况下，绝缘部段233应当具有至少为200nm的厚度。通常，绝缘部段233具有在50nm和500nm之间的厚度。绝缘部段233的厚度在此从在制造光电子半导体构件20期间在图11中示出的方法步骤中的间隙181的高度得出。因此，光电子半导体芯片100在图11中示出的方法步骤期间越大程度地被压入到薄膜180中，绝缘部段233就越薄。如果光电子半导体芯片100根本没有被压入到薄膜180中，那么得出绝缘部段233的相应于半导体150的高度的厚度，并且例如能够为5μm。有利地，不需要将半导体芯片100压入到薄膜180中简化了制造方法。
第四金属化部250附加地在模制体230的横向区域中覆盖模制体230的上侧231的大部分，在所述横向区域中既不嵌入光电子半导体芯片100、又不嵌入导体销170。在模制体230的所述区域中，第四金属化部250覆盖模制体230的上侧231的至少50%、优选至少90%。
第四金属化部250优选由具有良好的光学反射性的材料，尤其优选地由银构成。替代地，第四金属化部250也能够具有铝（Al），铝与银相比可成本更适当地获得并且伴随着更小的腐蚀风险。在两种情况下，与介电镜面的组合是可以的。第四金属化部250也能够被构造为金属堆并且例如具有钛（Ti）和铬（Cr）、镍（Ni）、钯（Pd）和铂（Pt）、铜（Cu）或银（Ag）和铝（Al）。第四金属化部250用作为用于反射光的镜面层。在光电子半导体构件20的光电子半导体芯片100的半导体150中产生的通过发射区域161导出的光能够在光电子半导体构件20的周围环境中向回反射至光电子半导体构件20。当在上侧231上没有布置有作为镜面层起作用的金属化部250时，所述向回反射至光电子半导体构件20的光会在模制体230的上侧131处被吸收进而丧失。第四金属化部150重新反射朝向光电子半导体构件20的方向回射的光，由此能够将所述光又供给使用。
第四金属化部250沿横向方向在外部通过分离槽包围，在所述分离槽中，第四金属化部250被移除并且模制体230的上侧231露出。这是下述横向区域，在所述横向区域中，在前面的方法步骤中布置有其他的光刻胶240。
根据图10至18阐述的用于制造光电子半导体构件20的方法也优选地并行地对多个光电子半导体构件20执行。对此，多个光电子半导体芯片100和相应的多个导体销170横向地彼此间隔开地同时被压入到薄膜180中并且随后被嵌入到共同的模制体230中。施加和结构化其他的光刻胶240也并行地对全部嵌入到共同的模制体230中的光电子半导体芯片100同时进行。在沉积和结构化第四金属化部250之后才将完成处理的光电子半导体构件20通过分割共同的模制体230彼此分离。分割模制体230优选在围绕着每个单独的光电子半导体构件20的第四金属化部250来布置的分离槽的区域中进行。
图19示出根据第三实施方式的光电子半导体构件30的示意剖面图。图20示出第三实施方式的光电子半导体构件30的俯视图。此外，图20示出剖面线CC，沿着所述剖面线切割图19的视图中的光电子半导体构件30。
在示出的实例中，光电子半导体构件30具有两个光电子半导体芯片300，所述光电子半导体芯片称作为第一芯片301和第二芯片302。在其他的实施方式中，然而，光电子半导体构件30也能够具有仅一个光电子半导体芯片300或多于两个的串联连接的光电子半导体芯片300。第一芯片301和第二芯片302相同地被构造。随后，示例性地阐述光电子半导体芯片300。
光电子半导体芯片300具有外延生长的具有n型掺杂的区域351和p型掺杂的区域352的半导体350。半导体350例如能够具有氮化镓（GaN）。在n型掺杂的区域351和p型掺杂的区域352之间构造有有源发光层。在半导体350中产生的光能够通过由n型掺杂的区域351的表面形成的发射区域361从半导体350中导出。
半导体350具有通孔接触部325。通孔接触部325包括开口，所述开口从p型掺杂的区域352的背离n型掺杂的区域351的侧穿过p型掺杂的区域352伸展到n型掺杂的区域351中。所述开口的侧壁通过绝缘层330电绝缘。在开口之内布置有第一金属化部320的导电材料。通孔接触部325也能够包括多个并行的这种开口。
在p型掺杂的区域352的背离n型掺杂的区域351的表面上布置有第二金属化部340，所述第二金属化部提供与p型掺杂的区域352的导电连接。第二金属化部340沿横向方向超出半导体350延伸并且横向地在半导体350旁边导电地设有第二接触面341。
第二金属化部340在背离半导体350的侧上通过绝缘层330覆盖。第一金属化部320与绝缘层330相邻，所述第一金属化部与通孔接触部325导电连接并且通过绝缘层330与第二金属化部340电绝缘。第一金属化部320与第一接触面321导电连接。从第一接触面321经由第一金属化部320和通孔接触部325到半导体350的n型掺杂的区域351存在导电连接。
第一金属化部320布置在衬底310的上侧311上。半导体350能够首先与衬底310分开制造并且设有通孔接触部325、第二金属化部340、第二接触面341、绝缘层330、第一金属化部320和第一接触面321。随后，能够将第一金属化部320通过外延接合与布置在衬底310的上侧311上的焊接层连接。
衬底310是电绝缘的衬底并且例如能够具有硅。优选地，衬底310具有高的热导率。在衬底310的下侧312上布置有热接触面322，所述热接触面例如能够具有金属。由半导体350产生的废热能够经由衬底310和热接触面322被散发。
在半导体350的背离衬底310的侧、第二金属化部340和绝缘层330上布置有钝化部360。在第一接触面321和第二接触面341的区域中，钝化部360具有缺口，使得第一接触面321和第二接触面341是可接近的。
第一芯片301和第二芯片302共同嵌入到模制体390中。模制体390通过模制工艺由模制料制造并且是电绝缘的。模制体390具有上侧391和下侧392。模制体390的下侧392与两个光电子半导体芯片300的衬底310的下侧312齐平。衬底310的下侧312在此不通过模制体390覆盖，使得热接触面322在光电子半导体芯片300的下侧312上是可接近的。
模制体390的上侧391与光电子半导体芯片300的钝化部360在钝化部360的横向地位于半导体350旁边的区域中齐平。因此，光电子半导体芯片300的第一接触面321、第二接触面341和发射区域361突出于模制体390的上侧391并且不通过模制体390覆盖。
除了光电子半导体芯片300之外，第一导体销370和第二导体销380嵌入到模制体390中，所述第一导体销和第二导体销分别提供模制体390的上侧391和下侧392之间的导电连接。第一导体销370和第二导体销380对此由导电材料构成，例如由电路板材料构成。第一导体销370具有上侧金属化部371和下侧金属化部372。第二导体销380具有上侧金属化部381和下侧金属化部382。导体销370、380的上侧金属化部371、381在模制体390的上侧391上是可接近的。导体销370、380的下侧金属化部372、382在模制体390的下侧392上是可接近的。
在模制体390的上侧391上布置有多个绝缘部段400。每个绝缘部段400由电绝缘材料构成，例如由光刻结构化的电介质、例如由苯并环丁烯（BCB）构成。替代地，绝缘部段400能够具有有机材料，如丙烯酸酯、环氧化物、硅树脂、聚酰亚胺，或者无机材料，如氧化硅、氮化硅。绝缘部段400的厚度又设计成，使得所述绝缘部段在通常在光电子半导体芯片300运行时出现的电压下防止电击穿。绝缘部段400的厚度例如能够在50nm和500nm之间。如果绝缘部段400借助于喷射或通过丝网印刷工艺施加，那么厚度当然也能够为几微米并且例如在20μm和100μm之间的范围中。
第一绝缘部段401在模制体390的上侧391的横向区域中布置在第一导体销370的上侧金属化部371和第一光电子半导体芯片301的第一接触面321之间。第二绝缘部段402在模制体390的上侧391的横向区域中布置在第一光电子半导体芯片301的第二接触面341和第二光电子半导体芯片302的第一接触面321之间。第三绝缘部段403在模制体390的上侧391上布置在第二光电子半导体芯片300的第二接触面341和第二导体销380的上侧金属化部381之间的横向区域中。
光电子半导体构件30还具有第三金属化部410，所述第三金属化部在模制体390的上侧391上并且部分地在绝缘部段400上来布置。第三金属化部410优选由具有良好的导电性和高的光学反射能力的材料构成，例如由银构成。替代地，第三金属化部410也能够具有铝，铝与银相比可成本更适当地获得并且伴随着较小的腐蚀风险。在两种情况下，与介电的镜面的组合是可以的。第三金属化部410也能够被构造为金属堆并且例如具有钛（Ti）和铬（Cr）、镍（Ni）、钯（Pd）和铂（Pt）、铜（Cu）或银（Ag）和铝（Al）。
第三金属化部410包括镜面部段411、第一接触部段412、第二接触部段413和第三接触部段414。镜面部段411、第一接触部段412、第二接触部段413和第三接触部段414沿横向方向通过分离槽彼此分离进而相对于彼此电绝缘。
第一接触部段412建立第一导体销370的上侧金属化部371和第一光电子半导体芯片301的第一接触面321之间的导电连接。第二接触部段413建立第一光电子半导体芯片301的第二接触面341和第二光电子半导体芯片302的第一接触面321之间的导电连接。第三接触部段414建立第二光电子半导体芯片302的第二接触面341和第二导体销380的上侧金属化部381之间的导电连接。
在第三接触部段414和模制体390的上侧391之间布置的第三绝缘部段403防止第三接触部段414和第二光电子半导体芯片302的第一金属化部320之间的电击穿。第二绝缘部段402相应地防止第二接触部段413和第一光电子半导体芯片300的第一金属化部320之间的电击穿。
在光电子半导体构件30具有仅一个光电子半导体芯片300、301的实施方式中，所述光电子半导体芯片300、301的第二接触面341经由接触部段直接与第二导体芯片380的上侧金属化部381连接。第三接触部段414和第三绝缘部段403在该实施方式中省略。
经由第一导体销370的下侧金属化部372和第二导体销380的下侧金属化部382能够电接触光电子半导体构件30。光电子半导体构件30适合于根据SMT法的表面安装。在此，也能够接触热接触面322，以便将由光电子半导体芯片300产生的热量散发。
第三金属化部410的镜面部段411覆盖模制体390的下述区域的模制体390的上侧391的一大部分，在所述区域中，既没有布置光电子半导体芯片300、又没有布置导体销370。在模制体390的所述横向区域中，镜面部段411覆盖模制体390的上侧391的至少50%、优选至少90%。由此，模制体390的上侧391基本上是光学反射性的。光电子半导体芯片300的发射区域不通过第三金属化部410的镜面部段411覆盖。
光电子半导体构件30能够按照根据图1至9阐述的方法制造。光电子半导体构件30相对于光电子半导体构件10的主要区别在于，在光电子半导体芯片300中，两个极性的电接触部321、341在其上侧上是可接近的。因此，光电子半导体芯片300具有绝缘衬底310，而光电子半导体芯片100具有导电衬底110。
图21以示意剖面图示出根据第四实施方式的光电子半导体构件40。图22示出根据第四实施方式的光电子半导体构件40的俯视图。此外，图22示出剖面线DD，沿着所述剖面线切割图21的视图中的光电子半导体构件40。
光电子半导体构件40具有光电子半导体芯片500。光电子半导体芯片500包括具有n型掺杂的区域551和p型掺杂的区域552的半导体550。半导体550又作为外延制造的晶体存在并且例如能够具有氮化镓（GaN）。p型掺杂的区域552布置在导电衬底510的上侧511上的金属化部540上。衬底510例如能够具有硅。在衬底510的下侧512上布置有第二接触面541，所述第二接触面例如能够具有金属。第二接触面541经由导电衬底510和金属化部540提供与半导体550的p型掺杂的区域552的导电连接。
在半导体550的n型掺杂的区域551的表面上布置有第一接触面521，经由所述第一接触面存在与半导体550的n型掺杂的区域551的导电连接。
半导体550和金属化部540的沿横向方向布置在半导体550旁边的部段通过钝化部560覆盖。钝化部560在第一接触面521的区域中具有缺口，使得第一接触面521在光电子半导体芯片500的上侧上是可接近的。半导体550的n型掺杂的区域551的通过钝化部560保护的区域形成发射区域561，通过所述发射区域能够将光从半导体550中耦合输出。
光电子半导体芯片500嵌入到电绝缘的模制体590中。模制体590借助于模制工艺由模制料制造并且就其而言相应于上面描述的实施方式的模制体190、230、390。模制体590具有上侧591和下侧592。模制体590的下侧592与衬底510的下侧512齐平。衬底510的下侧512上的第二接触面541不通过模制体590覆盖进而从外部是可接近的。模制体590的上侧591又与钝化部560的没有覆盖半导体550的横向部段齐平。因此，半导体550的发射区域561不通过模制体590覆盖。
连同光电子半导体芯片500一起，将导体销570嵌入到模制体590中，所述导体销提供模制体590的上侧591和下侧592之间的导电连接。导体销570具有上侧金属化部571和下侧金属化部572。上侧金属化部571在模制体590的上侧591上是可接近的。下侧金属化部572在模制体590的下侧592上是可接近的。
在半导体550和导体销570的上侧金属化部571之间的横向区域中，在模制体590的上侧591上布置有绝缘部段600。绝缘部段600由电绝缘材料构成，例如由如苯并环丁烯的光刻结构化的电介质构成。替代地，绝缘部段600能够具有有机材料，如丙烯酸酯、环氧化物、硅树脂、聚酰亚胺，或者无机材料，如氧化硅、氮化硅。
光电子半导体构件40还具有第三金属化部610，所述第三金属化部具有镜面部段611和接触部段612。第三金属化部610能够具有银。替代地，第三金属化部610也能够具有铝（Al）。在两种情况下，与介电的镜面的组合是可以的。第三金属化部610也能够被构造为金属堆并且例如具有钛（Ti）和铬（Cr）、镍（Ni）、钯（Pd）和铂（Pt）、铜（Cu）或银（Ag）和铝（Al）。接触部段612在光电子半导体芯片500的第一接触面521经由绝缘部段600与导体销570的上侧金属化部571之间延伸并且将第一接触面521与导体销570导电连接。绝缘部段600的厚度又设计成，使得在光电子半导体构件40运行期间出现的电压下，防止光电子半导体芯片500的金属化部540和第三金属化部610的接触部段612之间的电击穿。
镜面部段611通过分离槽沿横向方向与第三金属化部610的接触部段612分离并且电绝缘。镜面部段611在模制体590的上侧591的下述部分上布置，在所述部分上，既没有布置光电子半导体芯片500、又没有布置导体芯片570或绝缘部段600。镜面部段611覆盖模制体590的上侧591的所述部分的至少50%、优选至少90%。
在光电子半导体构件40运行时，在半导体550中产生的光通过发射区域561导出。在光电子半导体构件40的周围环境中，能够出现反射，通过所述反射将通过光电子半导体构件40产生的光辐射的一部分向回反射至光电子半导体构件40。为了防止所述光辐射在模制体590的上侧591处被吸收进而丧失，镜面部段611被布置在模制体590的上侧591上。在镜面部段611上，将光重新反射进而能够离开光电子半导体构件40。由此，提高通过光电子半导体构件40产生的光的可用份额。
光电子半导体构件40能够借助于根据图1至9阐述的方法制造。替代地，然而，也可以的是，将图19和20的光电子半导体芯片300或者图21和22的光电子半导体芯片500用于制造按照根据图10至18所阐述的方法的光电子半导体构件。
光电子半导体构件10、20、30、40分别具有导体销170、370、380、570，所述导体销提供相应的模制体190、230、390、590的上侧和下侧之间的导电连接（通孔接触部）。在所述方法的变型形式中，能够放弃将导体销170、370、380、570嵌入到模制体190、230、390、590中。替代于此，在制造模制体190、230、390、590之后能够将开口置于模制体190、230、390、590中，例如借助于激光。置于模制体190、230、390、590中的孔能够用导电材料填充，例如通过电镀法。导电材料于是提供模制体190、230、390、590的上侧和下侧之间的导电连接进而同样形成通孔接触部。其余的制造方法如所描述那样进行。
本发明根据优选的实施例详细地说明和描述。尽管如此，本发明不受限制于公开的实例。更确切地说，本领域技术人员能够从中导出其他的变型形式，而不脱离本发明的保护范围。
附图标记列表：
10 光电子半导体构件
20 光电子半导体构件
30 光电子半导体构件
40 光电子半导体构件
100 光电子半导体芯片
110 衬底（导电的）
111 上侧
112 下侧
120 第一金属化部（n－接触部）
121 第一接触面（n）
125 通孔接触部
130 绝缘层
140 第二金属化部（p－接触部和镜面）
141 第二接触面（p）
150 半导体
151 n型掺杂的区域
152 p型掺杂的区域
160 钝化部
161 发射区域
170 导体销
171 上侧金属化部
172 下侧金属化部
180 薄膜（和载体）
181 间隙
190 模制体
191 上侧
192 下侧
200 绝缘部段（光刻结构化的电介质）
210 第三金属化部（结构化的银层）
211 镜面部段
212 接触部段
220 光刻胶
230 模制体
231 上侧
232 下侧
233 绝缘部段
240 其他的光刻胶
250 第四金属化部（结构化的银层）
300 光电子半导体芯片
301 第一芯片
302 第二芯片
310 衬底（绝缘的）
311 上侧
312 下侧
320 第一金属化部（n－接触部）
321 第一接触面（n）
322 热接触面
325 通孔接触部
330 绝缘层
340 第二金属化部
341 第二接触面
350 半导体
351 n型掺杂的区域
352 p型掺杂的区域
360 钝化部
361 发射区域
370 第一导体销（n）
371 上侧金属化部
372 下侧金属化部（n－接触部）
380 第二导体销（p）
381 上侧金属化部
382 下侧金属化部（p－接触部）
390 模制体
391 上侧
392 下侧
400 绝缘部段（光刻结构化的电介质）
401 第一部段
402 第二部段
403 第三部段
410 第三金属化部（结构化的银层）
411 镜面部段
412 第一接触部段
413 第二接触部段
414 第三接触部段
500 光电子半导体芯片
510 衬底（导电的）
511 上侧
512 下侧
521 第一接触面（n）
540 金属化部
541 第二接触面（p）
550 半导体
551 n型掺杂的区域
552 p型掺杂的区域
560 钝化部
561 发射区域
570 导体销（n）
571 上侧金属化部
572 下侧金属化部（n－接触部）
590 模制体
591 上侧
592 下侧
600 绝缘部段（光刻结构化的电介质）
610 第三金属化部（结构化的银层）
611 镜面部段
612 接触部段

Claims (8)

1.光电子半导体构件（10，20，30，40），所述光电子半导体构件具有光电子半导体芯片（100，300，500），
其中所述半导体芯片（100，300，500）嵌入到具有上侧（191，231，391，591）和下侧（192，232，392，592）的电绝缘的模制体（190，230，390，590）中，
其中通孔接触部（170，370，380，570）嵌入到所述模制体（190，230，390，590）中，所述通孔接触部形成所述模制体（190，230，390，590）的上侧（191，231，391，591）和下侧（192，232，392，592）之间的导电连接，
其中在所述模制体（190，230，390，590）的上侧（191，231，391，591）上布置有反射层（210，250，410，610），
其中所述反射层（210，410，610）的第一部段（212，412，413，414，612）与所述反射层（210，410，610）的第二部段（211，411，611）电绝缘，
所述第一部段（212，412，413，414，612）形成所述半导体芯片（100，300，500）的电接触部（141，321，341，521）和所述通孔接触部（170，370，380，570）之间的导电连接，
其中在所述半导体芯片（100，300，500）的电接触部（141，321，341，521）和所述通孔接触部（170，370，380，570）之间的导电连接的区域中，在所述模制体（190，390，590）的上侧（191，391，591）和所述反射层（210，410，610）之间布置有电介质（200，400，600），
其中所述反射层（210，250，410，610）覆盖所述模制体（190，230，390，590）的上侧（191，231，391，591）的至少50%，
其中所述光电子半导体构件（10，20，30，40）的电接触面（121，172，372，382，541，572）在所述模制体（190，230，390，590）的下侧（192，232，392，592）上是可接近的。
2.根据权利要求1所述的光电子半导体构件（10，20，30，40），
其中所述半导体芯片（100，300，500）的上侧（161，361，561）与所述模制体（190，230，390，590）的上侧（191，231，391，591）以相同的方向定向，
其中所述半导体芯片（100，300，500）的上侧（161，361，561）是所述半导体芯片（100，300，500）的辐射出射面，
其中所述半导体芯片（100，300，500）的上侧（161，361，561）的至少一部分既不通过所述模制体（190，230，390，590）、又不通过所述反射层（210，250，410，610）覆盖。
3.根据权利要求1或2所述的光电子半导体构件（10，30，40），
其中所述电介质（200，400，600）具有苯并环丁烯。
4.根据权利要求1或2所述的光电子半导体构件（10，30，40），
其中所述电介质（200，400，600）具有在50nm和500nm之间的厚度。
5.根据权利要求1或2所述的光电子半导体构件（10，20，30，40），
其中所述反射层（210，250，410，610）具有银或铝。
6.用于制造光电子半导体构件（10，20，30，40）的方法，
所述方法具有下述步骤：
- 将光电子半导体芯片（100，300，500）和通孔接触部（170，370，380，570）嵌入到具有上侧（191，231，391，591）和下侧（192，232，392，592）的模制体（190，230，390，590）中，
其中所述通孔接触部（170，370，380，570）形成所述模制体（190，230，390，590）的上侧（191，231，391，591）和下侧（192，232，392，592）之间的导电连接；- 在所述模制体（190,230,390,590）的上侧（191,391,591）上布置电介质（200,400,600），
- 将反射层（210，250，410，610）布置在所述模制体（190，230，390，590）的上侧（191，231，391，591）和所述电介质（200,400,600）上，
其中所述反射层（210，410，610）的第一部段（212，412，413，414，612）与所述反射层（210，410，610）的第二部段（211，411，611）电绝缘，
其中所述第一部段（212，412，413，414，612）形成所述半导体芯片（100，300，500）的电接触部（141，321，341，521）和所述通孔接触部（170，370，380，570）之间的导电连接，
其中所述电介质（200，400，600）被布置在所述半导体芯片（100，300，500）的电接触部（141，321，341，521）和所述通孔接触部（170，370，380，570）之间的导电连接的区域中，
其中所述反射层（210，250，410，610）覆盖所述模制体（190，230，390，590）的上侧（191，231，391，591）的至少50%，
其中所述光电子半导体构件（10，20，30，40）的电接触面（121，172，372，382，541，572）被设立，所述电接触面（121，172，372，382，541，572）在所述模制体（190，230，390，590）的下侧（192，232，392，592）上是可接近的。
7.根据权利要求6所述的方法，
其中将所述电介质（200，400，600）通过第一光刻工艺步骤布置在所述模制体（190，390，590）的上侧（191，391，591）上。
8.根据权利要求6或7所述的方法，
其中将所述反射层通过第二光刻工艺步骤布置在所述模制体（190，390，590）的上侧（191，391，591）上并且结构化。
CN201380057054.5A 2012-08-31 2013-08-28 光电子半导体构件 Active CN104737314B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012215524.4A DE102012215524A1 (de) 2012-08-31 2012-08-31 Optoelektronisches Halbleiterbauteil
DE102012215524.4 2012-08-31
PCT/EP2013/067812 WO2014033166A1 (de) 2012-08-31 2013-08-28 Optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
CN104737314A CN104737314A (zh) 2015-06-24
CN104737314B true CN104737314B (zh) 2017-05-17

Family

ID=49035605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380057054.5A Active CN104737314B (zh) 2012-08-31 2013-08-28 光电子半导体构件

Country Status (6)

Country Link
US (1) US9209368B2 (zh)
JP (1) JP6029760B2 (zh)
KR (1) KR101642867B1 (zh)
CN (1) CN104737314B (zh)
DE (2) DE102012215524A1 (zh)
WO (1) WO2014033166A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014116134A1 (de) 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116778A1 (de) 2014-11-17 2016-05-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Konversionselements, Konversionselement sowie optoelektronisches Bauelement mit einem solchen Konversionselement
DE102014117764A1 (de) 2014-12-03 2016-06-09 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102015101070A1 (de) 2015-01-26 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015107742A1 (de) 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102015108056A1 (de) 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015111558B4 (de) * 2015-07-16 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置
DE102016211968A1 (de) * 2016-06-30 2018-01-04 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
TWI227570B (en) * 2003-12-11 2005-02-01 South Epitaxy Corp Light-emitting diode packaging structure
GB0426563D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
EP1708283A1 (en) * 2005-04-02 2006-10-04 Lg Electronics Inc. Light source apparatus and fabrication method thereof
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2009075753A2 (en) * 2007-12-06 2009-06-18 Paul Panaccione Chip-scale packaged light-emitting devices
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
JP5261578B2 (ja) * 2009-11-27 2013-08-14 京セラ株式会社 発光装置
JP2011181699A (ja) * 2010-03-01 2011-09-15 Seiko Instruments Inc 発光デバイス
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010045403A1 (de) 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102011011139B4 (de) 2011-02-14 2023-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102011055549A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung

Also Published As

Publication number Publication date
JP6029760B2 (ja) 2016-11-24
CN104737314A (zh) 2015-06-24
DE102012215524A1 (de) 2014-03-06
WO2014033166A1 (de) 2014-03-06
JP2015526909A (ja) 2015-09-10
KR101642867B1 (ko) 2016-07-26
DE112013004223A5 (de) 2015-09-24
KR20150046272A (ko) 2015-04-29
DE112013004223B4 (de) 2023-08-31
US20150243857A1 (en) 2015-08-27
US9209368B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN104737314B (zh) 光电子半导体构件
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US9054016B2 (en) Radiation-emitting semiconductor chip
US11721790B2 (en) Solid state lighting devices with accessible electrodes and methods of manufacturing
US9548433B2 (en) Light-emitting diode chip
CN105531835B (zh) 光电子半导体组件和用于制造光电子半导体组件的方法
KR20100074100A (ko) 광전 반도체칩，광전 소자，및 광전 소자의 제조 방법
US9627583B2 (en) Light-emitting device and method for manufacturing the same
US10535806B2 (en) Component and method of producing components
US20160351758A1 (en) Optoelectronic semiconductor component
CN105531834A (zh) 具有esd保护的led芯片
US9806225B2 (en) Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip
CN105409017A (zh) 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
US20210351332A1 (en) Optoelectronic semiconductor component
US9012951B2 (en) Radiation-emitting component and method for producing a radiation-emitting component
US10312285B2 (en) LED illuminator and method of making the same
US20180366615A1 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
US20150287889A1 (en) Surface mountable semiconductor device
US9276138B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
US10763406B2 (en) Semiconductor component comprising a first and a second shaped body and method for producing a semiconductor component comprising a first and a second shaped body
US11276788B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
US10396259B2 (en) Radiation-emitting semiconductor component and production method of a plurality of semiconductor components
US11094689B2 (en) Electronic component including protective diode for electrostatic discharge protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant