CN107946296A - 一种静电保护用lemds_scr器件 - Google Patents
一种静电保护用lemds_scr器件 Download PDFInfo
- Publication number
- CN107946296A CN107946296A CN201710991134.8A CN201710991134A CN107946296A CN 107946296 A CN107946296 A CN 107946296A CN 201710991134 A CN201710991134 A CN 201710991134A CN 107946296 A CN107946296 A CN 107946296A
- Authority
- CN
- China
- Prior art keywords
- regions
- doped regions
- type drift
- pxing
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 238000003780 insertion Methods 0.000 claims abstract description 10
- 230000037431 insertion Effects 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000001052 transient effect Effects 0.000 abstract description 7
- 230000024241 parasitism Effects 0.000 abstract description 6
- 230000002441 reversible effect Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 206010033799 Paralysis Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。本发明通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区，使得N+区域／P+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发N漂移区／P+衬底的反向PN结，从而使得寄生SCR加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。
Description
技术领域
本发明涉及微电子领域，特别涉及一种静电保护用LEMDS_SCR器件。
背景技术
随着半导体卡紧日趋小型化、高密度和多功能，特别像便携式产品等对主板面积要求比较严格，很容易受到静电放电（Electro-Static discharge, ESD）的影响，在SOI工艺下的横向扩散金属氧化物半导体可控硅保护器件（Laterally diffused metal oxidesemiconductor-Silicon controlled rectifier, LDMOS-SCR）广泛应用于LDMOS的ESD保护，在人体放电模式（Human-Body Model, HBM）事件下能起到有效的ESD保护作用。但是在组件充电模式（Charged-Device Model, CDM）事件下LDMOS-SCR却不能起到有效的保护作用，这主要是因为CDM事件的特点是速度快、过充大，但是LDMOS-SCR其开启时间较长，在CDM事件到来时不能及时开启，导致电压过冲击穿栅氧化层从而造成内部核心电路的瘫痪。
如图1所示，为了改善LDMOS 的抗ESD 性能，可以采用内嵌SCR 的LDMOS 结构(LDMOS_SCR)，即在传统的LDMOS 结构中的漏端增加一个P+ 注入区来增加一个寄生的SCR，利用SCR优越的ESD 性能来泄放大电流。然而，这种LDMOS_SCR 结构的维持电压Vhold 相比于普通LDMOS 的Vhold 电压值大大降低，远低于高压功率管的电源电压，从而易导致器件正常工作时发生闩锁（latch_up），使得器件不受前级驱动的控制，甚至导致器件损毁。
因而现有技术还有待改进和提高。
发明内容
鉴于上述现有技术的不足之处，本发明的目的在于提供一种静电保护用LEMDS_SCR器件，可以在CDM事件下更快开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。
为了达到上述目的，本发明采取了以下技术方案：
一种静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。
所述的静电保护用LEMDS_SCR器件中，所述P+掺杂区与所述N+掺杂区相邻，所述P+掺杂区相比N+掺杂区更靠近P型陷区。
所述的静电保护用LEMDS_SCR器件中，所述P型陷区具有与源极金属相连的N+ 源区和P+ 接触区，所述P+接触区与所述N+源区不接触。
所述的静电保护用LEMDS_SCR器件中，所述P型陷区和所述N型漂移区相互接触或不接触。
所述的静电保护用LEMDS_SCR器件中，所述P+掺杂区和N+掺杂区均位于所述嵌入的P+注入区的表面上。
所述的静电保护用LEMDS_SCR器件中，所述衬底为P+衬底。
相较于现有技术，本发明提供的静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。本发明通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区，使得N+区域／P+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发N漂移区／P+衬底的反向PN结，从而使得寄生SCR加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。
附图说明
图1为现有的LEMDS_SCR器件的结构图。
图2为本发明提供的静电保护用LEMDS_SCR器件的结构图。
图3为LEMDS_SCR器件的测试系统的等效原理图。
图4为现有的LEMDS_SCR器件与本发明提供的静电保护用LEMDS_SCR器件的测试开启时间对比图。
具体实施方式
本发明提供一种静电保护用LEMDS_SCR器件，可以在CDM事件下更快开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
请参阅图2，本发明提供的一种静电保护用LEMDS_SCR器件，包括深埋氧层1、P型陷区2、衬底3和N型漂移区4，所述衬底3位于所述深埋氧层1的上方，所述P型陷区2和N型漂移区4位于所述衬底3的表面，所述N型漂移区4远离P型陷区2的一侧具有P+掺杂区5和N+掺杂区6，本发明通过在N型漂移区4，即LDMOS-SCR器件结构的漏端引入了N+掺杂区6，增加了漏区的偏置电阻，使漏区形成正向偏置的PN结，在ESD事件到来时，可以很好的缩短开启时间，提高LDMOS-SCR器件的开启速度。
进一步来说，本发明在所述P+掺杂区5和N+掺杂区6的下方设置有一个嵌入的P+注入区7，所述嵌入的P+注入区7位于N型漂移区4里面，在CDM事件发生时，N+掺杂区6／P+注入区7相对于N型漂移区4／衬底2有着较高的掺杂浓度使得其率先发生雪崩击穿，产生的大量非平衡载流子流经源区的P＋引出端，因为偏置寄生SCR中的NPN所需要的电流是固定的，所以降低了对N型漂移区4／衬底2反向击穿所产生的非平衡在流子，进而降低了N型漂移区4／衬底的雪崩击穿电压，从而降低了整体的触发电压，从而使得寄生SCR可以加速开启，从而降低了LDMOS-SCR器件的开启时间，在CDM事件下可以起到有效的ESD保护作用。
本发明通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区，使得N+区域／P+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发N漂移区／P+衬底的反向PN结，从而使得寄生SCR加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。
具体来说，请参阅图2，所述P+掺杂区5与所述N+掺杂区6相邻，所述P+掺杂区5相比N+掺杂区6更靠近P型陷区3。
优选的实施例中，所述P型陷区3具有与源极金属相连的N+ 源区8和P+ 接触区9，所述P+接触区9与所述N+源区8不接触。
进一步的实施例中，所述P型陷区3和所述N型漂移区4相互接触或不接触，本发明对此不作限定。
请参阅图2，本发明中所述P+掺杂区5和N+掺杂区6均位于所述嵌入的P+注入区7的表面上，通过在漏区P+掺杂区5与N+掺杂区6下掺杂嵌入的P+注入区7，使得N+掺杂区6／P+注入区7率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发N型漂移区4／衬底2的反向PN结，从而使得寄生SCR加速开启。开启之后嵌入的P+注入区7还能够在漏区附近起到很好的整流作用，使得漏区附近的电流分布的更均匀。
优选的实施例中，所述衬底为P+衬底。
在具体对LEMDS_SCR器件的开启时间进行测试时，请参阅图3，首先设置一个可以有效的模拟CDM事件的打击效果的超快传输线脉冲（Very-fast Transmission LinePulsing， VF-TLP)测试系统。系统中给定输入信号为一个电压幅值为50V的脉冲电压，上升时间与下降时间都设置为0.2ns，持续时间为5ns。它产生的脉冲信号经过50欧姆的串联电阻后作用到待测试的LEMDS_SCR器件上，即被测器件（Device Under Test， DUT）。
定义ESD保护器件在VF-TLP测试下的开启时间为瞬态电压的峰值与［稳定值（3ns－5ns平均）＋（峰值－稳定值）／10］的时间差，请参阅图4，从TCAD仿真结果可以看出本发明提供的的LDMOS-SCR器件相比传统的LDMOS-SCR器件提高了开启速度，降低了开启时间，从而使其在CDM事件下能够起到更有效的保护。
综上所述，本发明提供的静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。本发明通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区，使得N+区域／P+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发N漂移区／P+衬底的反向PN结，从而使得寄生SCR加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。
可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。
Claims (6)
1.一种静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，其特征在于，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。
2.根据权利要求1所述的静电保护用LEMDS_SCR器件，其特征在于，所述P+掺杂区与所述N+掺杂区相邻，所述P+掺杂区相比N+掺杂区更靠近P型陷区。
3.根据权利要求2所述的静电保护用LEDMDS_SCR器件，其特征在于，所述P型陷区具有与源极金属相连的N+ 源区和P+ 接触区，所述P+接触区与所述N+源区不接触。
4.根据权利要求3所述的静电保护用LEMDS_SCR器件，其特征在于，所述P型陷区和所述N型漂移区相互接触或不接触。
5.根据权利要求4所述的静电保护用LEMDS_SCR器件，其特征在于，所述P+掺杂区和N+掺杂区均位于所述嵌入的P+注入区的表面上。
6.根据权利要求5所述的静电保护用LEMDS_SCR器件，其特征在于，所述衬底为P+衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710991134.8A CN107946296A (zh) | 2017-10-23 | 2017-10-23 | 一种静电保护用lemds_scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710991134.8A CN107946296A (zh) | 2017-10-23 | 2017-10-23 | 一种静电保护用lemds_scr器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107946296A true CN107946296A (zh) | 2018-04-20 |
Family
ID=61935545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710991134.8A Pending CN107946296A (zh) | 2017-10-23 | 2017-10-23 | 一种静电保护用lemds_scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946296A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118073425A (zh) * | 2024-04-24 | 2024-05-24 | 北京智芯微电子科技有限公司 | 抗电磁环境干扰高可靠ldmos静电泄放器件、制备方法及芯片 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050179087A1 (en) * | 2004-02-13 | 2005-08-18 | Geeng-Lih Lin | LDMOS transistor with improved ESD protection |
| CN102044563A (zh) * | 2009-10-16 | 2011-05-04 | 上海华虹Nec电子有限公司 | Ldmos器件及其制造方法 |
| CN102832233A (zh) * | 2012-08-30 | 2012-12-19 | 北京大学 | Scr型ldmos esd器件 |
| EP2608272A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | N-channel LDMOS device |
| CN103426927A (zh) * | 2012-05-18 | 2013-12-04 | 上海华虹Nec电子有限公司 | Ldmos晶体管及制造方法 |
| CN103606544A (zh) * | 2013-09-12 | 2014-02-26 | 电子科技大学 | 一种抗静电释放的ldmos器件 |
| CN103715233A (zh) * | 2014-01-10 | 2014-04-09 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
| CN104051505A (zh) * | 2014-06-23 | 2014-09-17 | 北京大学 | 一种ldmos esd器件 |
| US8878284B2 (en) * | 2012-04-30 | 2014-11-04 | Texas Instruments Incorporated | Programmable SCR for LDMOS ESD protection |
| CN104600111A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
| CN104766885A (zh) * | 2014-01-08 | 2015-07-08 | 无锡华润上华科技有限公司 | 一种对称隔离ldmos器件及其制造方法 |
| CN103258814B (zh) * | 2013-05-15 | 2015-07-29 | 电子科技大学 | 一种集成电路芯片esd防护用ldmos scr器件 |
| CN105244349A (zh) * | 2015-10-27 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 静电保护电路 |
| CN105742281A (zh) * | 2016-03-30 | 2016-07-06 | 南京邮电大学 | 一种pn结辅助触发scr-ldmos结构的高压esd保护器件 |
| CN105810583A (zh) * | 2014-12-30 | 2016-07-27 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管的制造方法 |
-
2017
- 2017-10-23 CN CN201710991134.8A patent/CN107946296A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050179087A1 (en) * | 2004-02-13 | 2005-08-18 | Geeng-Lih Lin | LDMOS transistor with improved ESD protection |
| CN102044563A (zh) * | 2009-10-16 | 2011-05-04 | 上海华虹Nec电子有限公司 | Ldmos器件及其制造方法 |
| EP2608272A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | N-channel LDMOS device |
| US8878284B2 (en) * | 2012-04-30 | 2014-11-04 | Texas Instruments Incorporated | Programmable SCR for LDMOS ESD protection |
| CN103426927A (zh) * | 2012-05-18 | 2013-12-04 | 上海华虹Nec电子有限公司 | Ldmos晶体管及制造方法 |
| CN102832233A (zh) * | 2012-08-30 | 2012-12-19 | 北京大学 | Scr型ldmos esd器件 |
| CN103258814B (zh) * | 2013-05-15 | 2015-07-29 | 电子科技大学 | 一种集成电路芯片esd防护用ldmos scr器件 |
| CN103606544A (zh) * | 2013-09-12 | 2014-02-26 | 电子科技大学 | 一种抗静电释放的ldmos器件 |
| CN104600111A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
| CN104766885A (zh) * | 2014-01-08 | 2015-07-08 | 无锡华润上华科技有限公司 | 一种对称隔离ldmos器件及其制造方法 |
| CN103715233A (zh) * | 2014-01-10 | 2014-04-09 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
| CN104051505A (zh) * | 2014-06-23 | 2014-09-17 | 北京大学 | 一种ldmos esd器件 |
| CN105810583A (zh) * | 2014-12-30 | 2016-07-27 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管的制造方法 |
| CN105244349A (zh) * | 2015-10-27 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 静电保护电路 |
| CN105742281A (zh) * | 2016-03-30 | 2016-07-06 | 南京邮电大学 | 一种pn结辅助触发scr-ldmos结构的高压esd保护器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118073425A (zh) * | 2024-04-24 | 2024-05-24 | 北京智芯微电子科技有限公司 | 抗电磁环境干扰高可靠ldmos静电泄放器件、制备方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Moens et al. | Hot-carrier degradation phenomena in lateral and vertical DMOS transistors | |
| CN108695379A (zh) | 高浪涌双向瞬态电压抑制器 | |
| US20190312026A1 (en) | Esd protection device, semiconductor device that includes an esd protection device, and method of manufacturing same | |
| Wang et al. | ESD protection design with lateral DMOS transistor in 40-V BCD technology | |
| Guan et al. | A novel high holding voltage dual-direction SCR with embedded structure for HV ESD protection | |
| CN104716132A (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| Liu et al. | A novel voltage divider trigger SCR with low leakage current for low-voltage ESD application | |
| CN107946296A (zh) | 一种静电保护用lemds_scr器件 | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| Yu et al. | Research of single-event burnout in floating field ring termination of power MOSFETs | |
| Chen et al. | Circuit and layout co-design for ESD protection in bipolar-CMOS-DMOS (BCD) high-voltage process | |
| Ko et al. | Gate bounded diode triggered high holding voltage SCR clamp for on-chip ESD protection in HV ICs | |
| Ren et al. | Single-event effect hardened VDMOS device with hole bypass structure | |
| US10249610B1 (en) | IGBT coupled to a reverse bias device in series | |
| Chen et al. | Unexpected failure during HBM ESD stress in nanometer-scale nLDMOS-SCR devices | |
| CN103023005B (zh) | 静电保护电路及其电池保护电路 | |
| Arbess et al. | High-temperature operation MOS-IGBT power clamp for improved ESD protection in smart power SOI technology | |
| Zhang et al. | Turn-off failure in multi-finger SOI-LIGBT used for single chip inverter ICs | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| KR101699616B1 (ko) | 정전기 방전 보호소자 | |
| CN209119101U (zh) | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件 | |
| Lee et al. | Novel isolation ring structure for latch-up and power efficiency improvement of smart power IC's | |
| KR20060022996A (ko) | 고전압 소자의 정전기 보호장치 | |
| CN108649028A (zh) | 静电保护器件 | |
| CN109509749A (zh) | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |