CN102263104A - Mos结构的esd保护器件 - Google Patents
Mos结构的esd保护器件 Download PDFInfo
- Publication number
- CN102263104A CN102263104A CN2011101624668A CN201110162466A CN102263104A CN 102263104 A CN102263104 A CN 102263104A CN 2011101624668 A CN2011101624668 A CN 2011101624668A CN 201110162466 A CN201110162466 A CN 201110162466A CN 102263104 A CN102263104 A CN 102263104A
- Authority
- CN
- China
- Prior art keywords
- protection device
- esd protection
- esd
- grid
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体集成芯片的静电放电保护电路技术领域，特别涉及一种MOS结构的ESD保护器件，包括：栅极(2)、衬底、衬底极(4)，梳齿状的源极(3)和漏极(1)，所述栅极(2)、源极(3)和漏极(1)均设置于所述衬底上表面，所述源极(3)和漏极(1)相配合，所述栅极(2)呈锯齿状，且设置于所述源极(3)和漏极(1)之间。本发明通过设置锯齿状的栅极，使得整个器件相当于一个宽度很长的MOS管，提高了泄放能力。
Description
技术领域
本发明涉及半导体集成芯片的静电放电(Electrostatic Discharge，ESD)保护电路技术领域，特别涉及一种MOS结构的ESD保护器件。
背景技术
在集成电路IC芯片的制造工艺和最终的系统应用中，都会出现不同程度的静电放电的事件。静电放电是在集成电路处于浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns～200ns。此外，在集成电路放电时会产生数百甚至数千伏的等效高压，这会击穿集成电路中的输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度越来越薄，在0.13um工艺时仅有2.6nm。在这种趋势下，使用高性能的静电防护器件来泄放静电电荷以保护栅极氧化层不受损害是十分必需的。
为了达成保护芯片抵御静电袭击的目的，通常采用普通的N+P或P+N二极管(Diode)、金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)，或者可控硅管(Silicon Controlled Rectifier，SCR)器件作为ESD保护器件。在这三种保护器件中，二极管结构简单，但单位抗ESD能力弱，且箝位电压范围小，且没有回滞(Snapback)现象，不利于芯片保护的应用。MOS结构与集成电路工艺兼容，具有设计简单，单位防护能力较好的特点。SCR器件的特点是设计复杂，但单位防护能力强。在工业应用中，主要采用二极管和MOS结构。
MOS结构的ESD保护器件可分为N型和P型，当使用N型MOS结构的ESD保护器件时，以栅接地N型MOS(gate-grounded N-typeMOSFET，GGNMOS)结构为例，如图1所示，漏极(Drain)1会接入集成电路的接口7，所述集成电路的接口可以为：输入或输出端(I/O)用来保护内部器件，或接入集成电路的电源端(VDD)来保护其电源电压的稳定以及形成ESD泄放通路，栅极(Gate)与源极(Source)3、衬底极(Body)4短接，且连接点与接地管脚(VSS)8相连，即通常所说的栅接地N型MOSFET结构(gate-grounded N-typeMOSFET，GGNMOS)。由于在标准CMOS工艺下，GGNMOS结构的内部会生成一个横向的寄生双极结型晶体管(Bipolar JunctionTransistor，BJT)5和一个寄生电阻6。当ESD冲击发生时，GGNMOS主要是利用横向寄生的NPN型BJT管作为ESD电流泄放路径，这时BJT管的集电极基极(CB)结反偏，收集结电压(VCB)增大至触发电压(Vt1)时，CB结被雪崩击穿，产生大量的电子空穴对，空穴流入衬底形成衬底电流(Isub)，被VSS吸收，造成衬底寄生电阻上产生电压降，使得BJT管的集电极发射极(BE)结正偏并大于正向导通电压(Von)，BJT管开启，形成发射极电流(IE)，IE代替VCB来维持雪崩倍增过程，从而使器件两端电压(VAC)开始减小，BJT管出现外加电压减小，电流增大的负阻过程，即回滞特性，，如图2所示，当VAC降至维持雪崩倍增所需的最小维持电压(Vh)后，停止减小，出现电压基本维持不变，电流迅速上升的低阻过程，直至电流过大导致BJT管热击穿烧毁。
另外，现有技术中还有一种在绝缘衬底上的硅技术(Silicon-ON-Insulator，SOI)技术的应用，如图3，其结构与现有GGNMOS结构的ESD保护器件的结构基本相同，仅仅在两侧增加了绝缘层(STI)11，底部增加了掩埋氧化层10。
在N型MOS结构选用栅接地的连接方式时，由于需要泄放的ESD电流很大，因此N型MOS结构需要设计的宽度很大，以保证能通过足够的泄放电流。而由于版图的局限和电流均匀性的要求，常常把N型MOS结构设计成多指(multi-finger)结构，相当于多个N型MOS结构的指条并联。图4是现有的N型MOS结构的ESD保护器件4指结构的结构版图；现有MOS结构用作ESD保护器件时具有以下局限：根据墨菲定律(Murphy’s Law)，多指结构的MOS通常会出现部分指条先于其他指条开启，由于多指结构的源、漏以及沟道区彼此不连接，电荷无法导通，较早开启的指条的泄放电流会越来越大，而其他指条却不能开启来帮助提高整体的泄放能力。因此较早开启的指条有可能提前发生热击穿烧毁，从而导致整个器件在没有全部开启时就失效了，大大降低MOS结构的ESD保护器件的ESD防护能力。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种的高防护能力的MOS结构的ESD保护器件，提高泄放能力。
(二)技术方案
为解决上述技术问题，本发明提供了一种MOS结构的ESD保护器件，所述ESD保护器件包括：栅极、衬底、衬底极、梳齿状的源极和漏极，所述栅极、源极和漏极均设置于所述衬底上表面，所述源极和漏极相配合，所述栅极呈锯齿状，且设置于所述源极和漏极之间。
优选地，所述ESD保护器件分为P型和N型。
优选地，所述ESD保护器件为多指结构。
优选地，所述ESD保护器件为M指结构，M大于零且为偶数。
(三)有益效果
本发明通过设置锯齿状的栅极，使得整个器件相当于一个宽度很长的MOS管，提高了泄放能力。
附图说明
图1是现有N型MOS结构的ESD保护器件选用栅接地的连接方式时的结构示意图；
图2是现有N型MOS结构的ESD保护器件的原理图；
图3是现有应用SOI技术的N型MOS结构的ESD保护器件选用栅接地的连接方式时的结构示意图；
图4是现有的N型MOS结构的ESD保护器件4指结构的结构版图；
图5是按照本发明一种实施方式的N型MOS结构的ESD保护器件4指结构的结构版图；
图6是8指结构，每指宽度为20um时，现有ESD保护器件与本实施方式的ESD保护器件的性能比较图；
图7是8指结构，每指宽度为30um时，现有ESD保护器件与本实施方式的ESD保护器件的性能比较图；
图8是16指结构，每指宽度为30um时，现有ESD保护器件与本实施方式的ESD保护器件的性能比较图。
其中，1：漏极；2：栅极；3：源极；4：衬底极；5：寄生双极结型晶体管；6：寄生电阻；7：接口；8：接地管脚；9：P型衬底；10：掩埋氧化层；11：绝缘层；12：金属互连通孔；13：N+掺杂区(图4和图5中最内层的虚线框之内的区域)；14：P+掺杂区(图4和图5中最外层的虚线框和中间的虚线框之间的区域)。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的MOS结构的ESD保护器件可分为P型和N型，下面以N型MOS结构来说明本发明，图5是按照本发明一种实施方式的N型MOS结构的ESD保护器件4指结构的结构版图，包括：栅极2、P型衬底9、衬底极4、梳齿状的源极3和漏极1，所述栅极2、源极3和漏极1均设置于所述衬底4上表面，所述源极3和漏极1相配合，即梳齿状的源极3和漏极1的梳齿间隔排列。所述栅极2呈锯齿状，且设置于所述源极3和漏极1之间，所述N型MOS结构的ESD保护器件可以为多指结构，优选地，所述ESD保护器件为M指结构，M大于零且为偶数(M为偶数时，版图可布设为对称结构，更利于集成电路其他元件的布设)。
下面以一个4指N型MOS为例来说明本发明，如图5所示，其与图4所示的现有4指MOS结构不同之处在于：栅极为锯齿型，且贯穿整个MOS管，该结构意味着所有N型MOS结构的指条的沟道区连为一体；同时，所有N型MOS指条的漏掺杂区和源掺杂区呈梳齿性，连为一体。这样，当防护ESD冲击时，由于整个器件相当于一个宽度很长的N型MOS管，所以将大大降低现有MOS管的指条开启不一致问题，提高泄放能力。同时，版图结构与现有N型MOS结构基本一致，仍为一个长宽均匀的方型，有利于ESD防护器件在芯片中的整体布局。由于应用至SOI技术时，版图结构与图4相同，因此在此不再赘述。
本实施方式的MOS结构的ESD保护器件和现有的MOS结构的ESD保护器件工作原理相同，在此不再赘述。
图6是8指结构，每指宽度为20um时，现有ESD保护器件与本实施方式的ESD保护器件的性能比较图；图7是8指结构，每指宽度为30um时，现有ESD保护器件与本实施方式的ESD保护器件的性能比较图；图8是16指结构，每指宽度为30um时，现有ESD保护器件与本实施方式的ESD保护器件的性能比较图。图6～8中共六组测试数据，分别为现有的ESD保护器件和本实施方式的ESD保护器件在三种尺寸下的二次击穿电流(It2)比较，并将数据整理为表1。
表1
在表1中，详细对比了三组不同栅宽度和栅条个数情况下的ESD防护情况。可以看出，在器件具有同样的栅宽度下，本实施方式的ESD保护器件具有更高的二次击穿电流，即具有更大的电流泄放能力，但是由于本实施方式的ESD保护器件版图结构相对复杂，因此在相同栅宽度下整个版图面积有所增加。
在芯片设计中，由于ESD防护器件的所占的芯片面积很大，设计者关心的是器件的性能与面积的比值。通过计算，可以看出，对于不同尺寸的MOS多指结构的ESD防护能力，本实施方式的MOS多指结构对于ESD防护的性能面积比均有显著的提高。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (4)
1.一种MOS结构的ESD保护器件，其特征在于，所述ESD保护器件包括：栅极(2)、衬底(9)、衬底极(4)、梳齿状的源极(3)和漏极(1)，所述栅极(2)、源极(3)和漏极(1)均设置于所述衬底(4)上表面，所述源极(3)和漏极(1)相配合，所述栅极(2)呈锯齿状，且设置于所述源极(3)和漏极(1)之间。
2.如权利要求1所述的ESD保护器件，其特征在于，所述ESD保护器件分为P型和N型。
3.如权利要求1所述的ESD保护器件，其特征在于，所述ESD保护器件为多指结构。
4.如权利要求3所述的ESD保护器件，其特征在于，所述ESD保护器件为M指结构，M大于零且为偶数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110162466 CN102263104B (zh) | 2011-06-16 | 2011-06-16 | Mos结构的esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110162466 CN102263104B (zh) | 2011-06-16 | 2011-06-16 | Mos结构的esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102263104A true CN102263104A (zh) | 2011-11-30 |
| CN102263104B CN102263104B (zh) | 2013-04-17 |
Family
ID=45009673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110162466 Active CN102263104B (zh) | 2011-06-16 | 2011-06-16 | Mos结构的esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102263104B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839925A (zh) * | 2012-11-22 | 2014-06-04 | 精工电子有限公司 | 半导体装置 |
| CN103972274A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 半导体装置 |
| CN104143549A (zh) * | 2013-05-10 | 2014-11-12 | 炬力集成电路设计有限公司 | 一种静电释放保护电路版图及集成电路 |
| CN104937701A (zh) * | 2013-01-18 | 2015-09-23 | 精工电子有限公司 | 半导体装置 |
| CN108321117A (zh) * | 2017-12-15 | 2018-07-24 | 西安科技大学 | 基于mos管的tsv转接板及其制备方法 |
| CN109417033A (zh) * | 2016-06-28 | 2019-03-01 | 株式会社索思未来 | 半导体装置以及半导体集成电路 |
| US11561216B2 (en) | 2012-02-13 | 2023-01-24 | Oxford Nanopore Technologies Plc | Apparatus for supporting an array of layers of amphiphilic molecules and method of forming an array of layers of amphiphilic molecules |
| US11596940B2 (en) | 2016-07-06 | 2023-03-07 | Oxford Nanopore Technologies Plc | Microfluidic device |
| US11789006B2 (en) | 2019-03-12 | 2023-10-17 | Oxford Nanopore Technologies Plc | Nanopore sensing device, components and method of operation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472286B1 (en) * | 2000-08-09 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Bipolar ESD protection structure |
| CN1628385A (zh) * | 2002-08-09 | 2005-06-15 | 自由度半导体公司 | 静电放电保护电路及工作方法 |
-
2011
- 2011-06-16 CN CN 201110162466 patent/CN102263104B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472286B1 (en) * | 2000-08-09 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Bipolar ESD protection structure |
| CN1628385A (zh) * | 2002-08-09 | 2005-06-15 | 自由度半导体公司 | 静电放电保护电路及工作方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11913936B2 (en) | 2012-02-13 | 2024-02-27 | Oxford Nanopore Technologies Plc | Apparatus for supporting an array of layers of amphiphilic molecules and method of forming an array of layers of amphiphilic molecules |
| US11561216B2 (en) | 2012-02-13 | 2023-01-24 | Oxford Nanopore Technologies Plc | Apparatus for supporting an array of layers of amphiphilic molecules and method of forming an array of layers of amphiphilic molecules |
| CN103839925B (zh) * | 2012-11-22 | 2018-01-02 | 精工半导体有限公司 | 半导体装置 |
| CN103839925A (zh) * | 2012-11-22 | 2014-06-04 | 精工电子有限公司 | 半导体装置 |
| CN104937701A (zh) * | 2013-01-18 | 2015-09-23 | 精工电子有限公司 | 半导体装置 |
| CN103972274A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 半导体装置 |
| CN104143549B (zh) * | 2013-05-10 | 2017-07-18 | 熠芯(珠海)微电子研究院有限公司 | 一种静电释放保护电路版图及集成电路 |
| CN104143549A (zh) * | 2013-05-10 | 2014-11-12 | 炬力集成电路设计有限公司 | 一种静电释放保护电路版图及集成电路 |
| CN109417033A (zh) * | 2016-06-28 | 2019-03-01 | 株式会社索思未来 | 半导体装置以及半导体集成电路 |
| CN109417033B (zh) * | 2016-06-28 | 2022-03-18 | 株式会社索思未来 | 半导体装置以及半导体集成电路 |
| US11596940B2 (en) | 2016-07-06 | 2023-03-07 | Oxford Nanopore Technologies Plc | Microfluidic device |
| CN108321117A (zh) * | 2017-12-15 | 2018-07-24 | 西安科技大学 | 基于mos管的tsv转接板及其制备方法 |
| US11789006B2 (en) | 2019-03-12 | 2023-10-17 | Oxford Nanopore Technologies Plc | Nanopore sensing device, components and method of operation |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102263104B (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263104B (zh) | Mos结构的esd保护器件 | |
| CN102034811B (zh) | 一种用于集成电路芯片esd保护的低压scr结构 | |
| CN102544001B (zh) | 一种为集成电路i/o端口提供全模式esd保护的scr结构 | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN102832233B (zh) | Scr型ldmos esd器件 | |
| CN108336085B (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| US20110133247A1 (en) | Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions | |
| CN205319155U (zh) | 一种静电保护电路及集成电路 | |
| CN102569360A (zh) | 一种基于二极管辅助触发的双向可控硅器件 | |
| CN108063133A (zh) | 一种基于soi工艺的静电保护器件及其构成的静电保护电路 | |
| CN102244105B (zh) | 具有高维持电压低触发电压esd特性的晶闸管 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN202678313U (zh) | 用于保护不受静电放电伤害的半导体器件和集成电路 | |
| CN202172069U (zh) | 具有静电保护功能的器件结构 | |
| EP4333077A1 (en) | Ggnmos transistor structure, and esd protection component and circuit | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| Wang et al. | Optimization of deep well gate-controlled dual direction SCR device for ESD protection in 0.5 μm CMOS process | |
| CN105374817A (zh) | 一种基于锗硅异质结工艺的scr器件 | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| CN202888176U (zh) | 一种bcd工艺下的esd器件结构 | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 | |
| CN102544067B (zh) | 一种基于nmos管辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING UNIV. Effective date: 20141102 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: BEIJING UNIV. Effective date: 20141102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141102 Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Peking University Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Peking University |