CN102376761A - Ldmos esd结构 - Google Patents

Ldmos esd结构 Download PDF

Info

Publication number
CN102376761A
CN102376761A CN2010102615750A CN201010261575A CN102376761A CN 102376761 A CN102376761 A CN 102376761A CN 2010102615750 A CN2010102615750 A CN 2010102615750A CN 201010261575 A CN201010261575 A CN 201010261575A CN 102376761 A CN102376761 A CN 102376761A
Authority
CN
China
Prior art keywords
region
sti
ldmos
source region
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102615750A
Other languages
English (en)
Other versions
CN102376761B (zh
Inventor
曹国豪
郑大燮
陈德艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010261575.0A priority Critical patent/CN102376761B/zh
Publication of CN102376761A publication Critical patent/CN102376761A/zh
Application granted granted Critical
Publication of CN102376761B publication Critical patent/CN102376761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种LDMOS ESD结构，该LDMOS ESD结构包括栅区、漏区以及源区，所述源区内设置有叉指状的STI结构，使得所述LDMOS ESD的静电泄放电流的流向呈方波形状，从而在不增大实际沟道长度的情况下，使得有效沟道长度增加，有效沟道电阻增大，进一步使得保持电压增大，增强了LDMOS ESD的抗静电能力。

Description

LDMOS ESD结构
技术领域
本发明涉及集成电路技术领域，尤其涉及一种可有效降低器件尺寸的LDMOS ESD结构。 
背景技术
随着集成电路制造工艺水平进入集成电路线宽的深亚微米时代，CMOS工艺特征尺寸不断缩小，晶体管对于高电压和大电流的承受能力不断降低，深亚微米CMOS集成电路更容易遭受到静电冲击而失效，从而造成产品的可靠性下降。 
静电在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦耳，对芯片的摧毁强度极大。所以芯片设计中静电保护模块的设计直接关系到芯片的功能稳定性，极为重要。 
ESD是指静电放电(Electrostatic Discharge，简称ESD)，因ESD产生的原因及其对集成电路放电的方式不同，表征ESD现象通常有4种模型：人体模型HBM(Human Body Model)、机器模型MM(Machine Model)和带电器件模型CDM(charged Device Model)和电场感应模型FIM(Field Induced Model)。HBM放电过程会在几百纳秒内产生数安培的瞬间放电电流；MM放电的过程更短，在几纳秒到几十纳秒之内会有数安培的瞬间放电电流产生。CDM放电过程更短，对芯片的危害最严重，在几纳秒的时问内电流达到十几安培。 
ESD引起的失效原因主要有2种：热失效和电失效。局部电流集中而产生的大量的热，使器件局部金属互连线熔化或芯片出现热斑，从而引起二次击穿，称为热失效，加在栅氧化物上的电压形成的电场强度大于其介电强度，导致介质击穿或表面击穿，称为电失效。ESD引起的失效有3种失效模式，分别是：硬失效、软失效以及潜在失效，所谓硬失效是指物质损伤或毁坏，所谓软失效 是指逻辑功能的临时改变，所谓潜在失效是指时间依赖性失效。 
为了防止CMOS集成电路产品因ESD而造成失效，CMOS集成电路产品通常必须使用具有高性能、高耐受力的ESD保护器件。目前已有多种ESD保护器件被提出，如二极管、栅极接地的MOS管、可控硅整流器(SCR：Silicon Controlled Rectifier)及横向双扩散MOS管(LDMOS：Lateral Double Diffused MOSFET)等，其中，LDMOS由于能承受更高的击穿电压而被广泛选用对高压通道进行ESD保护。 
请参考图1，图1为现有的LDMOS ESD的结构示意图，如图1所示，现有的LDMOS ESD结构100包括： 
P型半导体衬底110； 
在所述P型半导体衬底110内形成的高压P阱120以及高压N阱130； 
在所述P型半导体衬底110上形成的栅区140； 
在所述高压P阱120内形成的源区121以及衬底接触区123，所述源区121与所述衬底接触区123之间设置有浅沟槽隔离(STI，Shallow Trench Isolation)150；以及 
在所述高压N阱130内形成的漏区131，所述漏区131与所述栅区140之间设置有STI 150。 
其中，所述源区121及所述漏区131为重掺杂的N+区域，所述衬底接触区123为重掺杂的P+区域；所述栅区140上设置有栅电极141，所述漏区131上设置有漏电极132，所述源区121上设置有源电极122，所述衬底接触区123上设置有衬底接触电极124；并且所述栅电极141、源电极122以及衬底接触电极124接地，所述漏电极132作为静电输入端Vin；所述常规LDMOS的沟道长度为L。 
当作为ESD保护器件使用时，为了能有效保护电路中的其它器件不被静电破坏，要求LDMOS的保持电压大于其工作电压的1.1倍，即VH＞1.1VOP，其中，VH为LDMOS的保持电压，VOP为LDMOS的工作电压。所谓保持电压是指LDMOS在高电压的作用下导通后，为了维持导通状态，其电流必须大于IH，该IH称为保持电流(holding current)，此时的电压即为保持电压。并且保持电压越高，LDMOS的抗静电能力越强。 
为了提高LDMOS的保持电压，现有的方法是通过增大LDMOS的沟道长 度L来实现，这是因为沟道长度L越长，沟道电阻越大，从而能承受的电压也越大。但是增大沟道长度会造成LDMOS的器件尺寸增大，器件尺寸的增加增大了IC设计的成本。 
因此，如何获得一种器件面积小、抗静电能力强的LDMOS ESD器件已成为业界亟待解决的技术问题。 
发明内容
本发明的目的在于提供一种LDMOS ESD结构，以解决现有的LDMOS ESD通过增大沟道长度L来提高抗静电能力，造成LDMOS ESD的器件尺寸增大，从而增加IC设计成本的问题。 
为解决上述问题，本发明提出一种LDMOS ESD结构，该LDMOS ESD结构包括栅区、漏区以及源区，所述源区内设置有叉指状的STI结构，使得所述LDMOS ESD的静电泄放电流的流向呈方波形状。 
可选的，所述叉指状的STI结构包括多个第一STI以及多个第二STI，所述第一STI与所述第二STI间隔排列；所述第一STI与所述第二STI分别与所述源区的相对两边缘垂直，所述第一STI与所述源区交叠的长度与所述第二STI与所述源区交叠的长度之和大于所述相对两边缘的距离。。 
可选的，所述漏区上设置有漏电极，所述源区上设置有源电极，所述源电极设置在远离所述漏区的源区端。 
可选的，该LDMOS ESD结构还包括： 
P型半导体衬底； 
形成于所述P型半导体衬底内的高压N阱及高压P阱，所述漏区位于所述高压N阱内，所述源区位于所述高压P阱内，所述栅区位于所述P型半导体衬底上，且覆盖部分所述高压N阱及部分所述源区。 
可选的，所述高压N阱内设置有第三STI，所述第三STI隔离所述漏区与所述栅区。 
可选的，所述高压P阱内设置有衬底接触区及第三STI，所述第三STI隔离所述衬底接触区与所述源区。 
可选的，所述衬底接触区上设置有衬底接触电极。 
可选的，所述栅电极、源电极以及所述衬底接触电极接地，所述漏电极接静电输入端。 
可选的，所述源区及所述漏区为重掺杂的N+区域，所述衬底接触区为重掺杂的P+区域。 
与现有技术相比，本发明所提供的LDMOS ESD结构在源区内设置有叉指状的STI结构，使得所述LDMOS ESD的静电泄放电流的流向呈方波形状，从而在不增大实际沟道长度的情况下，使得有效沟道长度增加，有效沟道电阻增大，进一步使得保持电压增大，增强了LDMOS ESD的抗静电能力。 
附图说明
图1为现有的常规LDMOS的结构示意图； 
图2为本发明实施例提供的LDMOS ESD结构的版图示意图； 
图3本发明实施例提供的LDMOS ESD结构的版图沿A-A方向的剖面结构示意图。 
具体实施方式
以下结合附图和具体实施例对本发明提出的LDMOS ESD结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。 
本发明的核心思想在于，提供一种LDMOS ESD结构，所述LDMOS ESD结构在源区内设置有叉指状的STI结构，使得所述LDMOS ESD的静电泄放电流的流向呈方波形状，从而在不增大实际沟道长度的情况下，使得有效沟道长度增加，有效沟道电阻增大，进一步使得保持电压增大，增强了LDMOS ESD的抗静电能力。 
请参考图2至图3，其中，图2为本发明实施例提供的LDMOS ESD结构的版图示意图，图3本发明实施例提供的LDMOS ESD结构的版图沿A-A方向的剖面结构示意图，如图2至图3所示，本发明实施例提供的LDMOS ESD结构200包括栅区240、漏区231以及源区221，所述源区221内设置有叉指状的STI 结构，使得所述LDMOS ESD的静电泄放电流的流向呈方波形状。 
进一步地，所述叉指状的STI结构包括多个第一STI 251(本实施例只示意两个)以及多个第二STI 252(本实施例只示意两个)，所述第一STI 251与所述第二STI 252间隔排列；所述第一STI 251与所述第二STI 252分别与所述源区221的相对两边缘垂直，所述第一STI 251与所述源区221交叠的长度x与所述第二STI 252与所述源区221交叠的长度y之和大于所述相对两边缘的距离w。 
进一步地，所述漏区231上设置有漏电极232，所述源区221上设置有源电极222，所述源电极222设置在远离所述漏区231的源区端。 
进一步地，该LDMOS ESD结构200还包括： 
P型半导体衬底210； 
形成于所述P型半导体衬底210内的高压N阱230及高压P阱220，所述漏区231位于所述高压N阱230内，所述源区221位于所述高压P阱220内，所述栅区240位于所述P型半导体衬底210上，且覆盖部分所述高压N阱230及部分所述源区221。 
进一步地，所述高压N阱230内设置有第三STI 250，所述第三STI 250隔离所述漏区231与所述栅区240；从而使得所述漏区231与栅区240之间可以承受高电压。 
进一步地，所述高压P阱220内设置有衬底接触区223及第三STI 250，所述第三STI 250隔离所述衬底接触区223与所述源区221。 
进一步地，所述衬底接触区223上设置有衬底接触电极224。 
进一步地，所述栅电极241、源电极222以及所述衬底接触电极224接地，所述漏电极232接静电输入端Vin。 
进一步地，所述源区221及所述漏区231为重掺杂的N+区域，所述衬底接触区223为重掺杂的P+区域。 
本发明实施例提供的LDMOS ESD结构200的原理为： 
当电路处于正常工作条件下时，由于栅电极241与源电极222都接地，该LDMOS ESD结构200处于关闭状态，不影响电路的正常输出； 
当电路受到静电影响时，静电电压通过静电输入端Vin输入到LDMOS ESD结构200的漏电极232，当漏电极232积累的静电达到一定程度时，所述高压N 阱230与所述高压P阱220形成的结会发生雪崩击穿，使得由所述高压N阱230、高压P阱220以及所述源区221形成的寄生NPN开启，进行电流泄放。 
其中，所述电流泄放的电流方向为从a至b，因此，LDMOS ESD结构200的有效沟道长度Leff为从a至b的长度，所述有效沟道长度Leff远大于所述LDMOS ESD结构200的实际沟道长度L，从而使得有效沟道电阻增大，使得沟道在较小的电流下能承受大的电压，从而使得保持电压增大，增强了LDMOSESD的抗静电能力。 
在本发明的一个具体实施例中，所述LDMOS ESD结构为LDNMOS，然而应该认识到，根据实际情况，所述LDMOS ESD结构还可以为LDPMOS。 
在本发明的一个具体实施例中，所述半导体衬底为P型半导体衬底，然而应该认识到，根据实际情况，所述半导体衬底还可以为N型半导体衬底。 
综上所述，本发明提供了一种LDMOS ESD结构，该LDMOS ESD结构包括栅区、漏区以及源区，所述源区内设置有叉指状的STI结构，使得所述LDMOSESD的静电泄放电流的流向呈方波形状，从而在不增大实际沟道长度的情况下，使得有效沟道长度增加，有效沟道电阻增大，进一步使得保持电压增大，增强了LDMOS ESD的抗静电能力。 
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (9)

1.一种LDMOS ESD结构，包括栅区、漏区以及源区，其特征在于，所述源区内设置有叉指状的STI结构，使得所述LDMOS ESD的静电泄放电流的流向呈方波形状。
2.如权利要求1所述的LDMOS ESD结构，其特征在于，所述叉指状的STI结构包括多个第一STI以及多个第二STI，所述第一STI与所述第二STI间隔排列；所述第一STI与所述第二STI分别与所述源区的相对两边缘垂直，所述第一STI与所述源区交叠的长度与所述第二STI与所述源区交叠的长度之和大于所述相对两边缘的距离。
3.如权利要求2所述的LDMOS ESD结构，其特征在于，所述栅区上设置有栅电极，所述漏区上设置有漏电极，所述源区上设置有源电极，所述源电极设置在远离所述漏区的源区端。
4.如权利要求3所述的LDMOS ESD结构，其特征在于，还包括：
P型半导体衬底；
形成于所述P型半导体衬底内的高压N阱及高压P阱，所述漏区位于所述高压N阱内，所述源区位于所述高压P阱内，所述栅区位于所述P型半导体衬底上，且覆盖部分所述高压N阱及部分所述源区。
5.如权利要求4所述的LDMOS ESD结构，其特征在于，所述高压N阱内设置有第三STI，所述第三STI隔离所述漏区与所述栅区。
6.如权利要求5所述的LDMOS ESD结构，其特征在于，所述高压P阱内设置有衬底接触区及第三STI，所述第三STI隔离所述衬底接触区与所述源区。
7.如权利要求6所述的LDMOS ESD结构，其特征在于，所述衬底接触区上设置有衬底接触电极。
8.如权利要求7所述的LDMOS ESD结构，其特征在于，所述栅电极、源电极以及所述衬底接触电极接地，所述漏电极接静电输入端。
9.如权利要求6所述的LDMOS ESD结构，其特征在于，所述源区及所述漏区为重掺杂的N+区域，所述衬底接触区为重掺杂的P+区域。
CN201010261575.0A 2010-08-24 2010-08-24 Ldmos esd结构 Active CN102376761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010261575.0A CN102376761B (zh) 2010-08-24 2010-08-24 Ldmos esd结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010261575.0A CN102376761B (zh) 2010-08-24 2010-08-24 Ldmos esd结构

Publications (2)

Publication Number Publication Date
CN102376761A true CN102376761A (zh) 2012-03-14
CN102376761B CN102376761B (zh) 2014-02-12

Family

ID=45795090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010261575.0A Active CN102376761B (zh) 2010-08-24 2010-08-24 Ldmos esd结构

Country Status (1)

Country Link
CN (1) CN102376761B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354207A (zh) * 2013-07-11 2013-10-16 杭州电子科技大学 抗esd集成soi ldmos器件单元的制作方法
CN104253124A (zh) * 2013-06-27 2014-12-31 上海华虹宏力半导体制造有限公司 高压静电保护结构
CN105489602A (zh) * 2015-12-29 2016-04-13 东南大学 一种具有低触发电压的静电放电保护器件
WO2017152414A1 (zh) * 2016-03-11 2017-09-14 江南大学 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件
CN107634056A (zh) * 2016-07-07 2018-01-26 联华电子股份有限公司 半导体装置及其形成方法
WO2019228069A1 (zh) * 2018-05-29 2019-12-05 东南大学 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
WO2023082405A1 (zh) * 2021-11-11 2023-05-19 深圳先进技术研究院 开关电路、集成电路和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072178A1 (en) * 2000-12-07 2002-06-13 Jun Cai ESD protection structure
US6576958B2 (en) * 2001-01-03 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection networks with NMOS-bound or PMOS-bound diode structures in a shallow-trench-isolation (STI) CMOS process
US20030222273A1 (en) * 2001-09-05 2003-12-04 Kunz Keith E. Device and method of low voltage SCR protection for high voltage failsafe ESD applications
CN1964069A (zh) * 2006-11-15 2007-05-16 四川绵阳信益科技有限公司 多晶硅/体硅esd结构保护的垂直双扩散金属氧化物半导体功率器件
CN101409280A (zh) * 2006-12-11 2009-04-15 沙诺夫公司 阱电势触发esd保护

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072178A1 (en) * 2000-12-07 2002-06-13 Jun Cai ESD protection structure
US6576958B2 (en) * 2001-01-03 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection networks with NMOS-bound or PMOS-bound diode structures in a shallow-trench-isolation (STI) CMOS process
US20030222273A1 (en) * 2001-09-05 2003-12-04 Kunz Keith E. Device and method of low voltage SCR protection for high voltage failsafe ESD applications
CN1964069A (zh) * 2006-11-15 2007-05-16 四川绵阳信益科技有限公司 多晶硅/体硅esd结构保护的垂直双扩散金属氧化物半导体功率器件
CN101409280A (zh) * 2006-12-11 2009-04-15 沙诺夫公司 阱电势触发esd保护

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253124A (zh) * 2013-06-27 2014-12-31 上海华虹宏力半导体制造有限公司 高压静电保护结构
CN104253124B (zh) * 2013-06-27 2017-06-06 上海华虹宏力半导体制造有限公司 高压静电保护结构
CN103354207A (zh) * 2013-07-11 2013-10-16 杭州电子科技大学 抗esd集成soi ldmos器件单元的制作方法
CN103354207B (zh) * 2013-07-11 2015-08-19 杭州电子科技大学 抗esd集成soi ldmos器件单元的制作方法
CN105489602A (zh) * 2015-12-29 2016-04-13 东南大学 一种具有低触发电压的静电放电保护器件
CN105489602B (zh) * 2015-12-29 2018-07-20 东南大学 一种具有低触发电压的静电放电保护器件
WO2017152414A1 (zh) * 2016-03-11 2017-09-14 江南大学 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件
US10290627B2 (en) 2016-03-11 2019-05-14 Jiangnan University Embedded high voltage LDMOS-SCR device with a strong voltage clamp and ESD robustness
CN107634056A (zh) * 2016-07-07 2018-01-26 联华电子股份有限公司 半导体装置及其形成方法
WO2019228069A1 (zh) * 2018-05-29 2019-12-05 东南大学 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
WO2023082405A1 (zh) * 2021-11-11 2023-05-19 深圳先进技术研究院 开关电路、集成电路和电子设备

Also Published As

Publication number Publication date
CN102376761B (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN102376761B (zh) Ldmos esd结构
CN101283452B (zh) 静电放电保护器件
CN103650147B (zh) 半导体装置
CN101916760A (zh) 一种有效避免闩锁效应的可控硅esd保护结构
CN100583429C (zh) Pmos管嵌入式双向可控硅静电防护器件
CN102655149B (zh) 一种基于pd soi工艺的体栅耦合esd保护结构
CN103258814A (zh) 一种集成电路芯片esd防护用ldmos scr器件
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN110265391B (zh) 一种内嵌浮空n+区的ligbt型esd防护器件
CN102956632A (zh) 一种低寄生电容的双向scr静电放电保护结构
CN102254912B (zh) 一种内嵌p型mos管辅助触发的可控硅器件
CN102832233B (zh) Scr型ldmos esd器件
CN108063133A (zh) 一种基于soi工艺的静电保护器件及其构成的静电保护电路
CN104183596B (zh) 静电放电保护结构
CN111883528A (zh) 静电保护ggnmos结构
CN104051505B (zh) 一种ldmos esd器件
US20190304966A1 (en) High Voltage ESD Protection Device
CN102064173A (zh) 一种可控硅整流器静电防护器件
CN103094278A (zh) Pmos嵌入的低压触发用于esd保护的scr器件
CN102790087B (zh) 一种具有ESD保护功能的nLDMOS器件
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN104183593B (zh) 静电放电保护结构
CN102938403B (zh) 一种用于esd保护的低压触发scr器件
CN102664189A (zh) Soi mos晶体管
CN101866920B (zh) 一种esd保护结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130614

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130614

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130614

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant