CN104183596B - 静电放电保护结构 - Google Patents
静电放电保护结构 Download PDFInfo
- Publication number
- CN104183596B CN104183596B CN201310193680.9A CN201310193680A CN104183596B CN 104183596 B CN104183596 B CN 104183596B CN 201310193680 A CN201310193680 A CN 201310193680A CN 104183596 B CN104183596 B CN 104183596B
- Authority
- CN
- China
- Prior art keywords
- areas
- esd
- control voltage
- pxing
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种静电放电保护结构，包括：半导体衬底；位于半导体衬底表面的平行排列的若干个N型横向扩散场效应晶体管；位于半导体衬底内的P型体区，P型体区内具有源极、沟道区和体区连接区，体区连接区位于每一个N型横向扩散场效应晶体管靠近源极的外侧；每一个N型横向扩散场效应晶体管的漏极与静电放电输入端相连接，每一个N型横向扩散场效应晶体管的源极与接地端相连接，每一个N型横向扩散场效应晶体管的栅极与第一控制电压端相连接，每一个体区连接区与第二控制电压端相连接。多个LDMOS晶体管连接在一起作为静电放电保护结构，不仅提高了静电放电能力，且各个寄生三极管能同时开启，提高了静电放电保护结构的导通均匀性。
Description
技术领域
本发明涉及半导体技术，特别涉及一种静电放电保护结构。
背景技术
随着半导体芯片的运用越来越广泛，半导体芯片所涉及到的静电损伤也越来越广泛。现在有很多种静电放电保护电路的设计和应用，通常包括：栅接地的N型场效应晶体管（Gate Grounded NMOS，GGNMOS）保护电路、可控硅（Silicon Controlled Rectifier，SCR）保护电路、横向扩散场效应晶体管（Laterally Diffused MOS，LDMOS）保护电路等。
请参考图1，为现有技术的利用LDMOS晶体管所形成的静电放电保护结构的结构示意图，具体包括：P型衬底10，位于所述P型衬底10内的N型阱区11，位于所述N型阱区11内的P型体区12；位于所述P型衬底10表面且横跨所述N型阱区11和P型体区12之间的边界的栅极结构13；位于所述栅极结构13两侧的N型源区14和N型漏区17，且所述N型源区14位于所述P型体区12内且与栅极13相接触，所述N型漏区17位于所述N型阱区11内且与栅极结构13相隔离，所述N型源区14、N型漏区17和栅极13构成LDMOS晶体管；位于所述静电放电保护结构最外侧且位于所述P型体区12内的P型体区连接区15；其中所述栅极结构13、N型源极14和P型体区连接区15接地，所述N型漏区17与静电放电输入端ESD相连接。
所述LDMOS晶体管的N型阱区11、P型体区12和N型源极14会构成寄生NPN三极管。由于外部电路的静电电压会使得所述LDMOS晶体管的漏区电压不断上升，当所述漏区电压高于N型漏区17（即N型阱区11）与P型体区12两者之间的PN结的击穿电压时，从N型阱区11到P型体区12将产生一个较大的击穿电流，且由于N型源区14和P型体区连接区15之间具有寄生电阻，因此所述N型源区14和P型体区连接区15之间会产生电势差，使得P型体区12和N型源极14所形成的PN结正向导通，所述寄生NPN三极管导通，静电电流从N型源区14流走。但所述LDMOS晶体管所形成的静电放电保护结构的静电放电能力较低，使得静电保护能力较差。
发明内容
本发明解决的问题是提供一种静电放电保护结构，能够提高静电保护能力。
为解决上述问题，本发明提供一种静电放电保护结构，包括：半导体衬底；位于所述半导体衬底表面平行排列的若干个N型横向扩散场效应晶体管，所述N型横向扩散场效应晶体管包括源极、漏极、位于源极与漏极之间的沟道区和位于所述沟道区表面的栅极；位于所述半导体衬底内的P型体区，所述P型体区内具有源极、沟道区和与所述P型体区电连接的体区连接区，所述体区连接区位于每一个N型横向扩散场效应晶体管靠近源极的外侧；每一个N型横向扩散场效应晶体管的漏极与静电放电输入端相连接，每一个N型横向扩散场效应晶体管的源极与接地端相连接，每一个N型横向扩散场效应晶体管的栅极与第一控制电压端相连接，每一个体区连接区与第二控制电压端相连接。
可选的，所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压，所述第二控制电压端接地。
可选的，所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压，所述第二控制电压端的电压大于0伏。
可选的，所述第一控制电压端接地，所述第二控制电压端的电压大于0伏。
可选的，所述第一控制电压端和第二控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压。
可选的，当所述第一控制电压端或第二控制电压端的电压大于0伏时，产生所述第一控制电压端或第二控制电压端的电压的电路为：第一电容与第一电阻串联形成RC电路，所述第一电容的一端与静电放电输入端相连接，所述第一电阻的一端与接地端相连接，所述第一电容与第一电阻相连接的一端作为电压输出端，所述电压输出端与第一控制电压端或第二控制电压端相连接。
可选的，还包括：所述第二控制电压端与第二电阻的一端相连接，所述第二电阻的另一端与接地端相连接。
可选的，所述第一控制电压端、第二控制电压端接地。
可选的，所述N型横向扩散场效应晶体管包括：位于半导体衬底内的N型阱区；位于N型阱区内的P型体区，位于所述P型体区内的相邻的源极和体区连接区，位于所述源极一侧且与体区连接区相对的栅极，且所述栅极横跨所述N型阱区和P型体区的边界，所述位于栅极下方的P型体区作为沟道区；位于所述栅极另一侧且位于N型阱区内的漏极，所述漏极与栅极不接触。
可选的，所述N型横向扩散场效应晶体管包括：位于半导体衬底内的P型体区，位于P型体区内的N型阱区；位于所述P型体区内的相邻的源极和体区连接区，位于所述源极一侧且与体区连接区相对的栅极，且所述栅极横跨所述N型阱区和P型体区的边界，所述位于栅极下方的P型体区作为沟道区；位于所述N型阱区内的漏极，所述漏极与栅极不接触。
可选的，所述漏极与栅极之间的N型阱区内具有浅沟槽隔离结构。
可选的，所述源极与体区连接区之间具有浅沟槽隔离结构。
可选的，每两个相邻的N型横向扩散场效应晶体管共用漏极。
与现有技术相比，本发明的技术方案具有以下优点：
将多个LDMOS晶体管连接在一起作为静电放电保护结构，不仅提高了静电放电能力，且由于每个LDMOS晶体管的源极的一侧都具有体区连接区，使得每一个LDMOS晶体管的源极与体区连接区之间的距离相等，寄生电阻相等，同时所有的源极和体区连接区的电势都相等，从而使得所述源极与靠近源极的P型体区之间的电势差都相等，使得所述静电放电保护结构的LDMOS晶体管对应的寄生三极管能同时开启，提高了所述静电放电保护结构的导通均匀性。
进一步，当所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压时，不会使得LDMOS晶体管的沟道区导通，同时所述大于0伏的栅极电压会使得所述N型阱区和P型体区之间的耗尽区的部分电场会变大，强的局部电场会使得N型阱区和P型体区之间的击穿电压变小，LDMOS晶体管更容易导通，提高了静电放电的响应速度，同时还能增加了导通的LDMOS晶体管的数量，提高所述静电放电保护电路的静电放电能力。
进一步的，当所述第一控制电压端的电压大于0伏时，即体区连接区大于0V，而源极与接地端GND相连接，使得尚未进行静电放电时，所述源极与P型体区之间也具有电势差，当静电电压施加到所述LDMOS晶体管的漏极，N型阱区和P型体区之间的PN结被反向击穿时，寄生电阻两端也会产生电势差，两个电势差相加则更容易将所述源极与P型体区之间的PN结正向导通，使得寄生NPN三极管能尽快开启，静电电流通过寄生NPN三极管能快速流走，提高了静电放电的响应速度。
附图说明
图1是现有技术的单个LDMOS晶体管形成的静电放电保护结构的结构示意图；
图2、图3是本发明实施例的静电放电保护结构的结构示意图；
图4是形成所述第一控制电压端或第二控制电压端的电压的电路结构示意图；
图5是现有的LDMOS晶体管作为静电放电保护结构的漏极电流和漏极电压的I/V特性图。
具体实施方式
由于单个LDMOS晶体管所形成的静电放电保护结构的静电放电能力较低，静电保护能力较差，为此，本发明提供了一种静电放电保护结构，将多个LDMOS晶体管连接在一起作为静电放电保护结构，不仅提高了静电放电能力，且由于每个LDMOS晶体管的源极与靠近源极的P型体区之间的电势差都相同，使得所述静电放电保护结构的LDMOS晶体管能同时开启，提高了静电放电保护结构的导通均匀性和导通的LDMOS晶体管的数量，提高了静电放电能力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明第一实施例首先提供了一种静电放电保护结构，请参考图2，为本发明实施例的静电放电保护结构的结构示意图，具体包括：
半导体衬底100；位于所述半导体衬底100内的N型阱区101；位于所述N型阱区101内并列设置的若干P型体区102，位于所述P型体区102内且相邻设置的体区连接区105和源极120，其中，位于相邻两个LDMOS晶体管之间的P型体区102内具有体区连接区105和位于所述体区连接区105两侧的两个源极120；位于所述源极120一侧且与体区连接区105相对的栅极110，且所述栅极110横跨所述N型阱区101和P型体区102的边界表面，所述位于栅极110下方的P型体区102作为沟道区；位于所述栅极110另一侧且位于N型阱区101内的漏极130，所述漏极130与栅极110不接触；所述栅极110、漏极130、源极120构成N型LDMOS晶体管，每两个相邻的LDMOS晶体管之间共用一个漏极130；每一个LDMOS晶体管的漏极130与静电放电输入端ESD相连接，每一个LDMOS晶体管的源极120与接地端GND相连接，每一个LDMOS晶体管的栅极110与第一控制电压端Vcon1相连接，每一个体区连接区105与第二控制电压端Vcon2相连接。
具体的，所述半导体衬底100为硅衬底、锗衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底等，所述半导体衬底100内轻掺杂有N型或P型杂质离子，在本实施例中，所述半导体衬底100为P型半导体衬底，所述半导体衬底100轻掺杂有P型杂质离子，例如B、In离子等。
在本实施例中，在所述P型半导体衬底100内形成有N型阱区101，在所述N型阱区101内形成有若干平行排列的LDMOS晶体管构成的静电放电保护结构。在其他实施例中，也可以在N型半导体衬底内形成有N型阱区，所述Ｎ型阱区的掺杂浓度大于N型半导体衬底的掺杂浓度，较高的掺杂浓度会降低导通电阻，避免N型阱区过热造成烧毁。
在本实施例中，所述形成的LDMOS晶体管为N型LDMOS晶体管，所述漏极130、源极120为N型重掺杂，且所述漏极130、源极120的掺杂浓度大于所述N型阱区101的掺杂浓度，以降低漏极130、源极120与其表面形成的接触电极的接触电阻。
在本实施例中，所述P型体区102的深度小于N型阱区101的深度，各个P型体区102的至少一端具有P型掺杂区且各个P型掺杂区相连接，使得各个P型体区102通过所述P型掺杂区电学连接。在其他实施例中，各个P型体区也可以互相电学隔离，可以节省将所述P型体区连接起来的P型掺杂区的芯片面积，有利于芯片小型化。
所述体区连接区105和P型体区102都为P型掺杂，且所述体区连接区105的掺杂浓度大于所述P型体区102的掺杂浓度，可以降低体区连接区105与其表面形成的接触电极的接触电阻。
在本实施例中，所述体区连接区105与源极120直接接触，由于所述体区连接区105与源极120的掺杂类型不同，两者之间形成的耗尽区会使得体区连接区105与源极120电学隔离。
在其他实施例中，所述体区连接区与源极之间也可以形成浅沟槽隔离结构，以增强所述体区连接区与源极之间的抗击穿能力。且所述浅沟槽隔离结构可以增加体区连接区与源极的距离，使得所述体区连接区与源极之间的寄生电阻变大，所述体区连接区与源极之间产生的电势差变大，使得P型体区和源极所形成的PN结更容易正向导通，从而使得LDMOS晶体管所构成的寄生NPN三极管更容易导通，能提高所述静电放电保护结构的各个LDMOS晶体管的导通均匀性和静电放电的响应速度，从而能进一步提高静电放电能力。
所述栅极110为多晶硅栅极或金属栅极，在本实施例中，所述栅极110为多晶硅栅极，所述栅极110包括栅氧化层（未标识）和位于栅氧化层表面的多晶硅栅电极（未标识）。
在本实施例中，所述漏极130与栅极110之间的N型阱区101内具有浅沟槽隔离结构140，所述浅沟槽隔离结构140与栅极110部分接触，且所述浅沟槽隔离结构140将栅极110与漏极130相隔离。在其他实施例中，所述浅沟槽隔离结构也可以与栅极110相隔离，不直接接触。当静电放电输入端ESD的静电电压施加在漏极130上时，由于静电电压很大，施加到栅极110与N型阱区101相接触区域对应的栅氧化层两端的电势差也较大时，可能会造成栅极110的栅氧化层被击穿，因此在所述漏极130与栅极110之间的N型阱区101内形成有浅沟槽隔离结构140，静电电流需要绕过浅沟槽隔离结构140的底部才能流到N型阱区101和P型体区102之间的边界，并在所述边界被击穿后通过P型体区102由源极120释放，由于静电电流在N型阱区101的放电通路变长，部分静电电压会消耗在所述浅沟槽隔离结构140下的N型阱区101的放电通路中，使得在栅极110与N型阱区101相接触区域对应的栅氧化层两端施加的电压差变得较小，从而在N型阱区101和P型体区的PN结被击穿之前，所述栅极110的栅氧化层不会被击穿。
在其他实施例中，也可以不在所述漏极与栅极之间的N型阱区内形成浅沟槽隔离结构，所述静电电流通过N型阱区、P型体区后由源极进行释放。
在本实施例中，由于每两个相邻的LDMOS晶体管之间共用一个漏极130，从而可以节省所述静电放电保护结构所占的芯片面积，且由于一个漏极的静电电流可以从两侧的两个LDMOS晶体管进行放电，静电放电能力较强，静电保护能力较佳。且位于相邻两个LDMOS晶体管之间的P型体区102内具有体区连接区105和位于所述体区连接区105两侧的两个源极120，可以节省一个体区连接区105的位置，也能可以节省所述静电放电保护结构所占的芯片面积。
由于每一个源极120的一侧都具有一个体区连接区105，且每一个LDMOS晶体管的源极120与对应的体区连接区105的距离相同，因此所述每一个LDMOS晶体管的源极120与对应的体区连接区105之间的寄生电阻相同，寄生电阻产生的电势差相同，使得每一个LDMOS晶体管的源极120与P型体区102之间的电势差相等，当静电放电时，所有的LDMOS晶体管所构成的寄生NPN三极管能同时导通，从而提高了静电放电保护结构的静电放电能力。
在本实施例中，所述各个LDMOS晶体管对应的栅极110、源极120、漏极130、P型体区102的结构、尺寸、形成工艺、掺杂工艺都相同，使得各个LDMOS晶体管的电学特性相同，静电放电时，所有的LDMOS晶体管所构成的寄生NPN三极管能同时导通，从而提高了静电放电保护结构的静电放电能力。
本发明第二实施例还提供了一种静电放电保护结构，所述第二实施例的静电放电保护结构与第一实施例的静电放电保护结构的区别仅在于P型体区和N型阱区的结构不同，请参考图3，为本实施例的静电放电保护结构的结构示意图，具体包括：
半导体衬底200；位于所述半导体衬底200内的P型体区201；位于所述P型体区201内并列设置的若干N型阱区202；位于所述P型体区201内且相邻设置的体区连接区205和源极220，其中，相邻两个LDMOS晶体管之间的P型体区201内具有体区连接区205和位于所述体区连接区205两侧的两个源极220；位于所述源极220一侧且与体区连接区205相对的栅极210，且所述栅极210横跨所述N型阱区202和P型体区201的边界表面，所述位于栅极210下方的P型体区201作为沟道区；位于所述栅极210另一侧且位于N型阱区202内的漏极230，所述漏极230与栅极210不接触且所述漏极230与栅极210之间具有浅沟槽隔离结构240；所述栅极210、位于栅极210两侧对应的漏极230、源极220构成N型LDMOS晶体管，每两个相邻的LDMOS晶体管之间共用一个漏极230；每一个LDMOS晶体管的漏极230与静电放电输入端ESD相连接，每一个LDMOS晶体管的源极220与接地端GND相连接，每一个LDMOS晶体管的栅极210与第一控制电压端Vcon1相连接，每一个体区连接区205与第二控制电压端Vcon2相连接。
在本实施例中，所述半导体衬底200为N型半导体衬底，在其他实施例中，所述半导体衬底为P型半导体衬底，且所述P型半导体衬底的掺杂浓度小于P型体区201的掺杂浓度。所述LDMOS晶体管为N型LDMOS晶体管，所述漏极230、源极220掺杂有N型杂质离子，且所述漏极230、源极220的掺杂浓度大于所述N型阱区202的掺杂浓度，以降低漏极230、源极220与其表面形成的接触电极的接触电阻。所述体区连接区205掺杂有P型杂质离子，且所述体区连接区205的掺杂浓度大于所述P型体区201的掺杂浓度，可以降低体区连接区205与其表面形成的接触电极的接触电阻。所述N型阱区202的深度小于P型体区201的深度，使得所述N型阱区202位于P型体区201内。
所述第二实施例与第一实施例的区别仅在于P型体区和N型阱区的结构不同，但第二实施例与第一实施例的静电放电保护结构的等效电路都相同，都为若干个N型LDMOS晶体管形成的静电放电保护结构，且两种静电放电保护结构的漏极都与静电放电输入端ESD相连接，所述源极都与接地端GND相连接，所述栅极都与第一控制电压端Vcon1相连接，所述体区连接区都与第二控制电压端Vcon2相连接，因此，下面以如图2所示的第一实施例的静电放电保护结构为例对静电放电保护结构相关的电路结构进行说明。
在其中一个实施例中，所述LDMOS晶体管的漏极130与静电放电输入端ESD相连接，所述体区连接区105与接地端GND相连，所述第一控制电压端Vcon1和第二控制电压端Vcon2也接地。当外界静电脉冲产生的静电电压通过所述静电放电输入端ESD施加到漏极130时，由于N型的漏极130位于N型阱区101内，所述静电电压施加到所述N型阱区101和P型体区102之间的PN结上，当所述静电电压将N型阱区101与P型体区102之间的PN结反向击穿后，部分电流通过与P型体区102电连接的体区连接区105从第二控制电压端Vcon2流走，由于源区120和体区连接区105之间具有寄生电阻，会使得靠近源区120的P型体区102与源区120之间具有电势差，所述电势差大于0伏，可以使得源极120与P型体区102之间的PN结容易正向导通，每一个LDMOS晶体管的漏极130、P型体区102和源极120构成寄生的NPN三极管，利用所述NPN三极管将静电电流通过漏极130、P型体区102和源极120从接地端GND流走。
而在本实施例中，由于每一个源极120的一侧都具有一个体区连接区105，且每一个LDMOS晶体管的源极120与对应的体区连接区105的距离相同，因此所述每一个LDMOS晶体管的源极120与对应的体区连接区105之间的寄生电阻相同，寄生电阻产生的电势差相同，使得每一个LDMOS晶体管的源极120与P型体区102之间的电势差相等。当静电放电时，由于每一个靠近源极120的P型体区102和源极120之间的电势差相等，所述电势差大于0伏，且往往会大于PN结的正向开启电压（通常为0.7伏左右），而体区连接区105接地，使得在漏极130与P型体区102之间的PN结反向击穿时，每一个LDMOS晶体管的源极120与P型体区102之间的PN结会正向导通，每一个寄生NPN三极管都会同时导通进行放电，从而保证了静电放电保护结构的导通均匀性，不会发生部分LDMOS晶体管先导通的情况，从而提高了静电放电保护结构的静电放电能力。
且当体区连接区与源极之间形成有浅沟槽隔离结构时，增加了体区连接区与源极的距离，使得所述体区连接区与源极之间的寄生电阻变大，所述体区连接区与源极之间产生的电势差变大，所述电势差能更快地上升到PN结的正向开启电压，使得P型体区和源极所形成的PN结更容易正向导通，从而使得LDMOS晶体管所构成的寄生NPN三极管更容易导通，能提高所述静电放电保护结构的各个LDMOS晶体管的导通均匀性和静电放电的响应速度，从而能进一步提高静电放电能力。
请参考图5和图1，为现有的LDMOS晶体管作为静电放电保护结构的漏极电流和漏极电压的I/V特性图。当静电脉冲产生的静电电压施加到所述LDMOS晶体管的漏极17上时，所述静电电压主要加在LDMOS晶体管的N型阱区11和P型体区12之间反偏的PN结上，直到漏极电压达到第一击穿电压V1，漏极电流达到I1；此时施加在N型源区14和P型体区连接区15之间的寄生电阻上的电势差变大，寄生三极管开启，静电电流通过LDMOS晶体管进行放电，漏极电压立刻下降并进入负阻状态，漏极电压很快被拉低到保持电压V2，漏极电流增大达到I2；此后LDMOS晶体管的沟道区重新进入低阻状态，直到静电电荷被释放完，如果静电电荷还未释放完，随着静电放电的漏极电流继续增加，漏极电压继续增加，直到漏极电压达到第二击穿电压V3，漏极电流达到I3时，静电放电的电流产生的热会引发热击穿，LDMOS晶体管会进入二次击穿区域，漏极电流继续增大，漏极电压被拉低，LDMOS晶体管被烧毁。在现有的LDMOS晶体管中，所述V3往往小于V1。如果静电放电保护结构的部分LDMOS晶体管先导通，部分静电电荷通过导通的LDMOS晶体管释放，静电电压降低，静电电压再也上升不到V1，即使漏极电压达到第二击穿电压V3，由于所述V3往往小于V1，部分未导通的LDMOS晶体管也不会再导通，静电脉冲只能通过少数几个导通的LDMOS晶体管释放，单个LDMOS晶体管的放电电流过大，容易烧毁LDMOS晶体管，导通均匀性不佳，不能有效的进行静电放电保护。
因此，在其中另一个实施例中，所述第一控制电压端Vcon1和第二控制电压端Vcon2施加的电压大于0伏且小于所述N型LDMOS晶体管的阈值电压。形成所述电压的电路请参考图4，包括：第一电容C1和第一电阻R1，所述第一电容C1和第一电阻R1串联形成RC电路，且所述第一电容C1的一端与静电放电输入端ESD相连接，所述第一电阻R1的一端与接地端GND相连接，所述第一电容C1和第一电阻R1相连接的一端作为电压输出端Vout，所述电压输出端Vout与第一控制电压端Vcon1和第二控制电压端Vcon2相连接。
通过调整所述第一电容C1和第一电阻R1，当在静电放电输入端ESD施加有静电电压时，所述电压输出端Vout会产生大于0伏的电压，使得第一控制电压端Vcon1和第二控制电压端Vcon2的电压大于0伏，且小于所述N型LDMOS晶体管的阈值电压。
请参考图2，第一控制电压端Vcon1大于0V，小于LDMOS晶体管的阈值电压，不会使得LDMOS晶体管的沟道区导通。且所述大于0伏的栅极电压会使得所述N型阱区101和P型体区102之间的耗尽区的部分电场会变大，强的局部电场会使得N型阱区101和P型体区102之间的击穿电压变小，LDMOS晶体管更容易导通，提高了静电放电的响应速度，且使得LDMOS晶体管的第一击穿电压V1小于第二击穿电压V3（请参考图5）。即使部分LDMOS晶体管先导通，有部分LDMOS晶体管未导通，由于所述导通的LDMOS晶体的漏极电压在静电放电的过程中会上升至第二击穿电压V3，而V3大于V1，当所述静电电压上升的过程中，其余未导通的LDMOS晶体管也会导通，使得所有的LDMOS晶体管同时释放静电，同时先导通的LDMOS晶体管还未发生二次击穿，既避免了保护电路过早失效，还增加了导通的LDMOS晶体管的数量，提高了所述静电放电保护电路的静电放电能力。
且所述第二控制电压端Vcon2的电压大于0V，即体区连接区105大于0V，而源极120与接地端GND相连接，使得尚未进行静电放电时，所述源极120与P型体区102之间也具有电势差，当静电电压施加到所述LDMOS晶体管的漏极130，N型阱区和P型体区之间的PN结被反向击穿时，寄生电阻两端也会产生电势差，两个电势差相加则更容易将所述源极120与P型体区102之间的PN结正向导通，使得寄生NPN三极管能尽快开启，静电电流通过寄生NPN三极管能快速流走，提高了静电放电的响应速度。同时各个LDMOS晶体管对应的寄生NPN三极管都较容易导通，可以提高LDMOS晶体管的导通均匀性，提高所述静电放电保护电路的静电放电能力。
在本实施例中，所述第一控制电压端Vcon1和第二控制电压端Vcon2与同一个电压输出端Vout相连接。
在其他实施例中，所述第一控制电压端和第二控制电压端也可以与不同的电路的电压输出端相连接，使得第一控制电压端和第二控制电压端的电压不相同。
在其他实施例中，所述第二控制电压端的控制电压也可以大于LDMOS晶体管的阈值电压，即所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压，所述第二控制电压端的电压大于0伏。
在其他实施例中，所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压，所述第二控制电压端接地，可以提高导通的LDMOS晶体管的数量和导通均匀性，提高了所述静电放电保护电路的静电放电能力。
在其他实施例中，所述第二控制电压端的电压大于0伏，所述第一控制电压端接地，可以提高静电放电的响应速度。
在其他实施例中，所述静电放电保护结构还可以包括第二电阻，所述第二控制电压端与第二电阻的一端相连接，所述第二电阻的另一端与接地端相连接。当静电电压施加到所述LDMOS晶体管的漏极，N型阱区和P型体区之间的PN结被反向击穿时，寄生电阻两端和第二电阻两端都会产生电势差，使得所述源极与P型体区之间的PN结的电势差变大，寄生NPN三极管更容易被开启，可以有效提高静电放电的响应速度。
综上，本发明实施例将多个LDMOS晶体管连接在一起作为静电放电保护结构，不仅提高了静电放电能力，且由于每个LDMOS晶体管的源极的一侧都具有体区连接区，使得每一个LDMOS晶体管的源极与体区连接区之间的距离相等，寄生电阻相等，同时所有的源极和体区连接区的电势都相等，从而使得所述源极与靠近源极的P型体区之间的电势差都相等，使得所述静电放电保护结构的LDMOS晶体管对应的寄生三极管能同时开启，提高了所述静电放电保护结构的导通均匀性。
进一步，当所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压时，不会使得LDMOS晶体管的沟道区导通，同时所述大于0伏的栅极电压会使得所述N型阱区和P型体区之间的耗尽区的部分电场会变大，强的局部电场会使得N型阱区和P型体区之间的击穿电压变小，LDMOS晶体管更容易导通，提高了静电放电的响应速度，同时还能增加了导通的LDMOS晶体管的数量，提高所述静电放电保护电路的静电放电能力。
进一步的，当所述第一控制电压端的电压大于0伏时，即体区连接区大于0V，而源极与接地端GND相连接，使得尚未进行静电放电时，所述源极与P型体区之间也具有电势差，当静电电压施加到所述LDMOS晶体管的漏极，N型阱区和P型体区之间的PN结被反向击穿时，寄生电阻两端也会产生电势差，两个电势差相加则更容易将所述源极与P型体区之间的PN结正向导通，使得寄生NPN三极管能尽快开启，静电电流通过寄生NPN三极管能快速流走，提高了静电放电的响应速度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种静电放电保护结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面平行排列的若干个N型横向扩散场效应晶体管，所述N型横向扩散场效应晶体管包括源极、漏极、位于源极与漏极之间的沟道区和位于所述沟道区表面的栅极；
位于所述半导体衬底内的P型体区，所述P型体区内具有源极、沟道区和与所述P型体区电连接的体区连接区，所述体区连接区位于每一个N型横向扩散场效应晶体管靠近源极的外侧；
每一个N型横向扩散场效应晶体管的漏极与静电放电输入端相连接，每一个N型横向扩散场效应晶体管的源极与接地端相连接，每一个N型横向扩散场效应晶体管的栅极与第一控制电压端相连接，每一个体区连接区与第二控制电压端相连接；当所述第一控制电压端或第二控制电压端的电压大于0伏时，产生所述第一控制电压端或第二控制电压端的电压的电路为：第一电容与第一电阻串联形成RC电路，所述第一电容的一端与静电放电输入端相连接，所述第一电阻的一端与接地端相连接，所述第一电容与第一电阻相连接的一端作为电压输出端，所述电压输出端与第一控制电压端或第二控制电压端相连接。
2.如权利要求1所述的静电放电保护结构，其特征在于，所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压，所述第二控制电压端接地。
3.如权利要求1所述的静电放电保护结构，其特征在于，所述第一控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压，所述第二控制电压端的电压大于0伏。
4.如权利要求1所述的静电放电保护结构，其特征在于，所述第一控制电压端接地，所述第二控制电压端的电压大于0伏。
5.如权利要求1所述的静电放电保护结构，其特征在于，所述第一控制电压端和第二控制电压端的电压大于0伏且小于所述N型横向扩散场效应晶体管的阈值电压。
6.如权利要求3、4或5所述的静电放电保护结构，其特征在于，还包括：所述第二控制电压端与第二电阻的一端相连接，所述第二电阻的另一端与接地端相连接。
7.如权利要求1所述的静电放电保护结构，其特征在于，所述第一控制电压端、第二控制电压端接地。
8.如权利要求1所述的静电放电保护结构，其特征在于，所述N型横向扩散场效应晶体管包括：位于半导体衬底内的N型阱区；位于N型阱区内的P型体区，位于所述P型体区内的相邻的源极和体区连接区，位于所述源极一侧且与体区连接区相对的栅极，且所述栅极横跨所述N型阱区和P型体区的边界，所述位于栅极下方的P型体区作为沟道区；位于所述栅极另一侧且位于N型阱区内的漏极，所述漏极与栅极不接触。
9.如权利要求1所述的静电放电保护结构，其特征在于，所述N型横向扩散场效应晶体管包括：位于半导体衬底内的P型体区，位于P型体区内的N型阱区；位于所述P型体区内的相邻的源极和体区连接区，位于所述源极一侧且与体区连接区相对的栅极，且所述栅极横跨所述N型阱区和P型体区的边界，所述位于栅极下方的P型体区作为沟道区；位于所述N型阱区内的漏极，所述漏极与栅极不接触。
10.如权利要求8或9所述的静电放电保护结构，其特征在于，所述漏极与栅极之间的N型阱区内具有浅沟槽隔离结构。
11.如权利要求1所述的静电放电保护结构，其特征在于，所述源极与体区连接区之间具有浅沟槽隔离结构。
12.如权利要求1所述的静电放电保护结构，其特征在于，每两个相邻的N型横向扩散场效应晶体管共用漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310193680.9A CN104183596B (zh) | 2013-05-22 | 2013-05-22 | 静电放电保护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310193680.9A CN104183596B (zh) | 2013-05-22 | 2013-05-22 | 静电放电保护结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183596A CN104183596A (zh) | 2014-12-03 |
| CN104183596B true CN104183596B (zh) | 2017-06-13 |
Family
ID=51964526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310193680.9A Active CN104183596B (zh) | 2013-05-22 | 2013-05-22 | 静电放电保护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183596B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10263420B2 (en) * | 2016-03-04 | 2019-04-16 | Monolithic Power Systems, Inc. | Bi-directional snapback ESD protection circuit |
| CN110571212A (zh) * | 2018-06-06 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 静电保护结构及其形成方法和工作方法、静电保护电路 |
| CN109101699B (zh) * | 2018-07-19 | 2022-12-20 | 北京顿思集成电路设计有限责任公司 | 半导体器件的评估方法 |
| CN111199966A (zh) * | 2018-11-19 | 2020-05-26 | 台湾类比科技股份有限公司 | 集成电路及其电子熔丝元件的主动式静电放电保护电路 |
| CN111415930B (zh) * | 2019-01-07 | 2023-04-07 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护结构及静电放电保护电路 |
| CN110212033B (zh) * | 2019-05-31 | 2021-04-13 | 西安电子科技大学 | 一种栅控双极-场效应复合碳化硅ldmos |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW417307B (en) * | 1998-09-23 | 2001-01-01 | Koninkl Philips Electronics Nv | Semiconductor device |
| CN101645447A (zh) * | 2008-08-06 | 2010-02-10 | 联华电子股份有限公司 | 静电放电保护电路元件 |
| CN102593119A (zh) * | 2011-01-12 | 2012-07-18 | 三星电子株式会社 | 半导体器件及其制造方法 |
-
2013
- 2013-05-22 CN CN201310193680.9A patent/CN104183596B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW417307B (en) * | 1998-09-23 | 2001-01-01 | Koninkl Philips Electronics Nv | Semiconductor device |
| CN101645447A (zh) * | 2008-08-06 | 2010-02-10 | 联华电子股份有限公司 | 静电放电保护电路元件 |
| CN102593119A (zh) * | 2011-01-12 | 2012-07-18 | 三星电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183596A (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104183596B (zh) | 静电放电保护结构 | |
| CN101740515B (zh) | 半导体元件及制造方法 | |
| CN103681867B (zh) | 具有场电极的晶体管器件 | |
| CN103219363B (zh) | Esd保护电路 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| TWI525793B (zh) | 靜電放電保護電路 | |
| US20200388704A1 (en) | Silicon carbide semiconductor device | |
| CN105448961A (zh) | 超结器件的终端保护结构 | |
| CN103441145A (zh) | 半导体器件及其形成方法、启动电路及开关电源 | |
| CN101924131B (zh) | 横向扩散mos器件及其制备方法 | |
| JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| CN107564901B (zh) | 具有esd保护功能的ldmos器件及其版图 | |
| CN108091647B (zh) | 自偏压双向esd保护电路 | |
| CN104103635B (zh) | 静电放电保护结构 | |
| CN105489503B (zh) | 半导体结构及其形成方法、静电保护电路 | |
| CN102376761A (zh) | Ldmos esd结构 | |
| CN103208521B (zh) | Hvmos器件及其形成方法 | |
| CN104576717B (zh) | 半导体器件 | |
| KR20130086309A (ko) | 반도체 장치 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| CN104183593B (zh) | 静电放电保护结构 | |
| TW201138053A (en) | Semiconductor device | |
| CN104051505A (zh) | 一种ldmos esd器件 | |
| CN101714553B (zh) | 单元晶体管、集成电路及显示系统 | |
| CN101271900B (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |