CN109101699B - 半导体器件的评估方法 - Google Patents

半导体器件的评估方法 Download PDF

Info

Publication number
CN109101699B
CN109101699B CN201810799303.2A CN201810799303A CN109101699B CN 109101699 B CN109101699 B CN 109101699B CN 201810799303 A CN201810799303 A CN 201810799303A CN 109101699 B CN109101699 B CN 109101699B
Authority
CN
China
Prior art keywords
base
semiconductor device
region
parasitic
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810799303.2A
Other languages
English (en)
Other versions
CN109101699A (zh
Inventor
万宁
李科
丛密芳
任建伟
李永强
李�浩
宋李梅
黄苒
赵博华
苏畅
杜寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Dunsi Integrated Circuit Design Co ltd
Original Assignee
Beijing Dunsi Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Dunsi Integrated Circuit Design Co ltd filed Critical Beijing Dunsi Integrated Circuit Design Co ltd
Priority to CN201810799303.2A priority Critical patent/CN109101699B/zh
Publication of CN109101699A publication Critical patent/CN109101699A/zh
Application granted granted Critical
Publication of CN109101699B publication Critical patent/CN109101699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。可根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。

Description

半导体器件的评估方法
技术领域
本发明涉及半导体领域，尤其涉及一种射频放大器件横向双扩散金属氧化物半导体场效应晶体管的可靠性设计领域。
背景技术
横向双扩散金属氧化物半导体场效应晶体管(LDMOS，Lateral Double DiffusedMOSFET)是一种市场需求大，发展前景广阔的射频功率放大器件。在射频无线通信领域，基站和长距离发射机几乎全部使用硅基横向双扩散金属氧化物半导体场效应高功率晶体管；此外，横向双扩散金属氧化物半导体场效应晶体管还广泛应用于射频放大器，如高频HF、甚高频VHF和特高频UHF通信领域、脉冲雷达、工业、科学和医疗应用、航空电子和通信系统等领域。由于横向双扩散金属氧化物半导体场效应晶体管具有高增益、高线性、高耐压、高输出功率和易于与CMOS工艺兼容等优点，硅基横向双扩散金属氧化物半导体场效应晶体管已成为射频半导体功率器件的一个新热点。但是鉴于横向双扩散金属氧化物半导体场效应晶体管的特殊应用方式，横向双扩散金属氧化物半导体场效应晶体管需要使用在不同种类放大器设计中，因此需要其满足较高等级的抗驻波能力、抗浪涌能力以及防静电放电能力，合适的可靠性设计能够有效提升器件的可靠性。
有鉴于此，针对该方面问题提出一种半导体二次击穿模型下的的评估方法，以横向双扩散金属氧化物半导体场效应晶体管为例，用以指导该器件的设计是本发明所要解决的技术问题。
发明内容
有鉴于此，本发明提供半导体器件的评估方法，以指导半导体器件的设计，尤其是类似于横向双扩散金属氧化物半导体场效应晶体管的器件的设计，优化其设计方案，提高器件的可靠性。
本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：
获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；
根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及
根据基区寄生电阻评估所述半导体器件的可靠性。
优选地，采用以下公式计算所述基区寄生电阻：
Figure BDA0001736728240000021
其中，Rb表示所述半导体器件的基区寄生电阻，Issb表示发生二次击穿时的源极电流，BVdx表示漏区衬底间的雪崩击穿电压，Vdssb表示发生二次击穿时的源区漏区之间的电压，Cdx表示所述半导体器件的漏结电容，Vds表示源区漏区之间的电压。
优选地，评估包括：根据所述漏结电容评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力至少之一。
优选地，所述半导体器件为横向双扩散金属氧化物半导体场效应晶体管。
优选地，所述半导体器件的基区寄生电阻Rb为基极发射极之间的第一寄生电阻Rbe与基极衬底之间的第二寄生电阻Rbs的并联，在等效电路模型中，近似地认为Rbe与Rb相等。
本发明的有益效果是：
本发明提供的半导体器件的评估方法，将半导体器件转换为等效的电路模型，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区，并根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻，最终根据基区寄生电阻评估所述半导体器件的可靠性。根据该基区寄生电阻可以评估该半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。进一步地，还可以指导半导体器件的设计，优化器件性能，增强设计器件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1示出了本发明实施例所评估的半导体器件的结构示意图。
图2示出了本发明实施例所评估的半导体器件的二次击穿模型结构示意图。
图3示出了本发明实施例所评估的半导体器件的二次击穿模型等效电路示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的部分及元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
应当理解，在描述某个结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其他的层或区域。并且，如果将该结构翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。
在下文的描述中，将描述半导体材料的掺杂类型具体为P型和N型之一。可以理解，如果反转各个半导体材料的掺杂类型，也可以获得相同功能的半导体器件，并适用相同的评估方法。
本发明可以各种形式呈现，以下将描述其中的一些示例。
图1示出了本发明实施例所评估的半导体器件的结构示意图。本发明实施例的评估半导体器件为横向双扩散金属氧化物半导体场效应晶体管(LDMOS，Lateral DoubleDiffused MOSFET)。如图1所示，横向双扩散金属氧化物半导体场效应晶体管包括半导体衬底101、位于半导体衬底101上的外延层102、位于外延层102中的沟道区103和漂移区104、位于外延层102中的P+sinker区105、分别位于沟道区103和漂移区104中的源区106和漏区107、位于源区106上的源极108、位于漏区107上的漏极109、位于外延层102上的栅极111、位于栅极111与外延层102之间的栅介质层110、位于栅极111上的硅化物113、以及屏蔽层114。
半导体衬底101例如是重掺杂的P型半导体衬底，外延层102例如是轻掺杂的P掺杂外延层，在一个实例中，半导体衬底101例如是单晶硅衬底，外延层102例如是硅外延层，并且分别采用合适的掺杂剂掺杂成期望的掺杂类型。
沟道区103例如是轻掺杂的P型沟道区，位于外延层102的一侧；漂移区104例如是轻掺杂的N型漂移区，位于外延层102的另一侧；源区106例如是位于沟道区103的重掺杂N型源区，有相应的源极108与其相连接；漏区107例如是位于漂移区104的重掺杂N型漏区，有相应的漏极109与其相连接。
P+sinker区105从源区106的表面延伸至所述半导体衬底101，P+sinker区105例如是源区106通过下方区域的B离子高温扩散推进至半导体衬底101形成。
栅极111例如是在外延层102上生长多晶硅经过蚀刻获得，栅极111与外延层102之间具有栅介质层110，其下方左侧为沟道区103，右侧为漂移,104，栅极111两侧具有侧墙112，并在侧墙112所夹位置栅极111上方形成硅化物113。
屏蔽层114，遮盖所述栅极111的顶面和栅极111靠近漂移区104的侧面，用以调节漂移区104电场。
图2示出本发明实施例评估器件的二次击穿模型结构示意图。如图2所示，LDMOS器件包括衬底101、以及位于所述衬底101中的源区106、漏区107和沟道区103，其漏区107、沟道区103、源区106会形成一个NPN寄生晶体管。其中，将源区106、漏区107和沟道区103分别等效为寄生晶体管的发射区、集电区和基区。寄生晶体管的基极发射极之间存在第一寄生电阻Rbe，基极衬底之间存在第二寄生电阻Rbs，基极集电极之间存在漏结电容Cdx、第一耗尽电阻Rbc和第二耗尽电阻Rbc’，第一耗尽电阻Rbc和第二耗尽电阻Rbc’之间的节点与衬底之间具有二极管D1。
在寄生晶体管未开启之前，漏区107与沟道区103之间会形成一个漏结电容Cdx，Vds表示源区漏区之间的电压，在器件截止的过程中，漏结会产生较大的dVds/dt，通过漏结电容Cdx产生交流基极电流Ib，Ib流经漂移区104第一耗尽电阻Rbc，在漂移区104形成压降，同时流经沟道区103第一寄生电阻Rbe产生基区发射区正向压降，例如当这一电压降超过0.6V时，本实施例中的器件的源结正向导通，寄生晶体管开启立刻出现电压逆转和电流骤增，这种二次击穿现象最终导致器件在大电流下烧毁。
图3示出了本发明实施例评估器件的二次击穿模型等效电路示意图。包括源极S、栅极G、漏极D，漏极D与栅极G之间的第二耗尽电阻Rbc'，漏极D与源极S之间的漏结电容Cdx，漏结电容的一端与漏极D之间的第一耗尽电阻Rbc，漏结电容的另一端与源极S之间的相互并联的第一寄生电阻Rbe和第二寄生电阻Rbs，与漏结电容Cdx、第一寄生电阻Rbe及第一耗尽电阻Rbc并联的位于源极S与漏极D之间的二极管D1。
Rb表示第一寄生电阻Rbe和第二寄生电阻Rbs的并联，但通常Rbs远大于Rbe，故可以将Rbs忽略，近似认为Rbe＝Rb。所以
基极电位Vb＝IbRb (1)
式中Vb表示基极电位，Ib表示基极电流。
基极电流Ib＝Id-Is＝MIs-Is＝(M-1)Is (2)
式中Ib表示基极电流，Id漏极电流，Is源极电流。
M为雪崩倍增因子
Figure BDA0001736728240000051
式中Vds表示源极S与漏极D之间的电压，BVdx为漏极与衬底间的雪崩击穿电压，n为常数，将(3)带入(2)化简得；
Figure BDA0001736728240000052
例如当基极与发射极的正偏电压为0.6V时寄生晶体管开启，Ibsb表示二次击穿时的基极电流，Issb表示二次击穿时的源极电流，Vbsb表示发生二次击穿时基极电位，Vdssb表示发生二次击穿时的源区漏区之间的电压，当器件发生二次击穿时，Ib＝Ibsb，Vb＝Vbsb，Vb＝0.6V，Vds＝Vdssb，Is＝Issb，上式可变为：
Figure BDA0001736728240000061
式中，Vdssb表示发生二次击穿时的源区漏区之间的电压，BVdx表示漏区衬底间的雪崩击穿电压，Idsb表示二次击穿时的漏极电流。
因此，需要降低寄生晶体管的基区寄生电阻Rb和提高漏衬之间的击穿电压Cdx，可以提高二次击穿电压Vdssb。
之前均为忽略电容效应，在器件截止的瞬间，漏极产生较大的dV/dt，通过漏衬底结间的电容Cdx产生，产生交流栅极电流Ib，Ib通过Rb产生的压降也可以满足IbRb＞0.6V，从而引起二次击穿。考虑寄生电容的影响后，
栅极电流为
Figure BDA0001736728240000062
栅极产生的压降为
Figure BDA0001736728240000063
令Vb＝0.6V，则有
Figure BDA0001736728240000064
因此，利用上式可以推导出寄生晶体管基区电阻Rb的表达式
Figure BDA0001736728240000065
其中，Rb表示所述半导体器件的基区寄生电阻，Issb表示发生二次击穿时的源极电流，BVdx表示漏区衬底间的雪崩击穿电压，Vdssb表示发生二次击穿时的源区漏区之间的电压，Cdx表示所述半导体器件的漏结电容，Vds表示源区漏区之间的电压。
根据基区寄生电阻Rb可以对该半导体器件进行评估分析，评估其可靠性，优选地，可评估其抗驻波能力、抗浪涌能力以及防静电放电能力。
本发明提供的半导体器件的评估方法，将半导体器件转换为等效的电路模型，将源区、漏区和沟道分别等效为寄生晶体管的集电区、发射区和基区，并根据寄生晶体管计算基区寄生电阻，最终根据基区寄生电阻评估所述半导体器件的可靠性。根据该基区寄生电阻可以评估该半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。进一步地，还可以指导半导体器件的设计，优化器件性能，增强设计器件的可靠性。
上述的电极、互联结构和屏蔽层例如由选自金、银、铜、铝、铝硅、铝硅铜、钛银、钛镍金等金属或合金组成。
应当说明的是，在上述实例中重掺杂和轻掺杂是相对的概念，表示重掺杂的掺杂浓度大于轻掺杂的掺杂浓度，而并非对具体掺杂浓度范围的限定。
在以上的描述中，对公知的结构要素和步骤并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来实现相应的结构要素和步骤。另外，为了形成相同的结构要素，本领域技术人员还可以设计和推断出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (4)

1.一种半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：
获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；寄生晶体管的基极与发射极之间存在第一寄生电阻，基极与衬底之间存在第二寄生电阻，基极与集电极之间存在漏结电容、第一耗尽电阻和第二耗尽电阻，第一耗尽电阻和第二耗尽电阻之间的节点与衬底之间具有二极管；
根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及
根据基区寄生电阻评估所述半导体器件的可靠性；
其中，采用以下公式计算所述基区寄生电阻：
Figure FDA0003919972520000011
其中，Rb表示所述半导体器件的基区寄生电阻，Issb表示发生二次击穿时的源极电流，BVdx表示漏区衬底间的雪崩击穿电压，Vdssb表示发生二次击穿时的源区漏区之间的电压，Cdx表示所述半导体器件的漏结电容，Vds表示源区漏区之间的电压。
2.根据权利要求1所述的评估方法，其特征在于，根据基区寄生电阻评估所述半导体器件的可靠性，包括：根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力至少之一。
3.根据权利要求1所述的评估方法，其特征在于，所述半导体器件为横向双扩散金属氧化物半导体场效应晶体管。
4.根据权利要求1所述的评估方法，其特征在于，所述半导体器件的基区寄生电阻Rb为基极发射极之间的第一寄生电阻Rbe与基极衬底之间的第二寄生电阻Rbs的并联，在等效电路模型中，近似地认为Rbe与Rb相等。
CN201810799303.2A 2018-07-19 2018-07-19 半导体器件的评估方法 Active CN109101699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810799303.2A CN109101699B (zh) 2018-07-19 2018-07-19 半导体器件的评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810799303.2A CN109101699B (zh) 2018-07-19 2018-07-19 半导体器件的评估方法

Publications (2)

Publication Number Publication Date
CN109101699A CN109101699A (zh) 2018-12-28
CN109101699B true CN109101699B (zh) 2022-12-20

Family

ID=64846789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810799303.2A Active CN109101699B (zh) 2018-07-19 2018-07-19 半导体器件的评估方法

Country Status (1)

Country Link
CN (1) CN109101699B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111737937B (zh) * 2020-07-16 2023-06-23 杰华特微电子股份有限公司 半导体器件建模方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458722A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 具有扩展性的rfcmos模型的参数计算方法
CN102315215A (zh) * 2010-06-29 2012-01-11 上海宏力半导体制造有限公司 栅驱动晶闸管电路以及静电保护电路
CN102332403A (zh) * 2011-09-20 2012-01-25 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102856368A (zh) * 2012-09-27 2013-01-02 电子科技大学 一种功率双极型晶体管及其制备方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN104183596A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 静电放电保护结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210272B4 (de) * 2002-03-08 2005-08-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit wenigstens einer Transistorzelle und einer Randzelle
JP3607262B2 (ja) * 2002-05-28 2005-01-05 沖電気工業株式会社 半導体装置の静電破壊防止保護回路
CN102543998A (zh) * 2012-02-20 2012-07-04 中国科学院微电子研究所 一种多晶硅串联二极管串及其制作方法
CN104766884A (zh) * 2014-01-07 2015-07-08 北京中科新微特科技开发股份有限公司 抑制寄生晶体管开启的vdmos结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458722A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 具有扩展性的rfcmos模型的参数计算方法
CN102315215A (zh) * 2010-06-29 2012-01-11 上海宏力半导体制造有限公司 栅驱动晶闸管电路以及静电保护电路
CN102332403A (zh) * 2011-09-20 2012-01-25 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102856368A (zh) * 2012-09-27 2013-01-02 电子科技大学 一种功率双极型晶体管及其制备方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN104183596A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 静电放电保护结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Extra-low parasitic gate-to-contacts capacitance architecture for sub-14 nm transistor nodes;H.Niebojewski;《Solid-State Electronics》;20140731;第97卷;97 *
半导体激光器等效电路模型及其参数提取;王晴岚;《光电器件》;20160430;第37卷(第2期);186-188 *

Also Published As

Publication number Publication date
CN109101699A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
US8592274B2 (en) LDMOS with accumulation enhancement implant
CN109860300B (zh) 半导体器件及其制造方法
US7126193B2 (en) Metal-oxide-semiconductor device with enhanced source electrode
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN104992978B (zh) 一种射频ldmos晶体管及其制造方法
US20230053369A1 (en) Soi lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN101022129A (zh) 源漏双凹结构的金属半导体场效应晶体管
CN114784107B (zh) 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
CN109101699B (zh) 半导体器件的评估方法
CN109063289B (zh) 半导体器件的评估方法
CN108364935B (zh) 具有阵列式静电防护结构的ldmos器件
CN101964363A (zh) 一种具有阶梯状缓冲层结构的金属半导体场效应晶体管
CN109273364B (zh) 一种半导体结构及其形成方法
CN109143015B (zh) 半导体器件寄生电阻获取方法
CN103035674B (zh) 射频横向双扩散场效应晶体管及其制造方法
CN210092081U (zh) 一种恒流器件
US20150144990A1 (en) Power semiconductor device and method of manufacturing the same
CN110021660B (zh) AlGaN/GaN异质结垂直型场效应晶体管及其制作方法
CN104600098B (zh) 一种n型射频横向双扩散金属氧化物半导体器件
CN104409500B (zh) 射频ldmos及其制作方法
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN104638003A (zh) 射频ldmos器件及工艺方法
CN104538441A (zh) 射频ldmos器件及其制造方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant