JP3607262B2 - 半導体装置の静電破壊防止保護回路 - Google Patents
半導体装置の静電破壊防止保護回路 Download PDFInfo
- Publication number
- JP3607262B2 JP3607262B2 JP2002153503A JP2002153503A JP3607262B2 JP 3607262 B2 JP3607262 B2 JP 3607262B2 JP 2002153503 A JP2002153503 A JP 2002153503A JP 2002153503 A JP2002153503 A JP 2002153503A JP 3607262 B2 JP3607262 B2 JP 3607262B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection
- protection transistor
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 230000004043 responsiveness Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 10
- 230000002265 prevention Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、出力トランジスタ駆動用の専用電源線及び専用接地線と、論理回路用の専用電源線及び接地線とを別々に備えた半導体装置の静電破壊防止保護回路に関するものである。
【０００２】
【従来技術】
近年、半導体集積回路装置（以降、半導体デバイス又はデバイスと記すことがある）では、出力トランジスタを駆動するための電源線（以下、出力用電源線）と、論理回路を動作させるための電源線（以下、内部用電源線）とを分離して用いている。両者を分離せずに用いると、出力トランジスタがオンして大電流が流れたときに、電源線の電圧が降下し、これがそのまま論理回路側の電源線に伝わり、論理回路が正常に動作しなくなる場合があるためである。このような半導体デバイスでは、通常、接地線も出力トランジスタを駆動する接地線（以下、出力用接地線）と、論理回路を動作させるための接地線（以下、内部用接地線）とに分離されている。このようなデバイスでは、静電破壊を起こし易いという問題がある。入出力端子を例に、その理由を説明する。
【０００３】
図１０に、従来の半導体装置の静電破壊防止保護回路（入出力端子の回路図）を示す。入出力線１０１と出力用電源線１１０との間にＰチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＰＭＯＳという）出力トランジスタ１０２が接続され、入出力線１０１と出力用接地線１２０との間にＮチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＮＭＯＳという）出力トランジスタ１０３が接続され、入出力線１０１は保護抵抗１０４を介して、ＰＭＯＳ１０５とＮＭＯＳ１０６で構成されるインバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタのゲートへと接続されている。ＰＭＯＳトランジスタ１０５のソースは内部用電源線１１１に、ＮＭＯＳ１０６のソースは内部用接地線１２１に接続されている。ＰＭＯＳ１０５のドレインとＮＭＯＳ１０６のドレインは短絡されている。このような入出力回路に於いて、入出力線１０１と出力用電源線１１０との間に静電気サージが印加された場合は、ＰＭＯＳ出力トランジスタ１０２が保護トランジスタとして振舞う。即ち、静電サージは出力トランジスタと保護トランジスタとを兼ねるＰＭＯＳ出力トランジスタ１０２介してサージ電流が流れるため、インバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲート（酸化膜）は容易には破壊されない（これ以降、ＰＭＯＳ出力トランジスタをＰＭＯＳ保護トランジスタ１０２と記載する）。保護抵抗１０４は、サージ電流がＰＭＯＳ保護トランジスタ１０２を流れ切るまでの間に、過渡的にインバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートにサージ電圧が掛かるのを防いでいる。入出力線１０１と出力用接地線１２０との間に静電気サージが印加された場合も、ＮＭＯＳ出力トランジスタ１０３を介してサージ電流が流れるため、インバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートは破壊されない。ＮＭＯＳ出力トランジスタ１０３も出力トランジスタと保護トランジスタとを兼ねるため、これ以降、ＮＭＯＳ保護トランジスタ１０３と記載する。
【０００４】
ところが、入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合は、サージ電流を流す経路が無いため、インバータのＰＭＯＳトランジスタ１０５のゲートが容易に破壊されてしまう。入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、同様に、インバータ１３０のＮＭＯＳトランジスタ１０６のゲートが破壊されてしまう。
【０００５】
このような問題を解決するために、図１１に示すような改良型保護回路が用いられている。即ち、出力用電源線１１０と内部用電源線１１１との間にＰＭＯＳ保護トランジスタ１０７を、出力用接地線１２０と内部用接地線１２１との間にＮＭＯＳ保護トランジスタ１０８を配置している。ＰＭＯＳ保護トランジスタ１０７を設置したことによって、入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合にも、サージ電流は、ＰＭＯＳ保護トランジスタ１０２とＰＭＯＳ保護トランジスタ１０７を介して流れるので、インバータ１３０のＰＭＯＳトランジスタ１０５のゲート破壊を防止できるようになる。入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、サージ電流は、ＮＭＯＳ保護トランジスタ１０３とＮＭＯＳ保護トランジスタ１０８を介して流れるので、インバータ１３０のＮＭＯＳトランジスタ１０６のゲート破壊を防止できる。
【０００６】
【発明が解決しようとする課題】
しかし、この方法では、ＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８の静電気サージに対する応答性を確保する必要性から、一般に保護トランジスタ面積が大きくなる。また、この方法では、サージ電流が、ＰＭＯＳ保護トランジスタ１０２とＰＭＯＳ保護トランジスタ１０７、或いはＮＭＯＳ保護トランジスタ１０３とＰＭＯＳ保護トランジスタ１０８のように２つの素子を介して流れるため、サージ電流が２つの素子間を流れ切るまでの間に、インバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートにサージ電圧が掛からないようにする保護抵抗１０４の抵抗値を大きくする必要がある。ＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８が大きくなることは保護素子占有面積が増大するため、パターンレイアウト上の制限が増える、チップコストの上昇を招くなどのデメリットがあり、保護抵抗１０４の抵抗値の増大は高速動作にとってマイナスとなる。
【０００７】
従って、本発明は、このような改良型保護回路において、保護素子面積が増えることと、ゲート保護抵抗値が増えることを工程変更を伴わずに改善し、小型で高速動作が可能な半導体装置の静電破壊防止保護回路を提供することである。
【０００８】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、本発明は、
（１）出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の電源線と内部回路のインバータが接続される第２の電源線との間に第１の保護トランジスタを有し、出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の接地線と内部回路のインバータが接続される第２の接地線との間に第２の保護トランジスタを有する半導体装置の静電破壊防止保護回路において、
当該第１及び第２の保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離が、前記出力トランジスタまたは前記入力端子に設けられた他の前記保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離よりも、短いことを特徴とする半導体装置の静電破壊防止保護回路。
【０００９】
（２）出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の電源線と内部回路のインバータが接続される第２の電源線との間に第１の保護トランジスタを有し、出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の接地線と内部回路のインバータが接続される第２の接地線との間に第２の保護トランジスタを有する半導体装置において、
当該第１及び第２の保護トランジスタは、ソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの間の全面にシリコンと金属との化合物層を形成され、
前記出力トランジスタまたは前記入力端子に設けられた他の前記保護トランジスタは、ソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの間にシリコンと金属の化合物層非形成領域を設けられたことを特徴とする半導体装置の静電破壊防止保護回路。
【００１０】
（３）前記第１及び第２の保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離が、製造プロセス上の最小値である前記（１）または（２）に記載の半導体装置の静電破壊防止保護回路。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１２】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。図２は、第１の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。図３は、第１の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【００１３】
図１に示すように、第１の実施の形態に係る半導体装置の静電破壊防止保護回路は、入出力端子の回路であり、入出力線１０１と出力用電源線１１０（第１の電源線）との間に、出力トランジスタと保護トランジスタとを兼ねるＰチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＰＭＯＳという）保護トランジスタ１０２（他の保護トランジスタ：本明細書では、出力トランジスタとしてよりも、保護トランジスタとしての動作を言及するため、ＰＭＯＳ保護トランジスタ１０２と記載する）が接続され、入出力線１０１と出力用接地線１２０（第１の接地線）との間に、出力トランジスタと保護トランジスタとを兼ねるＮチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＮＭＯＳという）保護トランジスタ１０３（他の保護トランジスタ：本明細書では、出力トランジスタとしてよりも、保護トランジスタとしての動作を言及するため、ＮＭＯＳ保護トランジスタ１０３と記載する）が接続され、入出力線１０１は保護抵抗１０４を介して、ＰＭＯＳトランジスタ１０５とＮＭＯＳトランジスタ１０６で構成されるインバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートへと接続されている。ＰＭＯＳトランジスタ１０５のソースは内部用電源線１１１（第２の電源線）に、ＮＭＯＳトランジスタ１０６のソースは内部用接地線１２１（第２の接地線）に接続されている。ＰＭＯＳトランジスタ１０５のドレインとＮＭＯＳトランジスタ１０６のドレインは短絡されている。ここで、出力用電源線１１０と内部用電源線１１１の電位は等しく、出力用接地線１２０と内部用接地線１２１の電位も等しい。更に、出力用電源線１１０と内部用電源線１１１との間に、ＰＭＯＳ保護トランジスタ１０７（第１の保護トランジスタ）を設け、出力用接地線１２０と内部用接地線１２１との間に、ＮＭＯＳ保護トランジスタ１０８（第２の保護トランジスタ）を設けている。
【００１４】
第１の実施の形態に係る保護回路において、図２に示すように、ＰＭＯＳ保護トランジスタ１０７におけるソース及びドレインとしての不純物拡散層１０７ｓｄと金属配線とを接続するコンタクトホール（接続口）１０７ｈからゲート１０７ｇまでの距離をＰＤ１とし、ＮＭＯＳ保護トランジスタ１０８におけるソース及びドレインとしての不純物拡散層１０８ｓｄと金属配線とを接続するコンタクトホール（接続口）１０８ｈからゲート１０８ｇまでの距離をＮＤ１とし、一方、図３に示すように、ＰＭＯＳ保護トランジスタ１０２におけるソース及びドレインとしての不純物拡散層１０２ｓｄと金属配線とを接続するコンタクトホール（接続口）１０２ｈからゲート１０２ｇまでの距離をＰＤ２とし、ＮＭＯＳ保護トランジスタ１０３におけるソース及びドレインとしての不純物拡散層１０３ｓｄと金属配線とを接続するコンタクトホール（接続口）１０３ｈからゲート１０３ｇまでの距離をＮＤ２としたとき、ＰＤ２＞ＰＤ１、且つＮＤ２＞ＮＤ２の関係を満たすように各トランジスタを形成する。
【００１５】
特に、このような関係を満たすためには、ＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８におけるソース及びドレインとしての不純物拡散層１０７ｓｄ（１０８ｓｄ）と金属配線とを接続するコンタクトホール（接続口）１０７ｈ（１０８ｈ）からゲート１０７ｇ（１０８ｇ）までの距離は、製造プロセス上の最小値で形成させることが好適である。
【００１６】
ここで、製造プロセス上の最小値とは、ゲート（電極）とコンタクトホールとを離間させて形成できる最小値のことで、ゲート（電極）形成用マスク及びコンタクトホール形成用マスクの合わせ余裕と、それぞれのマスクに描画された図形と、シリコンウエハ上に転写され実際に形成されるパターンと、の寸法差（マスク変換差）から決定される。この値は、製造プロセスごとに異なり、加工寸法が小さい（微細化が進んだ）プロセスになる程、小さくできる。
【００１７】
また、このような保護回路において、図２に示すように、ＰＭＯＳ保護トランジスタ１０７におけるゲート１０７ｇ幅をｌP1、ソース及びドレインとしての不純物拡散層１０７ｓｄ領域の長さ（ゲートに沿った長さ）をＷP1とし、ＮＭＯＳ保護トランジスタ１０８におけるゲート１０８ｇ幅をｌN1、ソース及びドレインとしての不純物拡散層１０８ｓｄ領域の長さ（ゲートに沿った長さ）ＷN1とし、、一方、図３に示すように、ＰＭＯＳ保護トランジスタ１０２におけるゲート１０２ｇ幅をｌP2、ソース及びドレインとしての不純物拡散層１０２ｓｄ領域の長さ（ゲートに沿った長さ）をＷP2とし、ＮＭＯＳ保護トランジスタ１０３におけるゲート１０３ｇ幅をｌN2、ソース及びドレインとしての不純物拡散層１０３ｓｄ領域の長さ（ゲートに沿った長さ）をＷN2としたとき、［ＷP1／（ｌP1＋２×ＰＤ１）］＞［ＷP2／（ｌP2＋２×ＰＤ２）］、且つ［ＷN1／（ｌN1＋２×ＮＤ１）］＞［ＷN2／（ｌN2＋２×ＮＤ２）］を満たすように各トランジスタを形成することが好適である。
【００１８】
ここで、［ＷP1／（ｌP1＋２×ＰＤ１）］はＰＭＯＳ保護トランジスタ１０７が静電気サージを流す時の流れ易さを表している。［ＷP2／（ｌP2＋２×ＰＤ２）］がＰＭＯＳ保護トランジスタ１０２、［ＷN1／（ｌN1＋２×ＮＤ１）］がＮＭＯＳ保護トランジスタ１０８、［ＷN2／（ｌN2＋２×ＮＤ２）］がＮＭＯＳ保護トランジスタ１０３の静電気サージの流れ易さをそれぞれ表している。［ＷP1／（ｌP1＋２×ＰＤ１）］をｒ107、［ＷP2／（ｌP2＋２×ＰＤ２）］をｒ102、［ＷN1／（ｌN1＋２×ＮＤ１）］がｒ108、［ＷN2／（ｌN2＋２×ＮＤ２）］をｒ103として、その理由を以下説明する。
【００１９】
図４に示すように、一般に、抵抗体の抵抗値Ｒは、式Ｒ＝Ａ×（Ｗ／Ｌ）［Ａは係数］で表され、抵抗幅Ｗに比例し、抵抗長さＬに反比例する。ＰＭＯＳ保護トランジスタ１０７，１０２、及びＮＭＯＳ保護トランジスタ１０８，１０３が静電気サージを流す時にも抵抗として振る舞う。保護トランジスタを抵抗として扱う際に、抵抗幅Ｗに相当するのが、それぞれ図２〜図３に於けるＷP1，ＷP2，ＷN1，ＷN2であり、抵抗長さＬに相当するのが図２〜図３に於ける、［ＩP1＋２×ＰＤ１］，［ＩP2＋２×ＰＤ２］，［ＩN1＋２×ＮＤ１］，［ＩN2＋２×ＮＤ２］である。従って、ＰＭＯＳ保護トランジスタ１０７の静電気サージの流し易さを、ｒ107＝ＷP1／［ＩP1＋２×ＰＤ１］、以下同様にｒ102＝ＷP2／［ＩP2＋２×ＰＤ２］，ｒ108＝ＷN1／［ＩN1＋２×ＮＤ１］，ｒ103＝ＷN2／［ＩN2＋２×ＮＤ２］と表すことができる。
【００２０】
次に、保護トランジスタを抵抗体に置き換えた時の静電気サージの流れ易さ、即ち、静電気サージへの応答性と抵抗値との関係について説明する。
図５に、図１に示す静電破壊防止保護回路おいて、ＰＭＯＳ保護トランジスタ１０７，１０２を抵抗ｒ107，ｒ102に置き換え、静電気サージを電圧Ｖ0に充電された容量Ｃからの放電とした等価回路を示す。スイッチを閉じた後に回路を流れる電流値は、時間の関数として下記式（１）で表される。
【００２１】
【数１】
【００２２】
上記式（１）を、（ア）ｒ107がｒ102と等しい場合、（イ）ｒ107がｒ102より十分に小さい場合の２つのケースについて考える。
【００２３】
（ア）の時、ｒ107＝ｒ102＝Ｒと置くと式（１）は下記式（１，ａ）と表せる。
【００２４】
【数２】
【００２５】
（イ）の時、ｒ107≪ｒ102なのでｒ107＋ｒ102＝Ｒと近似できるので、式（１）は下記式（１，ｂ）と表せる。
【００２６】
【数３】
【００２７】
（ア）の時、回路を流れる電流ｉ1（ｔ）と（イ）の時に回路を流れる電流ｉ2（ｔ）を時間を横軸にとってグラフ化すると図６の様になる。
【００２８】
図６に示すように、ｉ2はｉ1に比べて初期電流値は２倍流れるが、その後の減衰時間が短い。このことは、ｒ107を小さくすることで、サージ電流が回路を流れている時間を短く、即ち、サージに対する応答性が良くなることを表している。ゲートとコンタクトホールとの距離を短くすることは［２×ＰＤ１］，［２×ＮＤ１］を小さくすることに相当するのでｒ107及びｒ108を下げることになる。
【００２９】
ｉ2はｉ1に比べて初期電流は２倍流れることは、その分だけ急激なサージ電流にさらされることを意味しており、保護トランジスタが破壊され易い。逆に云えば、適度に抵抗を増やすことで、初期電流を低減させ、破壊しにくくすることが出来る（反面、応答性は悪くなる）。
【００３０】
このように、耐性を持たせる必要のあるＰＭＯＳ保護トランジスタ１０２とＮＭＯＳ保護トランジスタ１０３には適度の抵抗を付与し、サージに対する応答性を優先させれば良いＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は抵抗が最小となるようにするのである。
【００３１】
この関係を数式化したものが［ＷP1／ＩP1＋２×ＰＤ１］＞［ＷP2／ＩP2＋２×ＰＤ２］かつ［ＷN1／ＩN1＋２×ＮＤ１］＞［ＷN2／ＩN2＋２×ＮＤ２］である。
【００３２】
以上説明したように、保護トランジスタは、ゲートとコンタクトホールとの距離が短いと、応答性がよくなるが、サージ電流が急激に流れてトランジスタが破竣されやすくなり、一方、ゲートとコンタクトホールの距離を広げると、サージ電流を適度に制限できるが、静電気サージに対する応答性が悪くなる。特に、当該距離を製造プロセス上の最小値を用いると応答性が最大限発揮されることとなる。
【００３３】
従って、第１の実施の形態に係る保護回路では、ＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８におけるコンタクトホール（接続口）１０７ｈ（１０８ｈ）からゲート１０７ｇ（１０８ｇ）までの距離は、ＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３におけるコンタクトホール（接続口）１０２ｈ（１０３ｈ）からゲート１０２ｇ（１０３ｇ）までの距離よりも短くする、即ち、応答性の悪いトランジスタを使用することが不可欠なＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３は、それ自身の破壊耐性をを確保するためにゲートとコンタクトホールとの距離を広くし、もう一方のＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８は応答性をよくするためにゲートとコンタクトホールとの距離を短くする（特に、この距離をプロセス上の最小値させ応答性を最大限に発揮させることが好適である）。入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合、ＰＭＯＳ保護トランジスタ１０２の破壊耐性を良くし、ＰＭＯＳ保護トランジスタ１０７の応答性を良くすることで、保護トランジスタとしての破壊耐性を持たせつつ、インバータ１３０にサージ電流を流す経路の応答性を向上させ、静電気サージが流れきるまでにインバータ１３０の各トランジスタのゲートにサージ電圧が掛からないようにする保護抵抗１０４に掛かるサージ電圧が低下し、インバータ１３０のＰＭＯＳトランジスタ１０５のゲート破壊が防止される。また、同様に、入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、ＮＭＯＳ保護トランジスタ１０３の破壊耐性を良くし、ＮＭＯＳ保護トランジスタ１０８の応答性を良くすることで、インバータ１３０のＮＭＯＳトランジスタ１０６のゲート破壊も防止される。
【００３４】
上述のように、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は、ＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３よりも、コンタクトホール（接続口）からゲートまでの距離を短くし、応答性を良くさせ、特に当該距離に製造プロセス上の最小値を用いて、応答性を最大限に発揮させるようにすることで、この保護抵抗１０４の抵抗値の増大を抑えつつ、インバータ１３０の各トランジスタのゲートの破壊が防止される。また、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８のゲートとをコンタクトホールとの距離に短くする（特に製造プロセス上の最小値を用いる）ことで、保護トランジスタ面積を小さくできる。
【００３５】
尚、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８自身は、仮に破壊されたとしても、出力用電源線１１０と内部用電源線１１１の電位が等しく、出力用接地線１２０と内部用接地線１２１の電位も等しいので電気的な不良とはならない。影響があるとすれば、出力トランジスタのスイッチングノイズによる内部回路の誤動作マージンの減少が考えられるが、静電破壊によって電気的に不良となることに比べれば、その影響は軽微である。
【００３６】
（第２の実施の形態）
図７は、第２の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。図８は、第２の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。図９は、第２の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【００３７】
第２の実施の形態に係る半導体装置の静電破壊防止保護回路では、第１の実施例と共通する部分は説明を省略する。第２の実施の形態は、不純物拡散層の寄生抵抗を下げるためにシリコンと金属の化合物層（以下、サリサイド層と記す）を不純物拡散層の表面に形成する、いわゆるサリサイド構造を採用したトランジスタを用いる形態である。
【００３８】
第２の実施の形態に係る保護回路において、図８に示すように、ＰＭＯＳ保護トランジスタ１０７には、ソース及びドレインとしての不純物拡散層１０７ｓｄ（図８中、不純物拡散層１０７ｓｄは図示しない）におけるゲート１０７ｇとコンタクトホール１０７ｈとの間の全面にサリサイド層７０１を形成し、図９に示すように、ＰＭＯＳ保護トランジスタ１０２には、ソース及びドレインとしての不純物拡散層１０２ｓｄにおけるコンタクトホール１０２ｈ近傍にサリサイド層２０１ａを形成すると共に、ゲート１０２ｇとコンタクトホール１０２ｈとの間にサリサイド層２０１ａを形成しない（Ｐ型不純物拡散層のままの）非サリサイド層形成領域２０１ｂを設ける。また、同様に、図８に示すように、ＮＭＯＳ保護トランジスタ１０８には、ソース及びドレインとしての不純物拡散層１０８ｓｄ（図８中、不純物拡散層１０８ｓｄは図示しない）におけるゲート１０８ｇとコンタクトホール１０８ｈとの間の全面にサリサイド層８０１を形成し、図９に示すように、ＮＭＯＳ保護トランジスタ１０３には、ソース及びドレインとしての不純物拡散層１０３ｓｄにおけるコンタクトホール１０３ｈ近傍にサリサイド層３０１ａを形成すると共に、ゲート１０３ｇとコンタクトホール１０３ｈとの間にサリサイド層３０１ａを形成しない（Ｎ型不純物拡散層のままの）非サリサイド層形成領域３０１ｂを設ける。
【００３９】
通常、ソース及びドレインとしての不純物拡散層おけるゲートとコンタクトホールとの間の全面にサリサイド層を全面に形成すると、サージ電流が急激に流れてトランジスタが破壊され易くなるが、応答性が良くなり、一方、ゲートとコンタクトホールの間に不純物拡散層のままの領域（サリサイド層非形成領域）を設けると、サージ電流を適度に制限できるので、トランジスタ自身の静電破壊耐性は向上するが、静電気サージに対する応答性は悪くなる。
【００４０】
従って、第２の実施の形態の保護回路では、応答性の悪いトランジスタを使用することが不可欠なＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３は、それ自身の破壊耐性をを確保するためにゲートとコンタクトホールの間に不純物拡散層のままの領域（サリサイド層非形成領域）を設け、もう一方のＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８は応答性をよくするためにソース及びドレインとしての不純物拡散層おけるゲートとコンタクトホールとの間の全面にサリサイド層を全面に形成する。第１の実施の形態と同様に、入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合、ＰＭＯＳ保護トランジスタ１０２の破壊耐性を良くし、ＰＭＯＳ保護トランジスタ１０７の応答性を良くすることでインバータ１３０のＰＭＯＳトランジスタ１０５のゲート破壊が防止される。また、同様に、入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、ＮＭＯＳ保護トランジスタ１０３の破壊耐性を良くし、ＮＭＯＳ保護トランジスタ１０８の応答性を良くすることで、インバータ１０３のＮＭＯＳトランジスタ１０６のゲート破壊も防止される。
【００４１】
上述のように、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は、ゲートとコンタクトホールとの間の全面にサリサイド層を形成して静電気サージに対する保護トランジスタの応答性を良くし、一方、ＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３は、ゲートとコンタクトホールの間に不純物拡散層のままの領域（サリサイド層非形成領域）を設け静電気サージに対する破壊耐性を向上させたので、保護抵抗１０４の抵抗値の増大を抑えつつ、インバータ１３０の各トランジスタのゲートの破壊を防止できる。また、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は、ゲートとコンタクトホールとの間に不純物拡散層のまま残す領域をわざわざ設けないので、保護トランジスタ面積を小さくできる。
【００４２】
尚、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８自身は、仮に破壊されたとしても、その影響が軽微であることは第１の実施の形態と同様である。
【００４３】
上記第１から第２の実施の形態は、何れもＣＭＯＳ入出力端子を例に説明したが、ＰＭＯＳまたはＮＭＯＳの一方のトランジスタしか持たない、いわゆるオープンドレイン型の入出力端子にも適用できる。また、出力回路を持たないＣＭＯＳ入力端子やオープンドレイン型入力端子にも適用可能である。また、第１から第２の実施の形態を組合せることもできる。更に、第１から第２の実施の形態の何れも、電源線側だけ、或いは接地線側だけに適用しても良い。
【００４４】
【発明の効果】
以上、本発明によれば、小型で高速動作が可能な半導体装置の静電破壊防止保護回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。
【図２】第１の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。
【図３】第１の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【図４】抵抗体の抵抗値Ｒにおける抵抗幅Ｗと、抵抗長さＬとの関係を説明する概要図である。
【図５】図１に示す静電破壊防止保護回路おいて、ＰＭＯＳ保護トランジスタ１０７，１０２を抵抗ｒ107，ｒ102に置き換え、静電気サージを電圧Ｖ0に充電された容量Ｃからの放電とした等価回路を示す回路図である。
【図６】図５に示す等価回路を流れる電流ｉ1（ｔ）及び電流ｉ2（ｔ）と時間との関係を示すグラフである。
【図７】第２の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。
【図８】第２の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。
【図９】第２の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【図１０】従来の半導体装置の静電破壊防止保護回路（入出力端子の回路図）を示す。
【図１１】従来の改良型半導体装置の静電破壊防止保護回路（入出力端子の回路図）を示す。
【符号の説明】
１０１ 入出力線
１０２、１０３ 保護トランジスタ（他の保護トランジスタ）
１０４ 保護抵抗
１０５、１０６ インバータのトランジスタ
１０７、１０８ 保護トランジスタ（第１、第２の保護トランジスタ）
１１０ 出力用電源線
１１１ 内部用電源線
１２０ 出力用接地線
１２１ 内部用接地線
１３０ インバータ
２０１ａ サリサイド層
２０１ｂ 非サリサイド層形成領域
３０１ａ サリサイド層
３０１ｂ 非サリサイド層形成領域
７０１ サリサイド層
８０１ サリサイド層
【発明の属する技術分野】
この発明は、出力トランジスタ駆動用の専用電源線及び専用接地線と、論理回路用の専用電源線及び接地線とを別々に備えた半導体装置の静電破壊防止保護回路に関するものである。
【０００２】
【従来技術】
近年、半導体集積回路装置（以降、半導体デバイス又はデバイスと記すことがある）では、出力トランジスタを駆動するための電源線（以下、出力用電源線）と、論理回路を動作させるための電源線（以下、内部用電源線）とを分離して用いている。両者を分離せずに用いると、出力トランジスタがオンして大電流が流れたときに、電源線の電圧が降下し、これがそのまま論理回路側の電源線に伝わり、論理回路が正常に動作しなくなる場合があるためである。このような半導体デバイスでは、通常、接地線も出力トランジスタを駆動する接地線（以下、出力用接地線）と、論理回路を動作させるための接地線（以下、内部用接地線）とに分離されている。このようなデバイスでは、静電破壊を起こし易いという問題がある。入出力端子を例に、その理由を説明する。
【０００３】
図１０に、従来の半導体装置の静電破壊防止保護回路（入出力端子の回路図）を示す。入出力線１０１と出力用電源線１１０との間にＰチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＰＭＯＳという）出力トランジスタ１０２が接続され、入出力線１０１と出力用接地線１２０との間にＮチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＮＭＯＳという）出力トランジスタ１０３が接続され、入出力線１０１は保護抵抗１０４を介して、ＰＭＯＳ１０５とＮＭＯＳ１０６で構成されるインバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタのゲートへと接続されている。ＰＭＯＳトランジスタ１０５のソースは内部用電源線１１１に、ＮＭＯＳ１０６のソースは内部用接地線１２１に接続されている。ＰＭＯＳ１０５のドレインとＮＭＯＳ１０６のドレインは短絡されている。このような入出力回路に於いて、入出力線１０１と出力用電源線１１０との間に静電気サージが印加された場合は、ＰＭＯＳ出力トランジスタ１０２が保護トランジスタとして振舞う。即ち、静電サージは出力トランジスタと保護トランジスタとを兼ねるＰＭＯＳ出力トランジスタ１０２介してサージ電流が流れるため、インバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲート（酸化膜）は容易には破壊されない（これ以降、ＰＭＯＳ出力トランジスタをＰＭＯＳ保護トランジスタ１０２と記載する）。保護抵抗１０４は、サージ電流がＰＭＯＳ保護トランジスタ１０２を流れ切るまでの間に、過渡的にインバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートにサージ電圧が掛かるのを防いでいる。入出力線１０１と出力用接地線１２０との間に静電気サージが印加された場合も、ＮＭＯＳ出力トランジスタ１０３を介してサージ電流が流れるため、インバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートは破壊されない。ＮＭＯＳ出力トランジスタ１０３も出力トランジスタと保護トランジスタとを兼ねるため、これ以降、ＮＭＯＳ保護トランジスタ１０３と記載する。
【０００４】
ところが、入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合は、サージ電流を流す経路が無いため、インバータのＰＭＯＳトランジスタ１０５のゲートが容易に破壊されてしまう。入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、同様に、インバータ１３０のＮＭＯＳトランジスタ１０６のゲートが破壊されてしまう。
【０００５】
このような問題を解決するために、図１１に示すような改良型保護回路が用いられている。即ち、出力用電源線１１０と内部用電源線１１１との間にＰＭＯＳ保護トランジスタ１０７を、出力用接地線１２０と内部用接地線１２１との間にＮＭＯＳ保護トランジスタ１０８を配置している。ＰＭＯＳ保護トランジスタ１０７を設置したことによって、入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合にも、サージ電流は、ＰＭＯＳ保護トランジスタ１０２とＰＭＯＳ保護トランジスタ１０７を介して流れるので、インバータ１３０のＰＭＯＳトランジスタ１０５のゲート破壊を防止できるようになる。入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、サージ電流は、ＮＭＯＳ保護トランジスタ１０３とＮＭＯＳ保護トランジスタ１０８を介して流れるので、インバータ１３０のＮＭＯＳトランジスタ１０６のゲート破壊を防止できる。
【０００６】
【発明が解決しようとする課題】
しかし、この方法では、ＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８の静電気サージに対する応答性を確保する必要性から、一般に保護トランジスタ面積が大きくなる。また、この方法では、サージ電流が、ＰＭＯＳ保護トランジスタ１０２とＰＭＯＳ保護トランジスタ１０７、或いはＮＭＯＳ保護トランジスタ１０３とＰＭＯＳ保護トランジスタ１０８のように２つの素子を介して流れるため、サージ電流が２つの素子間を流れ切るまでの間に、インバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートにサージ電圧が掛からないようにする保護抵抗１０４の抵抗値を大きくする必要がある。ＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８が大きくなることは保護素子占有面積が増大するため、パターンレイアウト上の制限が増える、チップコストの上昇を招くなどのデメリットがあり、保護抵抗１０４の抵抗値の増大は高速動作にとってマイナスとなる。
【０００７】
従って、本発明は、このような改良型保護回路において、保護素子面積が増えることと、ゲート保護抵抗値が増えることを工程変更を伴わずに改善し、小型で高速動作が可能な半導体装置の静電破壊防止保護回路を提供することである。
【０００８】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、本発明は、
（１）出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の電源線と内部回路のインバータが接続される第２の電源線との間に第１の保護トランジスタを有し、出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の接地線と内部回路のインバータが接続される第２の接地線との間に第２の保護トランジスタを有する半導体装置の静電破壊防止保護回路において、
当該第１及び第２の保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離が、前記出力トランジスタまたは前記入力端子に設けられた他の前記保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離よりも、短いことを特徴とする半導体装置の静電破壊防止保護回路。
【０００９】
（２）出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の電源線と内部回路のインバータが接続される第２の電源線との間に第１の保護トランジスタを有し、出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の接地線と内部回路のインバータが接続される第２の接地線との間に第２の保護トランジスタを有する半導体装置において、
当該第１及び第２の保護トランジスタは、ソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの間の全面にシリコンと金属との化合物層を形成され、
前記出力トランジスタまたは前記入力端子に設けられた他の前記保護トランジスタは、ソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの間にシリコンと金属の化合物層非形成領域を設けられたことを特徴とする半導体装置の静電破壊防止保護回路。
【００１０】
（３）前記第１及び第２の保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離が、製造プロセス上の最小値である前記（１）または（２）に記載の半導体装置の静電破壊防止保護回路。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１２】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。図２は、第１の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。図３は、第１の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【００１３】
図１に示すように、第１の実施の形態に係る半導体装置の静電破壊防止保護回路は、入出力端子の回路であり、入出力線１０１と出力用電源線１１０（第１の電源線）との間に、出力トランジスタと保護トランジスタとを兼ねるＰチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＰＭＯＳという）保護トランジスタ１０２（他の保護トランジスタ：本明細書では、出力トランジスタとしてよりも、保護トランジスタとしての動作を言及するため、ＰＭＯＳ保護トランジスタ１０２と記載する）が接続され、入出力線１０１と出力用接地線１２０（第１の接地線）との間に、出力トランジスタと保護トランジスタとを兼ねるＮチャンネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下、ＮＭＯＳという）保護トランジスタ１０３（他の保護トランジスタ：本明細書では、出力トランジスタとしてよりも、保護トランジスタとしての動作を言及するため、ＮＭＯＳ保護トランジスタ１０３と記載する）が接続され、入出力線１０１は保護抵抗１０４を介して、ＰＭＯＳトランジスタ１０５とＮＭＯＳトランジスタ１０６で構成されるインバータ１３０のＰＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６のゲートへと接続されている。ＰＭＯＳトランジスタ１０５のソースは内部用電源線１１１（第２の電源線）に、ＮＭＯＳトランジスタ１０６のソースは内部用接地線１２１（第２の接地線）に接続されている。ＰＭＯＳトランジスタ１０５のドレインとＮＭＯＳトランジスタ１０６のドレインは短絡されている。ここで、出力用電源線１１０と内部用電源線１１１の電位は等しく、出力用接地線１２０と内部用接地線１２１の電位も等しい。更に、出力用電源線１１０と内部用電源線１１１との間に、ＰＭＯＳ保護トランジスタ１０７（第１の保護トランジスタ）を設け、出力用接地線１２０と内部用接地線１２１との間に、ＮＭＯＳ保護トランジスタ１０８（第２の保護トランジスタ）を設けている。
【００１４】
第１の実施の形態に係る保護回路において、図２に示すように、ＰＭＯＳ保護トランジスタ１０７におけるソース及びドレインとしての不純物拡散層１０７ｓｄと金属配線とを接続するコンタクトホール（接続口）１０７ｈからゲート１０７ｇまでの距離をＰＤ１とし、ＮＭＯＳ保護トランジスタ１０８におけるソース及びドレインとしての不純物拡散層１０８ｓｄと金属配線とを接続するコンタクトホール（接続口）１０８ｈからゲート１０８ｇまでの距離をＮＤ１とし、一方、図３に示すように、ＰＭＯＳ保護トランジスタ１０２におけるソース及びドレインとしての不純物拡散層１０２ｓｄと金属配線とを接続するコンタクトホール（接続口）１０２ｈからゲート１０２ｇまでの距離をＰＤ２とし、ＮＭＯＳ保護トランジスタ１０３におけるソース及びドレインとしての不純物拡散層１０３ｓｄと金属配線とを接続するコンタクトホール（接続口）１０３ｈからゲート１０３ｇまでの距離をＮＤ２としたとき、ＰＤ２＞ＰＤ１、且つＮＤ２＞ＮＤ２の関係を満たすように各トランジスタを形成する。
【００１５】
特に、このような関係を満たすためには、ＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８におけるソース及びドレインとしての不純物拡散層１０７ｓｄ（１０８ｓｄ）と金属配線とを接続するコンタクトホール（接続口）１０７ｈ（１０８ｈ）からゲート１０７ｇ（１０８ｇ）までの距離は、製造プロセス上の最小値で形成させることが好適である。
【００１６】
ここで、製造プロセス上の最小値とは、ゲート（電極）とコンタクトホールとを離間させて形成できる最小値のことで、ゲート（電極）形成用マスク及びコンタクトホール形成用マスクの合わせ余裕と、それぞれのマスクに描画された図形と、シリコンウエハ上に転写され実際に形成されるパターンと、の寸法差（マスク変換差）から決定される。この値は、製造プロセスごとに異なり、加工寸法が小さい（微細化が進んだ）プロセスになる程、小さくできる。
【００１７】
また、このような保護回路において、図２に示すように、ＰＭＯＳ保護トランジスタ１０７におけるゲート１０７ｇ幅をｌP1、ソース及びドレインとしての不純物拡散層１０７ｓｄ領域の長さ（ゲートに沿った長さ）をＷP1とし、ＮＭＯＳ保護トランジスタ１０８におけるゲート１０８ｇ幅をｌN1、ソース及びドレインとしての不純物拡散層１０８ｓｄ領域の長さ（ゲートに沿った長さ）ＷN1とし、、一方、図３に示すように、ＰＭＯＳ保護トランジスタ１０２におけるゲート１０２ｇ幅をｌP2、ソース及びドレインとしての不純物拡散層１０２ｓｄ領域の長さ（ゲートに沿った長さ）をＷP2とし、ＮＭＯＳ保護トランジスタ１０３におけるゲート１０３ｇ幅をｌN2、ソース及びドレインとしての不純物拡散層１０３ｓｄ領域の長さ（ゲートに沿った長さ）をＷN2としたとき、［ＷP1／（ｌP1＋２×ＰＤ１）］＞［ＷP2／（ｌP2＋２×ＰＤ２）］、且つ［ＷN1／（ｌN1＋２×ＮＤ１）］＞［ＷN2／（ｌN2＋２×ＮＤ２）］を満たすように各トランジスタを形成することが好適である。
【００１８】
ここで、［ＷP1／（ｌP1＋２×ＰＤ１）］はＰＭＯＳ保護トランジスタ１０７が静電気サージを流す時の流れ易さを表している。［ＷP2／（ｌP2＋２×ＰＤ２）］がＰＭＯＳ保護トランジスタ１０２、［ＷN1／（ｌN1＋２×ＮＤ１）］がＮＭＯＳ保護トランジスタ１０８、［ＷN2／（ｌN2＋２×ＮＤ２）］がＮＭＯＳ保護トランジスタ１０３の静電気サージの流れ易さをそれぞれ表している。［ＷP1／（ｌP1＋２×ＰＤ１）］をｒ107、［ＷP2／（ｌP2＋２×ＰＤ２）］をｒ102、［ＷN1／（ｌN1＋２×ＮＤ１）］がｒ108、［ＷN2／（ｌN2＋２×ＮＤ２）］をｒ103として、その理由を以下説明する。
【００１９】
図４に示すように、一般に、抵抗体の抵抗値Ｒは、式Ｒ＝Ａ×（Ｗ／Ｌ）［Ａは係数］で表され、抵抗幅Ｗに比例し、抵抗長さＬに反比例する。ＰＭＯＳ保護トランジスタ１０７，１０２、及びＮＭＯＳ保護トランジスタ１０８，１０３が静電気サージを流す時にも抵抗として振る舞う。保護トランジスタを抵抗として扱う際に、抵抗幅Ｗに相当するのが、それぞれ図２〜図３に於けるＷP1，ＷP2，ＷN1，ＷN2であり、抵抗長さＬに相当するのが図２〜図３に於ける、［ＩP1＋２×ＰＤ１］，［ＩP2＋２×ＰＤ２］，［ＩN1＋２×ＮＤ１］，［ＩN2＋２×ＮＤ２］である。従って、ＰＭＯＳ保護トランジスタ１０７の静電気サージの流し易さを、ｒ107＝ＷP1／［ＩP1＋２×ＰＤ１］、以下同様にｒ102＝ＷP2／［ＩP2＋２×ＰＤ２］，ｒ108＝ＷN1／［ＩN1＋２×ＮＤ１］，ｒ103＝ＷN2／［ＩN2＋２×ＮＤ２］と表すことができる。
【００２０】
次に、保護トランジスタを抵抗体に置き換えた時の静電気サージの流れ易さ、即ち、静電気サージへの応答性と抵抗値との関係について説明する。
図５に、図１に示す静電破壊防止保護回路おいて、ＰＭＯＳ保護トランジスタ１０７，１０２を抵抗ｒ107，ｒ102に置き換え、静電気サージを電圧Ｖ0に充電された容量Ｃからの放電とした等価回路を示す。スイッチを閉じた後に回路を流れる電流値は、時間の関数として下記式（１）で表される。
【００２１】
【数１】
上記式（１）を、（ア）ｒ107がｒ102と等しい場合、（イ）ｒ107がｒ102より十分に小さい場合の２つのケースについて考える。
【００２３】
（ア）の時、ｒ107＝ｒ102＝Ｒと置くと式（１）は下記式（１，ａ）と表せる。
【００２４】
【数２】
（イ）の時、ｒ107≪ｒ102なのでｒ107＋ｒ102＝Ｒと近似できるので、式（１）は下記式（１，ｂ）と表せる。
【００２６】
【数３】
（ア）の時、回路を流れる電流ｉ1（ｔ）と（イ）の時に回路を流れる電流ｉ2（ｔ）を時間を横軸にとってグラフ化すると図６の様になる。
【００２８】
図６に示すように、ｉ2はｉ1に比べて初期電流値は２倍流れるが、その後の減衰時間が短い。このことは、ｒ107を小さくすることで、サージ電流が回路を流れている時間を短く、即ち、サージに対する応答性が良くなることを表している。ゲートとコンタクトホールとの距離を短くすることは［２×ＰＤ１］，［２×ＮＤ１］を小さくすることに相当するのでｒ107及びｒ108を下げることになる。
【００２９】
ｉ2はｉ1に比べて初期電流は２倍流れることは、その分だけ急激なサージ電流にさらされることを意味しており、保護トランジスタが破壊され易い。逆に云えば、適度に抵抗を増やすことで、初期電流を低減させ、破壊しにくくすることが出来る（反面、応答性は悪くなる）。
【００３０】
このように、耐性を持たせる必要のあるＰＭＯＳ保護トランジスタ１０２とＮＭＯＳ保護トランジスタ１０３には適度の抵抗を付与し、サージに対する応答性を優先させれば良いＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は抵抗が最小となるようにするのである。
【００３１】
この関係を数式化したものが［ＷP1／ＩP1＋２×ＰＤ１］＞［ＷP2／ＩP2＋２×ＰＤ２］かつ［ＷN1／ＩN1＋２×ＮＤ１］＞［ＷN2／ＩN2＋２×ＮＤ２］である。
【００３２】
以上説明したように、保護トランジスタは、ゲートとコンタクトホールとの距離が短いと、応答性がよくなるが、サージ電流が急激に流れてトランジスタが破竣されやすくなり、一方、ゲートとコンタクトホールの距離を広げると、サージ電流を適度に制限できるが、静電気サージに対する応答性が悪くなる。特に、当該距離を製造プロセス上の最小値を用いると応答性が最大限発揮されることとなる。
【００３３】
従って、第１の実施の形態に係る保護回路では、ＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８におけるコンタクトホール（接続口）１０７ｈ（１０８ｈ）からゲート１０７ｇ（１０８ｇ）までの距離は、ＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３におけるコンタクトホール（接続口）１０２ｈ（１０３ｈ）からゲート１０２ｇ（１０３ｇ）までの距離よりも短くする、即ち、応答性の悪いトランジスタを使用することが不可欠なＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３は、それ自身の破壊耐性をを確保するためにゲートとコンタクトホールとの距離を広くし、もう一方のＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８は応答性をよくするためにゲートとコンタクトホールとの距離を短くする（特に、この距離をプロセス上の最小値させ応答性を最大限に発揮させることが好適である）。入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合、ＰＭＯＳ保護トランジスタ１０２の破壊耐性を良くし、ＰＭＯＳ保護トランジスタ１０７の応答性を良くすることで、保護トランジスタとしての破壊耐性を持たせつつ、インバータ１３０にサージ電流を流す経路の応答性を向上させ、静電気サージが流れきるまでにインバータ１３０の各トランジスタのゲートにサージ電圧が掛からないようにする保護抵抗１０４に掛かるサージ電圧が低下し、インバータ１３０のＰＭＯＳトランジスタ１０５のゲート破壊が防止される。また、同様に、入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、ＮＭＯＳ保護トランジスタ１０３の破壊耐性を良くし、ＮＭＯＳ保護トランジスタ１０８の応答性を良くすることで、インバータ１３０のＮＭＯＳトランジスタ１０６のゲート破壊も防止される。
【００３４】
上述のように、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は、ＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３よりも、コンタクトホール（接続口）からゲートまでの距離を短くし、応答性を良くさせ、特に当該距離に製造プロセス上の最小値を用いて、応答性を最大限に発揮させるようにすることで、この保護抵抗１０４の抵抗値の増大を抑えつつ、インバータ１３０の各トランジスタのゲートの破壊が防止される。また、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８のゲートとをコンタクトホールとの距離に短くする（特に製造プロセス上の最小値を用いる）ことで、保護トランジスタ面積を小さくできる。
【００３５】
尚、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８自身は、仮に破壊されたとしても、出力用電源線１１０と内部用電源線１１１の電位が等しく、出力用接地線１２０と内部用接地線１２１の電位も等しいので電気的な不良とはならない。影響があるとすれば、出力トランジスタのスイッチングノイズによる内部回路の誤動作マージンの減少が考えられるが、静電破壊によって電気的に不良となることに比べれば、その影響は軽微である。
【００３６】
（第２の実施の形態）
図７は、第２の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。図８は、第２の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。図９は、第２の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【００３７】
第２の実施の形態に係る半導体装置の静電破壊防止保護回路では、第１の実施例と共通する部分は説明を省略する。第２の実施の形態は、不純物拡散層の寄生抵抗を下げるためにシリコンと金属の化合物層（以下、サリサイド層と記す）を不純物拡散層の表面に形成する、いわゆるサリサイド構造を採用したトランジスタを用いる形態である。
【００３８】
第２の実施の形態に係る保護回路において、図８に示すように、ＰＭＯＳ保護トランジスタ１０７には、ソース及びドレインとしての不純物拡散層１０７ｓｄ（図８中、不純物拡散層１０７ｓｄは図示しない）におけるゲート１０７ｇとコンタクトホール１０７ｈとの間の全面にサリサイド層７０１を形成し、図９に示すように、ＰＭＯＳ保護トランジスタ１０２には、ソース及びドレインとしての不純物拡散層１０２ｓｄにおけるコンタクトホール１０２ｈ近傍にサリサイド層２０１ａを形成すると共に、ゲート１０２ｇとコンタクトホール１０２ｈとの間にサリサイド層２０１ａを形成しない（Ｐ型不純物拡散層のままの）非サリサイド層形成領域２０１ｂを設ける。また、同様に、図８に示すように、ＮＭＯＳ保護トランジスタ１０８には、ソース及びドレインとしての不純物拡散層１０８ｓｄ（図８中、不純物拡散層１０８ｓｄは図示しない）におけるゲート１０８ｇとコンタクトホール１０８ｈとの間の全面にサリサイド層８０１を形成し、図９に示すように、ＮＭＯＳ保護トランジスタ１０３には、ソース及びドレインとしての不純物拡散層１０３ｓｄにおけるコンタクトホール１０３ｈ近傍にサリサイド層３０１ａを形成すると共に、ゲート１０３ｇとコンタクトホール１０３ｈとの間にサリサイド層３０１ａを形成しない（Ｎ型不純物拡散層のままの）非サリサイド層形成領域３０１ｂを設ける。
【００３９】
通常、ソース及びドレインとしての不純物拡散層おけるゲートとコンタクトホールとの間の全面にサリサイド層を全面に形成すると、サージ電流が急激に流れてトランジスタが破壊され易くなるが、応答性が良くなり、一方、ゲートとコンタクトホールの間に不純物拡散層のままの領域（サリサイド層非形成領域）を設けると、サージ電流を適度に制限できるので、トランジスタ自身の静電破壊耐性は向上するが、静電気サージに対する応答性は悪くなる。
【００４０】
従って、第２の実施の形態の保護回路では、応答性の悪いトランジスタを使用することが不可欠なＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３は、それ自身の破壊耐性をを確保するためにゲートとコンタクトホールの間に不純物拡散層のままの領域（サリサイド層非形成領域）を設け、もう一方のＰＭＯＳ保護トランジスタ１０７及びＮＭＯＳ保護トランジスタ１０８は応答性をよくするためにソース及びドレインとしての不純物拡散層おけるゲートとコンタクトホールとの間の全面にサリサイド層を全面に形成する。第１の実施の形態と同様に、入出力線１０１と内部用電源線１１１との間に静電気サージが印加された場合、ＰＭＯＳ保護トランジスタ１０２の破壊耐性を良くし、ＰＭＯＳ保護トランジスタ１０７の応答性を良くすることでインバータ１３０のＰＭＯＳトランジスタ１０５のゲート破壊が防止される。また、同様に、入出力線１０１と内部用接地線１２１との間に静電気サージが印加された場合も、ＮＭＯＳ保護トランジスタ１０３の破壊耐性を良くし、ＮＭＯＳ保護トランジスタ１０８の応答性を良くすることで、インバータ１０３のＮＭＯＳトランジスタ１０６のゲート破壊も防止される。
【００４１】
上述のように、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は、ゲートとコンタクトホールとの間の全面にサリサイド層を形成して静電気サージに対する保護トランジスタの応答性を良くし、一方、ＰＭＯＳ保護トランジスタ１０２及びＮＭＯＳ保護トランジスタ１０３は、ゲートとコンタクトホールの間に不純物拡散層のままの領域（サリサイド層非形成領域）を設け静電気サージに対する破壊耐性を向上させたので、保護抵抗１０４の抵抗値の増大を抑えつつ、インバータ１３０の各トランジスタのゲートの破壊を防止できる。また、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８は、ゲートとコンタクトホールとの間に不純物拡散層のまま残す領域をわざわざ設けないので、保護トランジスタ面積を小さくできる。
【００４２】
尚、ＰＭＯＳ保護トランジスタ１０７とＮＭＯＳ保護トランジスタ１０８自身は、仮に破壊されたとしても、その影響が軽微であることは第１の実施の形態と同様である。
【００４３】
上記第１から第２の実施の形態は、何れもＣＭＯＳ入出力端子を例に説明したが、ＰＭＯＳまたはＮＭＯＳの一方のトランジスタしか持たない、いわゆるオープンドレイン型の入出力端子にも適用できる。また、出力回路を持たないＣＭＯＳ入力端子やオープンドレイン型入力端子にも適用可能である。また、第１から第２の実施の形態を組合せることもできる。更に、第１から第２の実施の形態の何れも、電源線側だけ、或いは接地線側だけに適用しても良い。
【００４４】
【発明の効果】
以上、本発明によれば、小型で高速動作が可能な半導体装置の静電破壊防止保護回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。
【図２】第１の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。
【図３】第１の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【図４】抵抗体の抵抗値Ｒにおける抵抗幅Ｗと、抵抗長さＬとの関係を説明する概要図である。
【図５】図１に示す静電破壊防止保護回路おいて、ＰＭＯＳ保護トランジスタ１０７，１０２を抵抗ｒ107，ｒ102に置き換え、静電気サージを電圧Ｖ0に充電された容量Ｃからの放電とした等価回路を示す回路図である。
【図６】図５に示す等価回路を流れる電流ｉ1（ｔ）及び電流ｉ2（ｔ）と時間との関係を示すグラフである。
【図７】第２の実施の形態に係る半導体装置の静電破壊防止保護回路を示す回路図である。
【図８】第２の実施の形態に係る半導体装置の静電破壊防止保護回路における保護トランジスタを示す平面図である。
【図９】第２の実施の形態に係る半導体装置の静電破壊防止保護回路における他の保護トランジスタを示す平面図である。
【図１０】従来の半導体装置の静電破壊防止保護回路（入出力端子の回路図）を示す。
【図１１】従来の改良型半導体装置の静電破壊防止保護回路（入出力端子の回路図）を示す。
【符号の説明】
１０１ 入出力線
１０２、１０３ 保護トランジスタ（他の保護トランジスタ）
１０４ 保護抵抗
１０５、１０６ インバータのトランジスタ
１０７、１０８ 保護トランジスタ（第１、第２の保護トランジスタ）
１１０ 出力用電源線
１１１ 内部用電源線
１２０ 出力用接地線
１２１ 内部用接地線
１３０ インバータ
２０１ａ サリサイド層
２０１ｂ 非サリサイド層形成領域
３０１ａ サリサイド層
３０１ｂ 非サリサイド層形成領域
７０１ サリサイド層
８０１ サリサイド層
Claims (3)
- 出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の電源線と内部回路のインバータが接続される第２の電源線との間に第１の保護トランジスタを有し、出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の接地線と内部回路のインバータが接続される第２の接地線との間に第２の保護トランジスタを有する半導体装置の静電破壊防止保護回路において、
当該第１及び第２の保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離が、前記出力トランジスタまたは前記入力端子に設けられた他の前記保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離よりも、短いことを特徴とする半導体装置の静電破壊防止保護回路。 - 出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の電源線と内部回路のインバータが接続される第２の電源線との間に第１の保護トランジスタを有し、出力トランジスタまたは入力端子に設けられた保護トランジスタが接続される第１の接地線と内部回路のインバータが接続される第２の接地線との間に第２の保護トランジスタを有する半導体装置において、
当該第１及び第２の保護トランジスタは、ソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの間の全面にシリコンと金属との化合物層を形成され、
前記出力トランジスタまたは前記入力端子に設けられた他の前記保護トランジスタは、ソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの間にシリコンと金属の化合物層非形成領域を設けられたことを特徴とする半導体装置の静電破壊防止保護回路。 - 前記第１及び第２の保護トランジスタにおけるソース及びドレインとしての不純物拡散層と金属配線とを接続するコンタクトホールからゲートまでの距離が、製造プロセス上の最小値である請求項１または２に記載の半導体装置の静電破壊防止保護回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153503A JP3607262B2 (ja) | 2002-05-28 | 2002-05-28 | 半導体装置の静電破壊防止保護回路 |
| US10/407,463 US7352031B2 (en) | 2002-05-28 | 2003-04-07 | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153503A JP3607262B2 (ja) | 2002-05-28 | 2002-05-28 | 半導体装置の静電破壊防止保護回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004030084A Division JP2004172634A (ja) | 2004-02-06 | 2004-02-06 | 半導体装置の静電破壊防止保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347411A JP2003347411A (ja) | 2003-12-05 |
| JP3607262B2 true JP3607262B2 (ja) | 2005-01-05 |
Family
ID=29561302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002153503A Expired - Fee Related JP3607262B2 (ja) | 2002-05-28 | 2002-05-28 | 半導体装置の静電破壊防止保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7352031B2 (ja) |
| JP (1) | JP3607262B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024886A (ja) * | 2004-06-07 | 2006-01-26 | Renesas Technology Corp | 半導体集積回路装置 |
| US7518192B2 (en) * | 2004-11-10 | 2009-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetrical layout structure for ESD protection |
| CN109101699B (zh) * | 2018-07-19 | 2022-12-20 | 北京顿思集成电路设计有限责任公司 | 半导体器件的评估方法 |
| CN109063289B (zh) * | 2018-07-19 | 2022-12-30 | 北京顿思集成电路设计有限责任公司 | 半导体器件的评估方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014460A (ja) | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH0228362A (ja) | 1988-06-10 | 1990-01-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JP2773220B2 (ja) | 1989-04-13 | 1998-07-09 | セイコーエプソン株式会社 | 半導体装置 |
| JPH0374870A (ja) | 1989-08-16 | 1991-03-29 | Matsushita Electron Corp | 半導体装置 |
| JPH04111350A (ja) | 1990-08-31 | 1992-04-13 | Toshiba Corp | 半導体装置 |
| JPH04257256A (ja) | 1991-02-12 | 1992-09-11 | Fujitsu Ltd | 半導体集積回路装置 |
| US5744839A (en) * | 1996-06-11 | 1998-04-28 | Micron Technology, Inc. | ESD protection using selective siliciding techniques |
| JPH10125802A (ja) | 1996-10-16 | 1998-05-15 | Sanken Electric Co Ltd | 保護素子を含む半導体回路装置 |
| JP3993927B2 (ja) * | 1997-12-22 | 2007-10-17 | 沖電気工業株式会社 | 静電破壊保護回路 |
-
2002
- 2002-05-28 JP JP2002153503A patent/JP3607262B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-07 US US10/407,463 patent/US7352031B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7352031B2 (en) | 2008-04-01 |
| US20030223165A1 (en) | 2003-12-04 |
| JP2003347411A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515337B1 (en) | Input protection circuit connected to projection circuit power source potential line | |
| US7705404B2 (en) | Electrostatic discharge protection device and layout thereof | |
| US7242062B2 (en) | Semiconductor apparatus with improved ESD withstanding voltage | |
| US20080173899A1 (en) | Semiconductor device | |
| JP2007042718A (ja) | 半導体装置 | |
| JPH10200051A (ja) | 半導体集積回路 | |
| JP2002141421A (ja) | 半導体集積回路装置 | |
| TW425547B (en) | Semiconductor integrated circuit | |
| JP3607262B2 (ja) | 半導体装置の静電破壊防止保護回路 | |
| KR100297151B1 (ko) | 반도체집적회로 | |
| US6236073B1 (en) | Electrostatic discharge device | |
| US6046480A (en) | Protection circuit for semiconductor devices | |
| JP2005268379A (ja) | 低容量ｅｓｄ保護回路 | |
| JP2002141467A (ja) | 半導体装置 | |
| JP2602974B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP3495031B2 (ja) | 半導体装置の静電破壊防止保護回路 | |
| JPH11145454A (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| JP2004172634A (ja) | 半導体装置の静電破壊防止保護回路 | |
| KR100638455B1 (ko) | 고전압 소자용 ｅｓｄ 보호회로 및 이를 구비한 반도체 소자 | |
| US20030197997A1 (en) | Electro-static discharge protection device for integrated circuit inputs | |
| JPH05291511A (ja) | 半導体集積回路 | |
| JP2005005333A (ja) | 半導体集積回路 | |
| JPH05235344A (ja) | 半導体集積回路装置 | |
| JP2002076271A (ja) | 半導体集積回路 | |
| JP4025114B2 (ja) | 半導体集積回路及びｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |