JPH0374870A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0374870A JPH0374870A JP21094589A JP21094589A JPH0374870A JP H0374870 A JPH0374870 A JP H0374870A JP 21094589 A JP21094589 A JP 21094589A JP 21094589 A JP21094589 A JP 21094589A JP H0374870 A JPH0374870 A JP H0374870A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- voltage
- gate length
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は静電気などに対する電源端子の保護回路を備え
た半導体集積回路に関するものである。
た半導体集積回路に関するものである。
従来の技術
近年、半導体装置の高集積化、大容量化が進展し、素子
の微細化が進む中、入力端子や電源端子の静電破壊耐圧
を維持することが困難となってきた。特に、電源端子に
ついては入力端子で静電保護として通常用いられている
保護抵抗を使用することが困難であるなどの理由により
、従来がら電源端子保護のための有効な手段が望まれて
いた。
の微細化が進む中、入力端子や電源端子の静電破壊耐圧
を維持することが困難となってきた。特に、電源端子に
ついては入力端子で静電保護として通常用いられている
保護抵抗を使用することが困難であるなどの理由により
、従来がら電源端子保護のための有効な手段が望まれて
いた。
以下、図面を参照しながら、従来の電源端子保護用半導
体装置について説明する。
体装置について説明する。
第２図（ａ）は従来の半導体装置とその回路結線図、第
２図（ｂ）は従来の半導体装置の断面を模式的に示した
断面図である。第２図（ａ） （ｂ）において、１は正
電位の電源を供給する電源端子、２は接地電位を供給す
る接地端子、３は電源配線、４は接地配線、１１は電源
保護回路、６は機能回路、１１１は厚膜トランジスタ、
６１．６２は機能回路を構成する薄膜トランジスタ、７
はソース電極及びドレイン電極の拡散領域、８ａ、８ｂ
及び１２はゲート電極、９は薄い絶縁膜、１３は厚い絶
縁膜、１０は半導体基板であり、トランジスタ６２はト
ランジスタ６１より長いゲート長を有している。
２図（ｂ）は従来の半導体装置の断面を模式的に示した
断面図である。第２図（ａ） （ｂ）において、１は正
電位の電源を供給する電源端子、２は接地電位を供給す
る接地端子、３は電源配線、４は接地配線、１１は電源
保護回路、６は機能回路、１１１は厚膜トランジスタ、
６１．６２は機能回路を構成する薄膜トランジスタ、７
はソース電極及びドレイン電極の拡散領域、８ａ、８ｂ
及び１２はゲート電極、９は薄い絶縁膜、１３は厚い絶
縁膜、１０は半導体基板であり、トランジスタ６２はト
ランジスタ６１より長いゲート長を有している。
また、厚膜トランジスタ１１１のしきい値電圧は薄膜ト
ランジスタ６１のドレイン電極降伏電圧よりも低電圧に
設計しである。
ランジスタ６１のドレイン電極降伏電圧よりも低電圧に
設計しである。
っぎに、このように構成された半導体装置について、そ
の動作を説明する。
の動作を説明する。
電源端子１に高電圧が印加されたとき、電源保護回路を
構成するトランジスタ１１１は機能回路中のトランジス
タ６１のドレイン電極降伏電圧より低い電圧で導通する
。
構成するトランジスタ１１１は機能回路中のトランジス
タ６１のドレイン電極降伏電圧より低い電圧で導通する
。
したがって、トランジスタ６１の降伏電圧以上の高電圧
が電源端子１に印加されたときにもトランジスタ１１１
を電流が流れることによりトランジスタ６１を降伏によ
るＰＮ接合の熱破壊などから保護することができる。
が電源端子１に印加されたときにもトランジスタ１１１
を電流が流れることによりトランジスタ６１を降伏によ
るＰＮ接合の熱破壊などから保護することができる。
発明が解決しようとする課題
通常は厚膜トランジスタのしきい値電圧を同一基板上の
機能回路の耐圧より低く設計し、電源に通電圧が印加さ
れたときにも電源電圧を機能回路の耐圧以下に抑える働
きをするが、製造プロセスの変動により同一基板上の機
能回路の耐圧が厚膜トランジスタのしきい値電圧より低
くなることがあり、厚膜トランジスタが電源保護回路と
して機能しないことがあった。また、正の過電圧を吸収
することはできても、負の過電圧は吸収できないことが
あるなどの課題があった。
機能回路の耐圧より低く設計し、電源に通電圧が印加さ
れたときにも電源電圧を機能回路の耐圧以下に抑える働
きをするが、製造プロセスの変動により同一基板上の機
能回路の耐圧が厚膜トランジスタのしきい値電圧より低
くなることがあり、厚膜トランジスタが電源保護回路と
して機能しないことがあった。また、正の過電圧を吸収
することはできても、負の過電圧は吸収できないことが
あるなどの課題があった。
本発明の目的は上記従来の課題を解決するもので、電源
に静電気など過電圧が印加されても破壊しにくい構造の
半導体装置を提供することにある。
に静電気など過電圧が印加されても破壊しにくい構造の
半導体装置を提供することにある。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は、ド
レイン電極及びソース電極を電源電位及び接地電位に接
続しゲート電極を前記電源電位または前記接地電位に接
続したトランジスタのゲート長を同電源に接続された他
の機能回路中のトランジスタの最小のゲート長と同一ま
たはそれ以下とした構造を有している。
レイン電極及びソース電極を電源電位及び接地電位に接
続しゲート電極を前記電源電位または前記接地電位に接
続したトランジスタのゲート長を同電源に接続された他
の機能回路中のトランジスタの最小のゲート長と同一ま
たはそれ以下とした構造を有している。
作用
この構成により、製造プロセスの変動により同一基板上
の機能回路の耐圧が低くなっても、電源保護回路中の最
小のゲート長を有するトランジスタの耐圧も同様に下が
るため、電源への過電圧を吸収することができる。また
、負の過電圧についても同様に製造プロセスの変動が生
じても、同一基板上の機能回路と同等以上の電圧で電源
保護回路中の最小のゲート長を有するトランジスタが導
通し、過電圧を吸収することができる。
の機能回路の耐圧が低くなっても、電源保護回路中の最
小のゲート長を有するトランジスタの耐圧も同様に下が
るため、電源への過電圧を吸収することができる。また
、負の過電圧についても同様に製造プロセスの変動が生
じても、同一基板上の機能回路と同等以上の電圧で電源
保護回路中の最小のゲート長を有するトランジスタが導
通し、過電圧を吸収することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図（ａ）は本発明の一実施例の半導体装置を使用し
た電源保護手段の回路図であり、第１図（ｂ）は本発明
の一実施例半導体装置を模式的に示した断面図である。
た電源保護手段の回路図であり、第１図（ｂ）は本発明
の一実施例半導体装置を模式的に示した断面図である。
第１図（ａ） （ｂ）において、１は正電位の電源を供
給する電源端子、２は接地端子、３は電源配線、４は接
地配線、５は電源保護回路、６は機能回路、５１ａ、５
１ｂ、５１ｃ、５１ｄ、６１゜６２は薄膜トランジスタ
、７はソース電極及びドレイン電極の拡散領域、８ａ、
８ｂはゲート電極、９は薄い絶縁膜、１０は半導体基板
である。
給する電源端子、２は接地端子、３は電源配線、４は接
地配線、５は電源保護回路、６は機能回路、５１ａ、５
１ｂ、５１ｃ、５１ｄ、６１゜６２は薄膜トランジスタ
、７はソース電極及びドレイン電極の拡散領域、８ａ、
８ｂはゲート電極、９は薄い絶縁膜、１０は半導体基板
である。
トランジスタ６２はトランジスタ６１より長いゲート長
を有し、トランジスタ５１ａ、５１ｂ、５１ｃ。
を有し、トランジスタ５１ａ、５１ｂ、５１ｃ。
５１ｄはトランジスタ６１と同一のゲート長を有してい
る。また、トランジスタ５１ ａ ＋ ５ ｌ ｂ ＋
５１ｃ、５１ｄの総ゲート幅をトランジスタ６１のゲー
ト幅より十分大きくしである。
る。また、トランジスタ５１ ａ ＋ ５ ｌ ｂ ＋
５１ｃ、５１ｄの総ゲート幅をトランジスタ６１のゲー
ト幅より十分大きくしである。
次に、このように構成された半導体装置について、その
動作を示す。
動作を示す。
電源端子１に高電圧が印加されたとき、機能回路中のト
ランジスタ６１は、電源保護回路を構成するトランジス
タ５１ａ、５１ｂ、５１ｃ、５１ｄとほぼ同一の電圧で
降伏するが、降伏電流の大部分はゲート幅の大きなトラ
ンジスタ５１ａ、５１ｂ。
ランジスタ６１は、電源保護回路を構成するトランジス
タ５１ａ、５１ｂ、５１ｃ、５１ｄとほぼ同一の電圧で
降伏するが、降伏電流の大部分はゲート幅の大きなトラ
ンジスタ５１ａ、５１ｂ。
５１ｃ、５１ｄに流れ込む。すなわち、電源端子１に静
電気などの過電圧が印加されたとき、ゲート幅の大きな
トランジスタ５１ａ、５１ｂ、５１ｃ。
電気などの過電圧が印加されたとき、ゲート幅の大きな
トランジスタ５１ａ、５１ｂ、５１ｃ。
５１ｄの大面積のドレイン電極に一様に降伏電流が流れ
るため、ＰＮ接合の熱破壊などを防ぐことができる。
るため、ＰＮ接合の熱破壊などを防ぐことができる。
また、製造プロセスの変動によりトランジスタ６１の耐
圧が低くなっても、トランジスタ５１ａ。
圧が低くなっても、トランジスタ５１ａ。
５１ｂ、５１ｃ、５１ｄの耐圧も同様に下がるため、電
源への過電圧を吸収することができる。また、負の過電
圧についても同様に、製造プロセスの変動が生じても、
トランジスタ５１ａ、５１ｂ。
源への過電圧を吸収することができる。また、負の過電
圧についても同様に、製造プロセスの変動が生じても、
トランジスタ５１ａ、５１ｂ。
５１ｃ、５１ｄにより過電圧を吸収することができる。
以上のように、本実施例によれば、電源保護回路中に最
小のゲート長を有するトランジスタを備えたため、製造
プロセスの変動により同一基板上の機能回路の耐圧が低
くなっても、電源保護回路中の最小ゲート長を有するト
ランジスタの耐圧も同様に下がるため、電源への過電圧
を吸収することができる。また、負の過電圧についても
同様に、製造プロセスの変動が生じても、同一基板上の
機能回路と同等以上の電圧で電源保護回路中の最小のゲ
ート長を有するトランジスタが導通するため優れた電源
保護回路が得られる。
小のゲート長を有するトランジスタを備えたため、製造
プロセスの変動により同一基板上の機能回路の耐圧が低
くなっても、電源保護回路中の最小ゲート長を有するト
ランジスタの耐圧も同様に下がるため、電源への過電圧
を吸収することができる。また、負の過電圧についても
同様に、製造プロセスの変動が生じても、同一基板上の
機能回路と同等以上の電圧で電源保護回路中の最小のゲ
ート長を有するトランジスタが導通するため優れた電源
保護回路が得られる。
なお、本実施例では、電源保護回路に、同一基板上の機
能回路の最小のトランジスタと同一のゲート長を有する
トランジスタを備えたが、機能回路中の最小のトランジ
スタよりさらに小さいゲート長を有するトランジスタを
保護回路中に備えても同様の効果が得られる。
能回路の最小のトランジスタと同一のゲート長を有する
トランジスタを備えたが、機能回路中の最小のトランジ
スタよりさらに小さいゲート長を有するトランジスタを
保護回路中に備えても同様の効果が得られる。
また、電源保護回路中のトランジスタ５１ａ。
５１ｂ、５１ｃ、５１ｄのドレイン電極部のコンタクト
窓からゲート電極までの距離を長くするなどの方策でド
レイン電極に実効的な抵抗を挿入するとトランジスタ５
１ａ、５１ｂ、５１ｃ、５１ｄが破壊しにくくなり、さ
らに優れた電源保護回路が得られる。
窓からゲート電極までの距離を長くするなどの方策でド
レイン電極に実効的な抵抗を挿入するとトランジスタ５
１ａ、５１ｂ、５１ｃ、５１ｄが破壊しにくくなり、さ
らに優れた電源保護回路が得られる。
また、本実施例では、電源保護回路中のトランジスタを
最小のゲート長を有するｎＭＯ８トランジスタのみで構
成したが、いくつかのゲート長を有するトランジスタで
構成してもよいし、電源機能を反転させてｐＭＯ８ｈラ
ンジスタを用いてもよい。また、従来例で示した厚膜ト
ランジスタなどと組み合わせて用いてもよいことは言う
までもない。
最小のゲート長を有するｎＭＯ８トランジスタのみで構
成したが、いくつかのゲート長を有するトランジスタで
構成してもよいし、電源機能を反転させてｐＭＯ８ｈラ
ンジスタを用いてもよい。また、従来例で示した厚膜ト
ランジスタなどと組み合わせて用いてもよいことは言う
までもない。
発明の効果
本発明は同一基板上の機能トランジスタの最小のゲート
長と同一またはそれ以下のゲート長を有するトランジス
タを電源保護回路中に備えたため、製造プロセスの変動
により同一基板上の機能回路の耐圧が低くなっても、電
源保護回路中の最小のゲート長を有するトランジスタの
耐圧も同様に下がるため、電源への過電圧を吸収するこ
とができる。また、負の過電圧についても同様に、製造
プロセスの変動が生じても、同一基板上の機能回路と同
等以上の電圧で電源保護回路中の最小のゲート長を有す
るトランジスタが導通するため、高耐圧の優れた半導体
装置が得られる。
長と同一またはそれ以下のゲート長を有するトランジス
タを電源保護回路中に備えたため、製造プロセスの変動
により同一基板上の機能回路の耐圧が低くなっても、電
源保護回路中の最小のゲート長を有するトランジスタの
耐圧も同様に下がるため、電源への過電圧を吸収するこ
とができる。また、負の過電圧についても同様に、製造
プロセスの変動が生じても、同一基板上の機能回路と同
等以上の電圧で電源保護回路中の最小のゲート長を有す
るトランジスタが導通するため、高耐圧の優れた半導体
装置が得られる。
第１図（ａ）は本発明の一実施例半導体装置を用いた電
源保護手段の回路図、第１図（ｂ）は本発明の一実施例
半導体装置の断面図、第２図（ａ）は従来の半導体装置
を用いた電源保護手段の回路図、第２図（ｂ）は従来の
半導体装置の断面図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・電源配線、４・・・・・・接地配線、５，
１１・・・・・・電源保護回路、６・・・・・・機能回
路、７・・・・・・ソース電極及びドレイン電極の拡散
領域、８，１２・・・・・・ゲート電極、９・・・・・
・薄い絶縁膜、１０・・・・・・半導体基板、１３・・
・・・・厚い絶縁膜、５１ａ、５１ｂ、５１ｃ、５１ｄ
。 ６１．６２・・・・・・薄膜トランジスタ、１１１・・
・・・・厚膜トランジスタ。
源保護手段の回路図、第１図（ｂ）は本発明の一実施例
半導体装置の断面図、第２図（ａ）は従来の半導体装置
を用いた電源保護手段の回路図、第２図（ｂ）は従来の
半導体装置の断面図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・電源配線、４・・・・・・接地配線、５，
１１・・・・・・電源保護回路、６・・・・・・機能回
路、７・・・・・・ソース電極及びドレイン電極の拡散
領域、８，１２・・・・・・ゲート電極、９・・・・・
・薄い絶縁膜、１０・・・・・・半導体基板、１３・・
・・・・厚い絶縁膜、５１ａ、５１ｂ、５１ｃ、５１ｄ
。 ６１．６２・・・・・・薄膜トランジスタ、１１１・・
・・・・厚膜トランジスタ。
Claims (1)
- ドレイン電極及びソース電極を電源の端子及び接地の端
子に接続し、ゲート電極を前記電源の端子または前記接
地の端子に接続したトランジスタのゲート長を、同電源
の端子に接続された他の機能回路中のトランジスタの最
小のゲート長と同一またはそれ以下になしたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21094589A JPH0374870A (ja) | 1989-08-16 | 1989-08-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21094589A JPH0374870A (ja) | 1989-08-16 | 1989-08-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374870A true JPH0374870A (ja) | 1991-03-29 |
Family
ID=16597699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21094589A Pending JPH0374870A (ja) | 1989-08-16 | 1989-08-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374870A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0816082A2 (en) * | 1996-06-26 | 1998-01-07 | Canon Kabushiki Kaisha | Recording head and recording apparatus using the same |
| US6128173A (en) * | 1997-10-16 | 2000-10-03 | Nec Corporation | Semiconductor integrated circuit device having protective transistors with P-N junction broken down earlier than breakdown of gate insulator of component transistors |
| US7352031B2 (en) | 2002-05-28 | 2008-04-01 | Oki Electric Industry, Co., Ltd. | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
-
1989
- 1989-08-16 JP JP21094589A patent/JPH0374870A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0816082A2 (en) * | 1996-06-26 | 1998-01-07 | Canon Kabushiki Kaisha | Recording head and recording apparatus using the same |
| EP0816082A3 (en) * | 1996-06-26 | 1999-06-02 | Canon Kabushiki Kaisha | Recording head and recording apparatus using the same |
| US6302504B1 (en) | 1996-06-26 | 2001-10-16 | Canon Kabushiki Kaisha | Recording head and recording apparatus using the same |
| US6128173A (en) * | 1997-10-16 | 2000-10-03 | Nec Corporation | Semiconductor integrated circuit device having protective transistors with P-N junction broken down earlier than breakdown of gate insulator of component transistors |
| US7352031B2 (en) | 2002-05-28 | 2008-04-01 | Oki Electric Industry, Co., Ltd. | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| US5786616A (en) | Semiconductor integrated circuit having an SOI structure, provided with a protective circuit | |
| JPS6237819B2 (ja) | ||
| US5744840A (en) | Electrostatic protection devices for protecting semiconductor integrated circuitry | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| KR100387189B1 (ko) | 절연체상반도체장치및그보호회로 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| JP3464340B2 (ja) | 半導体集積回路装置 | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| ITGE950011A1 (it) | Dispositivo di protezione di ingressi contro scariche elettrostatiche | |
| US4922316A (en) | Infant protection device | |
| JPH0374870A (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| US6538291B1 (en) | Input protection circuit | |
| KR100244294B1 (ko) | 이에스디(esd) 보호회로 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| KR0158626B1 (ko) | 전원단자의 정전기 보호회로 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| US5432369A (en) | Input/output protection circuit | |
| US6445601B1 (en) | Electrostatic discharge protection circuit | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPH0468576A (ja) | 半導体装置 | |
| JPH0878629A (ja) | 半導体集積回路装置 | |
| JPS60120569A (ja) | 入力回路 | |
| JPS6269661A (ja) | 半導体集積回路の保護回路 |