KR100244294B1 - 이에스디(esd) 보호회로 - Google Patents
이에스디(esd) 보호회로 Download PDFInfo
- Publication number
- KR100244294B1 KR100244294B1 KR1019970022753A KR19970022753A KR100244294B1 KR 100244294 B1 KR100244294 B1 KR 100244294B1 KR 1019970022753 A KR1019970022753 A KR 1019970022753A KR 19970022753 A KR19970022753 A KR 19970022753A KR 100244294 B1 KR100244294 B1 KR 100244294B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- impurity diffusion
- diffusion region
- well
- region
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 80
- 238000009792 diffusion process Methods 0.000 claims abstract description 70
- 230000005611 electricity Effects 0.000 claims abstract description 18
- 230000003068 static effect Effects 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005036 potential barrier Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전기 방지에 적당하도록 한 ESD(Electo Static Discharge) 보호회로에 관한 것으로서, 제 1 도전형 반도체 기판과, 상기 제 1 도전형 반도체 기판의 표면에 형성되는 제 2 도전형 웰과, 상기 제 2 도전형 웰 내에 형성되는 제 1 도전형 제 1 불순물 확산영역과, 상기 제 2 도전형 웰 내에 상기 제 1 도전형 제 1 불순물 확산영역과 일정한 간격을 갖고 형성되는 제 2 도전형 제 3 불순물 확산영역과, 상기 제 2 도전형 웰 내에 상기 제 2 도전형 제 1 불순물 영역과 제 2 도전형 제 3 불순물 영역사이에 형성되어 전위장벽 역할을 하는 플로우팅 접지영역으로 사용되는 제 2 도전형 제 2 불순물 확산영역과, 상기 제 1 도전형 제 1 불순물 확산영역에 연결되는 입력단과, 상기 제 2 도전형 제 3 불순물 확산영역에 연결되는 접지단을 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 정전기 방지에 적당하도록 한 ESD(Electo Static Discharge) 보호회로에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 ESD 보호회로를 설명하면 다음과 같다.
도 1은 종래의 ESD 보호회로를 나타낸 구조단면도이다.
도 1에 도시한 바와같이 n형 반도체 기판(11)의 표면에 소정깊이로 형성되는 p-웰(12)과, 상기 p-웰(12)의 표면내에 일정한 간격을 갖고 형성되는 n형 제 1, 제 2 불순물 확산영역(13,14)과, 상기 n형 제 2 불순물 확산영역(14)과 일정한 간격을 갖고 상기 p-웰(12)의 표면내에 형성되는 p형 제 3 불순물 확산영역(15)을 포함하여 구성된다.
여기서 상기 n형 제 1 불순물 확산영역(13)에 입력단(Vin)이 연결되고, 상기 n형 제 2 불순물 확산영역(14)에 접지단(GND)이 연결되며, 상기 p형 제 3 불순물 확산영역(15)에 상기 p-웰(12)의 바이어스를 잡아주는 바이어스 전압(Vp)이 연결된다.
그리고 도면에는 도시하지 않았지만 상기 n형 제 2 불순물 확산영역(14)에 연결된 접지단(GND)은 내부회로와 연결된다.
상기와 같이 구성된 종래의 ESD 보호회로의 동작은 입력단(Vin)에 정전기가 가해지면 입력단(Vin)과 접지단(GND)의 사이에 펀치 쓰로우(Punch Through)에 의하여 동작하게 된다.
만약, 종래의 ESD 보호회로에 플러스(+)의정전기가 가해지면 입력단(Vin)과 p-웰(12)사이에는 매우 큰 역방향 바이어스가 걸리게 되고, 상기 p-웰(12)과 접지단(GND)의 사이에는 순방향 바이어스가 흐른다.
그래서 상기 입력단(Vin)과 접지단(GND) 사이에서 펀치 쓰로우에 의한 동작이 이루어진다.
그리고 마이너스(-)의 정전기가 가해지면 입력단(Vin)과 접지단(GND) 사이에는 순방향의 전류가 흐르게 되지만 PN 접합은 파괴가 되지 않는다.
그러나 이와 같은 종래의 ESD 보호회로에 있어서 강한 플러스(+)의 정전기가 가해지면 PN 접합이 파괴되기 때문에 내부회로를 보호하지 못한다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 외부의 정전기로부터 내부회로를 효과적으로 보호하는 ESD 보호회로를 제공하는데 그 목적이 있다.
도 1은 종래의 ESD 보호회로를 나타낸 구조단면도
도 2는 본 발명의 제 1 실시예에 따른 ESD 보호회로를 나타낸 구조단면도
도 3은 본 발명의 제 2 실시예에 따른 ESD 보호회로를 나타낸 구조단면도
도면의 주요 부분에 대한 부호의 설명
21,31 : n형 반도체 기판 22,32 : p-웰
23,33 : n형 제 1 불순물 확산영역 24,34 : p형 제 2 불순물 확산영역
25,35 : p형 제 3 불순물 확산영역 36 : 게이트
상기와 같은 목적을 달성하기 위한 본 발명의 ESD 보호회로는 제 1 도전형 반도체 기판과, 상기 제 1 도전형 반도체 기판의 표면에 형성되는 제 2 도전형 웰과, 상기 제 2 도전형 웰 내에 형성되는 제 1 도전형 제 1 불순물 확산영역과, 상기 제 2 도전형 웰 내에 상기 제 1 도전형 제 1 불순물 확산영역과 일정한 간격을 갖고 형성되는 제 2 도전형 제 3 불순물 확산영역과, 상기 제 2 도전형 웰 내에 상기 제 2 도전형 제 1 불순물 영역과 제 2 도전형 제 3 불순물 영역사이에 형성되어 전위장벽 역할을 하는 플로우팅 접지영역으로 사용되는 제 2 도전형 제 2 불순물 확산영역과, 상기 제 1 도전형 제 1 불순물 확산영역에 연결되는 입력단과, 상기 제 2 도전형 제 3 불순물 확산영역에 연결되는 접지단을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 또 다른 ESD 보호회로는 제 1 도전형 반도체 기판과, 상기 제 1 도전형 반도체 기판의 표면에 형성되는 제 2 도전형 웰과, 상기 제 2 도전형 웰 내에 형성되는 제 1 도전형 제 1 불순물 확산영역과, 상기 제 2 도전형 웰 내에 상기 제 1 도전형 제 1 불순물 확산영역과 일정한 간격을 갖고 형성되는 제 2 도전형 제 3 불순물 확산영역과, 상기 제 2 도전형 웰 내에 상기 제 2 도전형 제 1 불순물 영역과 제 2 도전형 제 3 불순물 영역사이에 형성되어 전위장벽 역할을 하는 플로우팅 접지영역으로 사용되는 제 2 도전형 제 2 불순물 확산영역과, 상기 제 2 도전형 제 2 도전형 불순물 확산영역 상측에 폴리 실리콘이나 금속층으로 형성되는 게이트와, 상기 제 1 도전형 제 1 불순물 확산영역에 연결되는 입력단과, 상기 제 2 도전형 제 3 불순물 확산영역과 게이트에 연결되는 접지단을 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 ESD 보호회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 ESD 보호회로를 나타낸 구조단면도이다.
도 2에 도시한 바와같이 n형 반도체 기판(21)의 표면내에 소정깊이로 형성되는 p-웰(22)과, 상기 p-웰(22)의 소정영역에 형성되는 n형 제 1 불순물 확산영역(23)과, 상기 n형 제 1 불순물 확산영역(23)과 일정한 간격을 갖고 상기 p-웰(22)의 소정영역의 일측에 형성되는 p형 제 2, 제 3 불순물 확산영역(24,25)을 포함하여 구성된다.
그리고 상기 n형 제 1 불순물 확산영역(23)에 외부의 정전기가 들어오는 입력단(Vin)이 연결되고, 상기 p형 제 3 불순물 확산영역(25)에 접지단(GND)이 연결된다.
여기서 상기 p형 제 2 불순물 확산영역(24)이 전위장벽 역할을 하는 플로우팅 접지영역이고, 도면에는 도시하지 않았지만 상기 접지단은 내부회로와 연결된다.
도 3은 본 발명의 제 2 실시예에 따른 ESD 보호회로를 나타낸 구조단면도이다.
도 3에 도시한 바와같이 n형 반도체 기판(31)의 표면내에 소정깊이로 형성되는 p-웰(32)과, 상기 p-웰(32)의 소정영역에 형성되는 n형 제 1 불순물 확산영역(33)과, 상기 n형 제 1 불순물 확산영역(33)과 일정한 간격을 갖고 상기 p-웰(32)의 소정영역의 일측에 형성되는 p형 제 2, 제 3 불순물 확산영역(34,35)과, 상기 p형 제 2 불순물 확산영역(34) 상측의 반도체 기판(31)상에 폴리 실리콘이나 금속층으로 형성되는 게이트(36)를 포함하여 구성된다.
여기서 상기 n형 제 1 불순물 확산영역(33)에 외부의 정전기가 들어오는 입력단(Vin)이 연결되고, 상기 게이트(36)와 p형 제 3 불순물 확산영역(35)에 접지단(GND)이 연결된다.
한편, 상기 게이트(36)는 상기 p형 제 3 불순물 확산영역(35)과 연결되지 않고, 별도로 상기 p형 제 2 불순물 확산영역(34)의 상측의 반도체 기판(31)상에만 형성되어 전위장벽 역할하는 플로우팅 접지영역으로 사용할 수 있고, 도면에는 도시하지 않았지만 접지단은 내부회로와 연결된다.
상기와 같이 구성된 본 발명의 ESD 보호회로의 동작은 입력단(Vin)에 플러스(+)의 정전기가 가해지면 방전 경로(Pass)는 n형 제 1 불순물 확산영역(23), p-웰(22), p형 제 2 불순물 확산영역(24), p-웰(22), p형 제 3 불순물 확산영역(25) 또는 n형 제 1 불순물 확산영역(33), p-웰(32), p형 제 2 불순물 확산영역(34), 게이트(36), p-웰(32), p형 제 3 불순물 확산영역(35)같이 되어 방전 경로가 길어짐으로 해서 정전기의 전위를 떨어뜨릴 수가 있고 플로우팅 접지영역의 p영역으로 인해 유동적인 전위장벽이 형성되어 보다 큰 정전기를 효과적으로 보호할 수 있다.
그리고 마이너스(-)의 정전기가 가해지면 입력단(Vin)과 접지단(GND) 사이에는 순방향 특성을 가지므로 매우 높은 보호 특성을 나타낸다.
이상에서 설명한 바와같이 본 발명에 의한 ESD 보호회로에 있어서 입력단과 접지단이 연결되는 n형 불순물 확산영역과 p형 불순물 확산영역의 사이에 플로우팅 접지영역을 형성함으로써 유동적인 전위장벽을 형성하여 외부의 정전기로부터 내부회로를 효율적으로 보호하는 효과가 있다.
Claims (4)
- 제 1 도전형 반도체 기판과,상기 제 1 도전형 반도체 기판의 표면에 형성되는 제 2 도전형 웰과,상기 제 2 도전형 웰 내에 형성되는 제 1 도전형 제 1 불순물 확산영역과,상기 제 2 도전형 웰 내에 상기 제 1 도전형 제 1 불순물 확산영역과 일정한 간격을 갖고 형성되는 제 2 도전형 제 3 불순물 확산영역과,상기 제 2 도전형 웰 내에 상기 제 2 도전형 제 1 불순물 영역과 제 2 도전형 제 3 불순물 영역사이에 형성되어 전위장벽 역할을 하는 플로우팅 접지영역으로 사용되는 제 2 도전형 제 2 불순물 확산영역과,상기 제 1 도전형 제 1 불순물 확산영역에 연결되는 입력단과,상기 제 2 도전형 제 3 불순물 확산영역에 연결되는 접지단을 포함하여 구성됨을 특징으로 하는 ESD 보호회로.
- 제 1 항에 있어서,상기 입력단에 양의 정전기가 가해지면 방전 경로는 제 1 도전형 제 1 불순물 확산영역, p-웰, 제 2 도전형 제 2 불순물 확산영역, p-웰, 제 2 도전형 제 3 불순물 확산영역과 같이 되어 방전경로가 길어짐으로해서 정전기의 전위를 떨어뜨리고 플로우팅 접지영역으로 인해 유동적인 전위장벽이 형성되어 보다 큰 정전기를 효과적으로 보호함을 특징으로 하는 ESD 보호회로.
- 제 1 도전형 반도체 기판과,상기 제 1 도전형 반도체 기판의 표면에 형성되는 제 2 도전형 웰과,상기 제 2 도전형 웰 내에 형성되는 제 1 도전형 제 1 불순물 확산영역과,상기 제 2 도전형 웰 내에 상기 제 1 도전형 제 1 불순물 확산영역과 일정한 간격을 갖고 형성되는 제 2 도전형 제 3 불순물 확산영역과,상기 제 2 도전형 웰 내에 상기 제 2 도전형 제 1 불순물 영역과 제 2 도전형 제 3 불순물 영역사이에 형성되어 전위장벽 역할을 하는 플로우팅 접지영역으로 사용되는 제 2 도전형 제 2 불순물 확산영역과,상기 제 2 도전형 제 2 도전형 불순물 확산영역 상측에 폴리 실리콘이나 금속층으로 형성되는 게이트와,상기 제 1 도전형 제 1 불순물 확산영역에 연결되는 입력단과,상기 제 2 도전형 제 3 불순물 확산영역과 게이트에 연결되는 접지단을 포함하여 구성됨을 특징으로 하는 ESD 보호회로.
- 제 3 항에 있어서,상기 입력단에 양의 정전기가 가해지면 방전 경로는 제 1 도전형 제 1 불순물 확산영역, p-웰, 제 2 도전형 제 2 불순물 확산영역, 게이트, p-웰, 제 2 도전형 제 3 불순물 확산영역과 같이 되어 방전경로가 길어짐으로해서 정전기의 전위를 떨어뜨리고 플로우팅 접지영역으로 인해 유동적인 전위장벽이 형성되어 보다 큰 정전기를 효과적으로 보호함을 특징으로 하는 ESD 보호회로.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022753A KR100244294B1 (ko) | 1997-06-02 | 1997-06-02 | 이에스디(esd) 보호회로 |
| US08/931,716 US5932915A (en) | 1997-06-02 | 1997-09-16 | Electro static discharge protecting circuit with an inner circuit protection mechanism |
| DE19748033A DE19748033C2 (de) | 1997-06-02 | 1997-10-30 | Schutzschaltung gegen elektrostatische Entladung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022753A KR100244294B1 (ko) | 1997-06-02 | 1997-06-02 | 이에스디(esd) 보호회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990000088A KR19990000088A (ko) | 1999-01-15 |
| KR100244294B1 true KR100244294B1 (ko) | 2000-02-01 |
Family
ID=19508370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970022753A KR100244294B1 (ko) | 1997-06-02 | 1997-06-02 | 이에스디(esd) 보호회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5932915A (ko) |
| KR (1) | KR100244294B1 (ko) |
| DE (1) | DE19748033C2 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046418A (ko) * | 2000-12-14 | 2002-06-21 | 이상준 | 강장성 조성물 및 이를 포함하는 강장제 |
| US8982516B2 (en) * | 2010-11-12 | 2015-03-17 | Freescale Semiconductor, Inc. | Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows |
| US9893050B2 (en) | 2015-06-30 | 2018-02-13 | Nxp Usa, Inc. | ESD protection structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2644342B2 (ja) * | 1989-09-01 | 1997-08-25 | 東芝マイクロエレクトロニクス株式会社 | 入力保護回路を備えた半導体装置 |
| US5686751A (en) * | 1996-06-28 | 1997-11-11 | Winbond Electronics Corp. | Electrostatic discharge protection circuit triggered by capacitive-coupling |
-
1997
- 1997-06-02 KR KR1019970022753A patent/KR100244294B1/ko not_active IP Right Cessation
- 1997-09-16 US US08/931,716 patent/US5932915A/en not_active Expired - Lifetime
- 1997-10-30 DE DE19748033A patent/DE19748033C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5932915A (en) | 1999-08-03 |
| DE19748033C2 (de) | 2001-03-22 |
| DE19748033A1 (de) | 1998-12-03 |
| KR19990000088A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100203054B1 (ko) | 개선된 정전기 방전 능력을 갖는 집적 회로 | |
| KR20090020528A (ko) | 반도체 디바이스 | |
| KR960009180A (ko) | 정전 방전 보호 장치 및 그 제조 방법 | |
| EP0253105B1 (en) | Integrated circuit with improved protective device | |
| KR100194496B1 (ko) | 반도체 장치 | |
| KR20110081078A (ko) | 반도체 장치 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| KR100244294B1 (ko) | 이에스디(esd) 보호회로 | |
| ITGE950011A1 (it) | Dispositivo di protezione di ingressi contro scariche elettrostatiche | |
| EP0202646B1 (en) | Input protection device | |
| KR100796426B1 (ko) | 반도체 장치 | |
| US6534834B1 (en) | Polysilicon bounded snapback device | |
| US5521413A (en) | Semiconductor device having a solid metal wiring with a contact portion for improved protection | |
| KR100347397B1 (ko) | 반도체 집적회로용 입출력 보호 장치 | |
| JPH06236965A (ja) | 半導体装置 | |
| KR100220384B1 (ko) | 정전기 보호 소자 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH06177328A (ja) | 入出力保護素子用ｍｉｓトランジスタ | |
| KR960016483B1 (ko) | 정전기 보호장치를 구비하는 반도체 집적회로 및 그 제조방법 | |
| US6445601B1 (en) | Electrostatic discharge protection circuit | |
| JPH11135734A (ja) | 半導体装置 | |
| KR0186179B1 (ko) | 이에스디 보호회로 | |
| US5432369A (en) | Input/output protection circuit | |
| JPH0374870A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 18 |
|
| EXPY | Expiration of term |