JPH04257256A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04257256A JPH04257256A JP3018884A JP1888491A JPH04257256A JP H04257256 A JPH04257256 A JP H04257256A JP 3018884 A JP3018884 A JP 3018884A JP 1888491 A JP1888491 A JP 1888491A JP H04257256 A JPH04257256 A JP H04257256A
- Authority
- JP
- Japan
- Prior art keywords
- voltage power
- power supply
- high voltage
- noise
- low voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims abstract description 9
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims abstract description 9
- 230000006378 damage Effects 0.000 claims description 23
- 230000005611 electricity Effects 0.000 claims description 13
- 230000003068 static effect Effects 0.000 claims description 13
- 239000002184 metal Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000000644 propagated effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に係
り、詳しくは静電破壊に強くノイズに影響しない半導体
集積回路装置に関するものである。近年、半導体集積回
路装置においては高速化、高集積化に伴い素子のサイズ
が縮小化へと進んでいる。そのサイズの縮小化に伴い静
電破壊耐圧が低下している。又、高速化、高集積化によ
り発生したノイズが各回路に大きく影響を与える。その
ため、ノイズ対策及び静電破壊耐圧の改善が必要となる
。
り、詳しくは静電破壊に強くノイズに影響しない半導体
集積回路装置に関するものである。近年、半導体集積回
路装置においては高速化、高集積化に伴い素子のサイズ
が縮小化へと進んでいる。そのサイズの縮小化に伴い静
電破壊耐圧が低下している。又、高速化、高集積化によ
り発生したノイズが各回路に大きく影響を与える。その
ため、ノイズ対策及び静電破壊耐圧の改善が必要となる
。
【０００２】
【従来の技術】従来の半導体集積回路装置は図７に示す
ように、内部論理回路３０は信号線３１を介して入出力
回路３２，３３に接続され、入力回路３２は抵抗３４を
介して入力端子３５に接続され、又出力回路３３は信号
線３１を介して出力端子３６に接続されている。又、前
記内部論理回路３０及び入出力回路３２，３３は共通の
高電圧電源線３７及び低電圧電源線３８を介して電源Ｖ
ＤＤ，ＶＳＳに接続されている。
ように、内部論理回路３０は信号線３１を介して入出力
回路３２，３３に接続され、入力回路３２は抵抗３４を
介して入力端子３５に接続され、又出力回路３３は信号
線３１を介して出力端子３６に接続されている。又、前
記内部論理回路３０及び入出力回路３２，３３は共通の
高電圧電源線３７及び低電圧電源線３８を介して電源Ｖ
ＤＤ，ＶＳＳに接続されている。
【０００３】そして、入力回路３２及び出力回路３３に
対応して両電源線３７，３８と信号線３１との間に逆バ
イアスとなる静電破壊防止用のダイオード３９，４０が
それぞれ接続されている。そのため、入力端子３５と高
電圧電源線３７との間において、静電気により入力端子
３５に電源ＶＤＤより高い電位が発生したとき、ダイオ
ード３９を介して高電圧電源線３７を介して信号線３１
に電荷が抜けて入力回路３２の静電破壊が防止される。
対応して両電源線３７，３８と信号線３１との間に逆バ
イアスとなる静電破壊防止用のダイオード３９，４０が
それぞれ接続されている。そのため、入力端子３５と高
電圧電源線３７との間において、静電気により入力端子
３５に電源ＶＤＤより高い電位が発生したとき、ダイオ
ード３９を介して高電圧電源線３７を介して信号線３１
に電荷が抜けて入力回路３２の静電破壊が防止される。
【０００４】一方、入力端子３５と低電圧電源線３８と
の間において、静電気により入力端子３５に電源ＶＳＳ
より低い電位が発生したとき、ダイオード４０を介して
信号線３１に電荷が抜けて入力回路３２の静電破壊が防
止される。又、出力回路３３においても上記と同様にダ
イオード３９，４０によって静電破壊が防止される。
の間において、静電気により入力端子３５に電源ＶＳＳ
より低い電位が発生したとき、ダイオード４０を介して
信号線３１に電荷が抜けて入力回路３２の静電破壊が防
止される。又、出力回路３３においても上記と同様にダ
イオード３９，４０によって静電破壊が防止される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
半導体集積回路装置においてはダイオード３９，４０に
よって静電破壊対策が行われるものの、内部論理回路３
０及び入出力回路３２，３３は共通の電源線３７，３８
を使用しているため、例えば半導体装置にノイズが発生
すると、そのノイズが電源線３７，３８を介して各回路
３０，３２，３３に伝搬され、各回路３０，３２，３３
を誤動作させるおそれがあった。
半導体集積回路装置においてはダイオード３９，４０に
よって静電破壊対策が行われるものの、内部論理回路３
０及び入出力回路３２，３３は共通の電源線３７，３８
を使用しているため、例えば半導体装置にノイズが発生
すると、そのノイズが電源線３７，３８を介して各回路
３０，３２，３３に伝搬され、各回路３０，３２，３３
を誤動作させるおそれがあった。
【０００６】そのため、共通の電源ＶＤＤ，ＶＳＳを使
用せず、それぞれ独立した電源ＶＤＤ，ＶＳＳを各回路
３０，３２，３３毎に供給することにより、ノイズが回
路３０に伝搬されず、ノイズによる誤動作の防止を行う
ことができる。しかし、この場合、ノイズ対策に対して
は有効であるが内部論理回路３０に対しては静電破壊防
止のための対策がなされていないため、静電気の発生に
より内部論理回路３０が静電破壊されてしまう問題があ
る。
用せず、それぞれ独立した電源ＶＤＤ，ＶＳＳを各回路
３０，３２，３３毎に供給することにより、ノイズが回
路３０に伝搬されず、ノイズによる誤動作の防止を行う
ことができる。しかし、この場合、ノイズ対策に対して
は有効であるが内部論理回路３０に対しては静電破壊防
止のための対策がなされていないため、静電気の発生に
より内部論理回路３０が静電破壊されてしまう問題があ
る。
【０００７】従って、共通電源ＶＤＤ，ＶＳＳを使用し
た場合には静電破壊には強いがノイズのには弱く、それ
ぞれ独立した電源ＶＤＤ，ＶＳＳを使用した場合にはノ
イズには強いが、静電破壊には弱いという問題があった
。本発明は上記問題点を解決するためになされたもので
あって、その目的は静電破壊に強くノイズの影響による
誤動作を防止することができる半導体集積回路装置を提
供することにある。
た場合には静電破壊には強いがノイズのには弱く、それ
ぞれ独立した電源ＶＤＤ，ＶＳＳを使用した場合にはノ
イズには強いが、静電破壊には弱いという問題があった
。本発明は上記問題点を解決するためになされたもので
あって、その目的は静電破壊に強くノイズの影響による
誤動作を防止することができる半導体集積回路装置を提
供することにある。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。信号線１により回路２，３がそれぞれ接続さ
れ、回路２は高電圧電源線４Ａを介して高電圧電源ＶＤ
Ｄ１に接続されるとともに、低電圧電源線５Ａを介して
低電圧電源ＶＳＳ１に接続されている。同様に回路３は
高電圧電源線４Ｂを介して高電圧電源ＶＤＤ２に接続さ
れるとともに、低電圧電源線５Ｂを介して低電圧電源Ｖ
ＳＳ２に接続されている。そして、前記両高電圧電源線
４Ａ，４Ｂはノイズ低減用の抵抗Ｒ１を介して接続され
るとともに、前記両低電圧電源線５Ａ，５Ｂはノイズ低
減用の抵抗Ｒ２を介して接続されている。
図である。信号線１により回路２，３がそれぞれ接続さ
れ、回路２は高電圧電源線４Ａを介して高電圧電源ＶＤ
Ｄ１に接続されるとともに、低電圧電源線５Ａを介して
低電圧電源ＶＳＳ１に接続されている。同様に回路３は
高電圧電源線４Ｂを介して高電圧電源ＶＤＤ２に接続さ
れるとともに、低電圧電源線５Ｂを介して低電圧電源Ｖ
ＳＳ２に接続されている。そして、前記両高電圧電源線
４Ａ，４Ｂはノイズ低減用の抵抗Ｒ１を介して接続され
るとともに、前記両低電圧電源線５Ａ，５Ｂはノイズ低
減用の抵抗Ｒ２を介して接続されている。
【０００９】又、各回路２，３の電源線４Ａ，４Ｂ，５
Ａ，５Ｂと信号線１との間には静電破壊防止用のダイオ
ードＤ１〜Ｄ４がそれぞれ逆バイアスとなるように接続
されている。更に、各回路２，３の電源線４Ａ，５Ａ、
４Ｂ，５Ｂ間にはノイズ吸収用のコンデンサＣ１，Ｃ２
がそれぞれ接続されている。
Ａ，５Ｂと信号線１との間には静電破壊防止用のダイオ
ードＤ１〜Ｄ４がそれぞれ逆バイアスとなるように接続
されている。更に、各回路２，３の電源線４Ａ，５Ａ、
４Ｂ，５Ｂ間にはノイズ吸収用のコンデンサＣ１，Ｃ２
がそれぞれ接続されている。
【００１０】
【作用】従って、例えば静電気によって回路２の入力側
における信号線１に高電圧電源ＶＤＤ１より高い電位が
発生した場合、ダイオードＤ１を介して高電圧電源線４
Ａに電荷が抜ける。又、静電気によって信号線１に低電
圧電源ＶＳＳ１より低い電位が発生した場合、ダイオー
ドＤ２を介して低電圧電源線５Ａに電荷が抜ける。これ
により、回路２は静電気による静電破壊を防止すること
ができる。又、例えば高電圧電源線４Ｂにノイズが侵入
すると、このノイズはコンデンサＣ２によって吸収され
る。 又、そのノイズは抵抗Ｒ１によって高電圧電源線４Ａへ
の伝搬が抑えられる。
における信号線１に高電圧電源ＶＤＤ１より高い電位が
発生した場合、ダイオードＤ１を介して高電圧電源線４
Ａに電荷が抜ける。又、静電気によって信号線１に低電
圧電源ＶＳＳ１より低い電位が発生した場合、ダイオー
ドＤ２を介して低電圧電源線５Ａに電荷が抜ける。これ
により、回路２は静電気による静電破壊を防止すること
ができる。又、例えば高電圧電源線４Ｂにノイズが侵入
すると、このノイズはコンデンサＣ２によって吸収され
る。 又、そのノイズは抵抗Ｒ１によって高電圧電源線４Ａへ
の伝搬が抑えられる。
【００１１】従って、ノイズはコンデンサＣ１，Ｃ２に
よって吸収されるとともに、抵抗Ｒ１，Ｒ２によって他
の回路２，３への伝搬が抑えられて回路２，３の誤動作
を防止することができ、かつダイオードＤ１〜Ｄ４によ
って回路２，３の静電破壊を防止することができる。
よって吸収されるとともに、抵抗Ｒ１，Ｒ２によって他
の回路２，３への伝搬が抑えられて回路２，３の誤動作
を防止することができ、かつダイオードＤ１〜Ｄ４によ
って回路２，３の静電破壊を防止することができる。
【００１２】
【実施例】以下、本発明を具体化した一実施例を図２〜
図６に従って説明する。図２に示すように、半導体集積
回路装置の一部に設けられた内部論理回路１１は信号線
１２を介して一対のインバータ回路１８ａ〜１８ｄによ
って構成された入力回路１３及び出力回路１４にそれぞ
れ接続されている。又、前記入力回路１３は抵抗１５を
介して入力端子１６に接続されている。更に、前記出力
回路１４は出力端子１７に接続されている。
図６に従って説明する。図２に示すように、半導体集積
回路装置の一部に設けられた内部論理回路１１は信号線
１２を介して一対のインバータ回路１８ａ〜１８ｄによ
って構成された入力回路１３及び出力回路１４にそれぞ
れ接続されている。又、前記入力回路１３は抵抗１５を
介して入力端子１６に接続されている。更に、前記出力
回路１４は出力端子１７に接続されている。
【００１３】前記内部論理回路１１は高電圧電源線１９
Ａを介して高電圧電源ＶＤＤ１０に接続されるとともに
、低電圧電源線２０Ａを介して低電圧電源ＶＳＳ１０に
接続されている。そして、前記入力回路１３のインバー
タ回路１８ａは高電圧電源線１９Ｂを介して高電圧電源
ＶＤＤ１１に接続されるとともに、低電圧電源線２０Ｂ
を介して低電圧電源ＶＳＳ１１に接続されている。一方
、前記入力回路１３のインバータ回路１８ｂは高電圧電
源線１９Ａを介して高電圧電源ＶＤＤ１０に接続される
とともに、低電圧電源線２０Ａを介して低電圧電源ＶＳ
Ｓ１０に接続されている。
Ａを介して高電圧電源ＶＤＤ１０に接続されるとともに
、低電圧電源線２０Ａを介して低電圧電源ＶＳＳ１０に
接続されている。そして、前記入力回路１３のインバー
タ回路１８ａは高電圧電源線１９Ｂを介して高電圧電源
ＶＤＤ１１に接続されるとともに、低電圧電源線２０Ｂ
を介して低電圧電源ＶＳＳ１１に接続されている。一方
、前記入力回路１３のインバータ回路１８ｂは高電圧電
源線１９Ａを介して高電圧電源ＶＤＤ１０に接続される
とともに、低電圧電源線２０Ａを介して低電圧電源ＶＳ
Ｓ１０に接続されている。
【００１４】又、前記出力回路１４のインバータ回路１
８ｄは高電圧電源線１９Ｃを介して高電圧電源ＶＤＤ１
２に接続されるとともに、低電圧電源線２０Ｃを介して
低電圧電源ＶＳＳ１２に接続されている。一方、前記出
力回路１４のインバータ回路１８ｃは高電圧電源線１９
Ａを介して高電圧電源ＶＤＤ１０に接続されるとともに
、低電圧電源線２０Ａを介して低電圧電源ＶＳＳ１０に
接続されている。
８ｄは高電圧電源線１９Ｃを介して高電圧電源ＶＤＤ１
２に接続されるとともに、低電圧電源線２０Ｃを介して
低電圧電源ＶＳＳ１２に接続されている。一方、前記出
力回路１４のインバータ回路１８ｃは高電圧電源線１９
Ａを介して高電圧電源ＶＤＤ１０に接続されるとともに
、低電圧電源線２０Ａを介して低電圧電源ＶＳＳ１０に
接続されている。
【００１５】前記高電圧電源線１９Ａは抵抗Ｒ１０を介
して高電圧電源線１９Ｂに接続されるとともに、抵抗Ｒ
１１を介して高電圧電源線１９Ｃに接続されている。 又、前記低電圧電源線２０Ａは抵抗Ｒ１２を介して低電
圧電源線２０Ｂに接続されるとともに、抵抗Ｒ１３を介
して低電圧電源線２０Ｃに接続されている。又、前記各
電圧電源線１９Ａ，２０Ａ、１９Ｂ、２０Ｂ、１９Ｃ，
２０Ｃ間にはノイズ吸収用のコンデンサＣ１０〜Ｃ１２
がそれぞれ接続されている。更に、前記入力端子１６と
抵抗１５との間における信号線１２と高電圧電源線１９
Ｂとの間及び該入力端子１６と抵抗１５との間における
信号線１２と低電圧電源線２０Ｂとの間には静電破壊防
止用のダイオードＤ１１，Ｄ１２がそれぞれ逆バイアス
となるように接続されている。同様に、前記出力回路１
４の出力側における信号線１２と高電圧電源線１９Ｃと
の間及び該出力回路１４の出力側における信号線１２と
低電圧電源線２０Ｃとの間には静電破壊防止用のダイオ
ードＤ１３，Ｄ１４がそれぞれ逆バイアスとなるように
接続されている。
して高電圧電源線１９Ｂに接続されるとともに、抵抗Ｒ
１１を介して高電圧電源線１９Ｃに接続されている。 又、前記低電圧電源線２０Ａは抵抗Ｒ１２を介して低電
圧電源線２０Ｂに接続されるとともに、抵抗Ｒ１３を介
して低電圧電源線２０Ｃに接続されている。又、前記各
電圧電源線１９Ａ，２０Ａ、１９Ｂ、２０Ｂ、１９Ｃ，
２０Ｃ間にはノイズ吸収用のコンデンサＣ１０〜Ｃ１２
がそれぞれ接続されている。更に、前記入力端子１６と
抵抗１５との間における信号線１２と高電圧電源線１９
Ｂとの間及び該入力端子１６と抵抗１５との間における
信号線１２と低電圧電源線２０Ｂとの間には静電破壊防
止用のダイオードＤ１１，Ｄ１２がそれぞれ逆バイアス
となるように接続されている。同様に、前記出力回路１
４の出力側における信号線１２と高電圧電源線１９Ｃと
の間及び該出力回路１４の出力側における信号線１２と
低電圧電源線２０Ｃとの間には静電破壊防止用のダイオ
ードＤ１３，Ｄ１４がそれぞれ逆バイアスとなるように
接続されている。
【００１６】次に、上記のように構成された半導体集積
回路装置の作用について説明する。例えば、出力回路１
４の動作により高電圧及び低電圧電源ＶＤＤ１２，ＶＳ
Ｓ１２にスイッチングノイズ等が発生する。このノイズ
はリンギング、オーバーシュート、アンダーシュート等
の交流成分と電圧ドロップ等の直流成分が含まれている
。そして、図２，３に示すように各高電圧及び低電圧電
源ＶＤＤ１２，ＶＳＳ１２に発生したノイズの内、交流
成分のノイズはコンデンサＣ１２の充放電によって吸収
されるとともに、抵抗Ｒ１１，Ｒ１３を介して他の回路
１１，１３に伝搬しないように防止することができる。 又、直流成分のノイズは抵抗Ｒ１１，Ｒ１３を介して他
の高電圧電源ＶＤＤ１０から電流Ｉ１１を供給すること
によりノイズを抑えることができる。従って、出力回路
１４の動作によるノイズが他の回路に伝搬しないように
することができる。
回路装置の作用について説明する。例えば、出力回路１
４の動作により高電圧及び低電圧電源ＶＤＤ１２，ＶＳ
Ｓ１２にスイッチングノイズ等が発生する。このノイズ
はリンギング、オーバーシュート、アンダーシュート等
の交流成分と電圧ドロップ等の直流成分が含まれている
。そして、図２，３に示すように各高電圧及び低電圧電
源ＶＤＤ１２，ＶＳＳ１２に発生したノイズの内、交流
成分のノイズはコンデンサＣ１２の充放電によって吸収
されるとともに、抵抗Ｒ１１，Ｒ１３を介して他の回路
１１，１３に伝搬しないように防止することができる。 又、直流成分のノイズは抵抗Ｒ１１，Ｒ１３を介して他
の高電圧電源ＶＤＤ１０から電流Ｉ１１を供給すること
によりノイズを抑えることができる。従って、出力回路
１４の動作によるノイズが他の回路に伝搬しないように
することができる。
【００１７】次に、静電破壊防止について入力回路１３
を例にして説明する。図４に示すように、例えば静電気
によって入力端子１６に低電圧電源ＶＳＳ１１より低い
電位が発生した場合、低電圧電源ＶＳＳ１１から低電圧
電源線２０Ｂ及びダイオードＤ１２を介して電流ＩＳ１
１を供給して入力回路１３の静電破壊を防止することが
できる。 又、低電圧電源ＶＳＳ１１から供給される電流ＩＳ１１
だけでは補うことができない場合には、抵抗Ｒ１２及び
低電圧電源線２０Ａを介して低電圧電源ＶＳＳ１０の電
流ＩＳ１０を供給して入力回路１３の静電破壊を防止す
ることができる。
を例にして説明する。図４に示すように、例えば静電気
によって入力端子１６に低電圧電源ＶＳＳ１１より低い
電位が発生した場合、低電圧電源ＶＳＳ１１から低電圧
電源線２０Ｂ及びダイオードＤ１２を介して電流ＩＳ１
１を供給して入力回路１３の静電破壊を防止することが
できる。 又、低電圧電源ＶＳＳ１１から供給される電流ＩＳ１１
だけでは補うことができない場合には、抵抗Ｒ１２及び
低電圧電源線２０Ａを介して低電圧電源ＶＳＳ１０の電
流ＩＳ１０を供給して入力回路１３の静電破壊を防止す
ることができる。
【００１８】同様に、例えば静電気によって入力端子１
６に高電圧電源ＶＤＤ１１より高い電位が発生した場合
、入力端子１６からダイオードＤ１１及び高電圧電源線
１９Ｂを介して電荷が抜ける。つまり、高電圧電源ＶＤ
Ｄ１１から電流ＩＤ１１を供給することにより入力回路
１３の静電破壊を防止することができる。又、高電圧電
源ＶＤＤ１１から供給される電流ＩＤ１１だけでは補う
ことができない場合には、抵抗Ｒ１０及び高電圧電源線
１９Ａを介して高電圧電源ＶＤＤ１０の電流ＩＤ１０を
供給して入力回路１３の静電破壊を防止することができ
る。
６に高電圧電源ＶＤＤ１１より高い電位が発生した場合
、入力端子１６からダイオードＤ１１及び高電圧電源線
１９Ｂを介して電荷が抜ける。つまり、高電圧電源ＶＤ
Ｄ１１から電流ＩＤ１１を供給することにより入力回路
１３の静電破壊を防止することができる。又、高電圧電
源ＶＤＤ１１から供給される電流ＩＤ１１だけでは補う
ことができない場合には、抵抗Ｒ１０及び高電圧電源線
１９Ａを介して高電圧電源ＶＤＤ１０の電流ＩＤ１０を
供給して入力回路１３の静電破壊を防止することができ
る。
【００１９】このように、本実施例では入出力回路１３
，１４及び内部論理回路１１を抵抗Ｒ１０〜Ｒ１３を介
して高電圧電源線１９Ａ〜１９Ｃ同志及び低電圧電源線
２０Ａ〜２０Ｃ同志をそれぞれ接続したので、ノイズが
発生しての他の回路に伝搬されることはなく、他の回路
がそのノイズによって誤動作することを防止することが
できる。
，１４及び内部論理回路１１を抵抗Ｒ１０〜Ｒ１３を介
して高電圧電源線１９Ａ〜１９Ｃ同志及び低電圧電源線
２０Ａ〜２０Ｃ同志をそれぞれ接続したので、ノイズが
発生しての他の回路に伝搬されることはなく、他の回路
がそのノイズによって誤動作することを防止することが
できる。
【００２０】又、入出力回路１３，１４及び内部論理回
路１１にそれぞれ対応してコンデンサＣ１０〜Ｃ１２を
設けたので、個々の回路によって発生したノイズをこの
コンデンサＣ１０〜Ｃ１２の充放電によって吸収させる
ことができるため、他の回路にノイズが伝搬されること
を防止することができる。更に、信号線１２と両電圧電
源線１９Ｂ，２０Ｂ間及び信号線１２と両電圧電源線１
９Ｃ，２０Ｃとの間にダイオードＤ１１〜Ｄ１４をそれ
ぞれ接続したので、入出力端子１６，１７に静電気によ
って過剰な電位が発生してもこのダイオードＤ１１〜Ｄ
１４によって過剰な電位を相殺することができ、入出力
回路１３，１４の静電破壊を防止することができる。
路１１にそれぞれ対応してコンデンサＣ１０〜Ｃ１２を
設けたので、個々の回路によって発生したノイズをこの
コンデンサＣ１０〜Ｃ１２の充放電によって吸収させる
ことができるため、他の回路にノイズが伝搬されること
を防止することができる。更に、信号線１２と両電圧電
源線１９Ｂ，２０Ｂ間及び信号線１２と両電圧電源線１
９Ｃ，２０Ｃとの間にダイオードＤ１１〜Ｄ１４をそれ
ぞれ接続したので、入出力端子１６，１７に静電気によ
って過剰な電位が発生してもこのダイオードＤ１１〜Ｄ
１４によって過剰な電位を相殺することができ、入出力
回路１３，１４の静電破壊を防止することができる。
【００２１】ちなみに、抵抗及びコンデンサを実際には
どの様に構成しているかを説明する。尚、説明の便宜上
図５，６において前記抵抗Ｒ１０及びコンデンサＣ１０
，Ｃ１１について説明する。電源ＶＤＤ１１は縦方向に
平行に設けられた１層配線の第１金属層Ｍ１〜Ｍ４の内
、高電圧電源線１９Ｂに相当する第１金属層Ｍ１に接続
されている。そして、第１金属層Ｍ１と第２金属層Ｍ５
とはコンタクトホールＣ１によって接続されている。又
、その第１金属層Ｍ１はコンタクトホールＨ２，抵抗Ｒ
１０に相当する拡散抵抗層Ｂ１、コンタクトホールＨ３
、１層配線の第１金属層Ｍ９及びコンタクトホールＨ４
を介して横方向に配線された高電圧電源線１９Ａに相当
する横方向に配線された２層配線の第２金属層Ｍ７に接
続されている。従って、高電圧電源線ＶＤＤ１１は抵抗
Ｒ１０（抵抗層Ｂ１）を介して高電圧電源線ＶＤＤ１０
と接続されている。 又、第１金属層Ｍ１はその上方
に絶縁層を介して低電圧電源線２０Ｂに相当する横方向
に配線された２層配線の第２金属層Ｍ６が形成されてい
る。従って、この第１金属層Ｍ１と第２金属層Ｍ６との
間に形成される絶縁層にてコンデンサＣ１０が形成され
ることになる。
どの様に構成しているかを説明する。尚、説明の便宜上
図５，６において前記抵抗Ｒ１０及びコンデンサＣ１０
，Ｃ１１について説明する。電源ＶＤＤ１１は縦方向に
平行に設けられた１層配線の第１金属層Ｍ１〜Ｍ４の内
、高電圧電源線１９Ｂに相当する第１金属層Ｍ１に接続
されている。そして、第１金属層Ｍ１と第２金属層Ｍ５
とはコンタクトホールＣ１によって接続されている。又
、その第１金属層Ｍ１はコンタクトホールＨ２，抵抗Ｒ
１０に相当する拡散抵抗層Ｂ１、コンタクトホールＨ３
、１層配線の第１金属層Ｍ９及びコンタクトホールＨ４
を介して横方向に配線された高電圧電源線１９Ａに相当
する横方向に配線された２層配線の第２金属層Ｍ７に接
続されている。従って、高電圧電源線ＶＤＤ１１は抵抗
Ｒ１０（抵抗層Ｂ１）を介して高電圧電源線ＶＤＤ１０
と接続されている。 又、第１金属層Ｍ１はその上方
に絶縁層を介して低電圧電源線２０Ｂに相当する横方向
に配線された２層配線の第２金属層Ｍ６が形成されてい
る。従って、この第１金属層Ｍ１と第２金属層Ｍ６との
間に形成される絶縁層にてコンデンサＣ１０が形成され
ることになる。
【００２２】又、前記第１金属層Ｍ９には絶縁層を介し
て拡散層Ｂ２が形成されている。そして、その拡散層Ｂ
２の一端はコンタクトホールＨ５を介して１層配線の第
１金属層Ｍ１０及び低電圧電源線２０Ａに相当する横方
向に配線された２層配線の第２金属層Ｍ８に接続されて
いる。従って、この拡散層Ｂ２と第１金属層Ｍ９及び第
２金属層Ｍ１０とで前記コンデンサＣ１１が形成される
ことになる。
て拡散層Ｂ２が形成されている。そして、その拡散層Ｂ
２の一端はコンタクトホールＨ５を介して１層配線の第
１金属層Ｍ１０及び低電圧電源線２０Ａに相当する横方
向に配線された２層配線の第２金属層Ｍ８に接続されて
いる。従って、この拡散層Ｂ２と第１金属層Ｍ９及び第
２金属層Ｍ１０とで前記コンデンサＣ１１が形成される
ことになる。
【００２３】
【発明の効果】以上詳述したように本発明によれば、静
電破壊に強くノイズの影響による誤動作を防止すること
ができる優れた効果がある。
電破壊に強くノイズの影響による誤動作を防止すること
ができる優れた効果がある。
【図１】本発明の原理説明図である。
【図２】本発明にかかる半導体集積回路装置の一部を示
す電気回路図である。
す電気回路図である。
【図３】ノイズがコンデンサによって吸収されることを
説明する説明図である。
説明する説明図である。
【図４】静電気により入力回路が破壊されないことを説
明する説明図である。
明する説明図である。
【図５】抵抗及びコンデンサを実際の半導体集積回路装
置に配置接続した状態を示す平面図である。
置に配置接続した状態を示す平面図である。
【図６】抵抗及びコンデンサを実際の半導体集積回路装
置に配置接続した状態を示す一部側面図である。
置に配置接続した状態を示す一部側面図である。
【図７】従来の半導体集積回路装置を示す電気回路図で
ある。
ある。
１ 信号線
２，３ 回路
４Ａ，４Ｂ 高電圧電源線
５Ａ，５Ｂ 低電圧電源線
ＶＤＤ１，ＶＤＤ２ 高電圧電源
ＶＳＳ１，ＶＳＳ２ 低電圧電源
Ｒ１，Ｒ２ 抵抗
Ｃ１，Ｃ２ コンデンサ
Ｄ１〜Ｄ４ ダイオード
Claims (1)
- 【請求項１】 信号線（１）にて接続された複数の回
路（２，３）に対して高電圧電源（ＶＤＤ１，ＶＤＤ２
）及び低電圧電源（ＶＳＳ１，ＶＳＳ２）を供給し、両
電源（ＶＤＤ１，ＶＤＤ２，ＶＳＳ１，ＶＳＳ２）の各
電源線（４Ａ，４Ｂ，５Ａ，５Ｂ）と信号線（１）との
間に静電破壊防止用のダイオード（Ｄ１〜Ｄ４）を接続
した半導体集積回路装置において、前記複数の回路（２
，３）の高電圧電源（ＶＤＤ１，ＶＤＤ２）の電源線（
４Ａ，４Ｂ）同志及び低電圧電源（ＶＳＳ１，ＶＳＳ２
）の電源線（５Ａ，５Ｂ）同志をそれぞれノイズ低減用
の抵抗（Ｒ１，Ｒ２）を介して接続するとともに、各回
路（２，３）毎に対応した高電圧電源（ＶＤＤ１，ＶＤ
Ｄ２）の電源線（４Ａ，４Ｂ）と、低電圧電源（ＶＳＳ
１，ＶＳＳ２）の電源線（５Ａ，５Ｂ）との間にはノイ
ズ吸収用のコンデンサ（Ｃ１，Ｃ２）を接続したことを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018884A JPH04257256A (ja) | 1991-02-12 | 1991-02-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018884A JPH04257256A (ja) | 1991-02-12 | 1991-02-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04257256A true JPH04257256A (ja) | 1992-09-11 |
Family
ID=11983992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018884A Withdrawn JPH04257256A (ja) | 1991-02-12 | 1991-02-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04257256A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252089A (ja) * | 1996-03-16 | 1997-09-22 | Kaho Denshi Kofun Yugenkoshi | Ｃｍｏｓ集積回路の内部保護回路 |
| JPH10224205A (ja) * | 1996-11-04 | 1998-08-21 | Samsung Electron Co Ltd | 半導体装置のデータ出力回路 |
| US6054751A (en) * | 1996-09-18 | 2000-04-25 | Denso Corporation | Semiconductor integrated circuit |
| US7352031B2 (en) | 2002-05-28 | 2008-04-01 | Oki Electric Industry, Co., Ltd. | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
| WO2013051175A1 (ja) * | 2011-10-06 | 2013-04-11 | パナソニック株式会社 | 半導体集積回路装置 |
-
1991
- 1991-02-12 JP JP3018884A patent/JPH04257256A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252089A (ja) * | 1996-03-16 | 1997-09-22 | Kaho Denshi Kofun Yugenkoshi | Ｃｍｏｓ集積回路の内部保護回路 |
| US6054751A (en) * | 1996-09-18 | 2000-04-25 | Denso Corporation | Semiconductor integrated circuit |
| JPH10224205A (ja) * | 1996-11-04 | 1998-08-21 | Samsung Electron Co Ltd | 半導体装置のデータ出力回路 |
| US7352031B2 (en) | 2002-05-28 | 2008-04-01 | Oki Electric Industry, Co., Ltd. | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
| WO2013051175A1 (ja) * | 2011-10-06 | 2013-04-11 | パナソニック株式会社 | 半導体集積回路装置 |
| US9401602B2 (en) | 2011-10-06 | 2016-07-26 | Socionext Inc. | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242062B2 (en) | Semiconductor apparatus with improved ESD withstanding voltage | |
| KR100286859B1 (ko) | 반도체집적회로 및 그것을 사용한 회로장치 | |
| US6777755B2 (en) | Method and apparatus for creating a reliable long RC time constant | |
| JPH04257256A (ja) | 半導体集積回路装置 | |
| US10305276B2 (en) | ESD protection circuit and integrated circuit | |
| JP2004119883A (ja) | 半導体装置 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JPH0595273A (ja) | 半導体装置及びこれを用いた集積回路 | |
| US6818953B2 (en) | Protection of an integrated circuit against electrostatic discharges and other overvoltages | |
| US20050127444A1 (en) | Semiconductor integrated circuit | |
| US6628488B2 (en) | Electrostatic discharge protection circuit | |
| JPH10107235A (ja) | ゲートアレーｌｓｉの構成方法とこれを用いた回路装置 | |
| JP2940506B2 (ja) | 半導体装置 | |
| KR102407896B1 (ko) | 반도체 장치 | |
| JP3932896B2 (ja) | 半導体装置 | |
| JP2979709B2 (ja) | Ｌｓｉの入出力回路 | |
| JP3258869B2 (ja) | 集積回路の静電気保護回路 | |
| KR100325185B1 (ko) | 반도체 집적회로 | |
| JPH02192760A (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| JP3682358B2 (ja) | 集積回路の誤動作防止回路 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| JPS6031266A (ja) | 半導体装置 | |
| KR100193452B1 (ko) | 반도체 메모리 장치의 데이타 출력회로 및 그 출력방법 | |
| JPH0244153B2 (ja) | ||
| KR19980027479A (ko) | 전원단이 분리된 회로의 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |