CN103354207A - 抗esd集成soi ldmos器件单元的制作方法 - Google Patents

Abstract

本发明涉及一种抗ESD集成SOILDMOS器件单元的制作方法。现有方法制作的成SOILDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOILDMOS器件单元。本发明在芯片面积成本稍有增加条件下使集成功率与射频SOILDMOS器件具有优良的集成抗ESD自我保护功能，显著改善SOILDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。

Description

抗ESD集成SOI LDMOS器件单元的制作方法

技术领域

本发明属于半导体技术领域，涉及一种抗ESD（静电损伤）集成SOI（绝缘层上的硅）LDMOS（横向扩散金属-氧化物-半导体）器件单元的制作方法。

背景技术

SOI LDMOS器件由于其较小的体积和重量、很高的工作频率、较高的工作温度和较强的抗辐照能力、较低的成本和较高的可靠性，作为无触点功率电子开关、功率驱动器或者RF功率放大晶体管，在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子、军事和通信等技术领域中具有广泛应用。SOI CMOS VLSI工艺技术由于其工艺成熟度高、介质隔离性能好、隔离工艺较简单、便于三维集成、便于微光机电和功率与射频单片系统集成、便于提高集成密度和集成性能等优点，在VLSI制造、SOC（单片集成系统）制造、SPIC（智能功率集成电路）制造和TDIS（三维集成系统）制造等领域具有广泛应用。现有的SOI CMOS VLSI工艺制得的LDMOS器件不含有集成抗ESD结构和功能，其工艺方法如下：

1.选取抛光好的SOI圆片作为初始材料，该SOI圆片通过隐埋绝缘层完全隔离为两个半导体区，两个半导体区中厚的一个为P型，作为衬底；薄的一个为N型，作为顶层硅膜用于制作器件和电路；

2.将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面进行第二次氧化，厚度为300～500nm的氧化层，利用设计的有源区掩膜版进行第一次光刻，采用腐蚀方法去除裸露的氧化层；将裸露的顶层硅膜进行第三次氧化，部分氧化层将作为栅介质层；

3.采用化学气相淀积（CVD）方法进行多晶硅淀积形成多晶硅膜，通过离子注入方法对多晶硅进行N型重掺杂，进行高温退火，使杂质离子在多晶硅中分布均匀；利用设计的多晶硅栅极掩膜版进行第二次光刻，采用腐蚀方法去除裸露的多晶硅；

4.对顶层硅膜的上表面采用旋涂原硅酸四乙酯（TEOS）方法进行第四次氧化，采用设计的P阱掺杂掩膜版进行第三次光刻，采用腐蚀方法去除裸露的氧化层形成P阱掺杂窗口；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；

5.然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第四次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；

6.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在P阱区内形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；

7.采用设计的源区和漏区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在P阱区和N型缓冲层内分别形成源区和漏区掺杂窗口，采用离子注入方法进行源区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火(RTA)形成N型重掺杂源区；

8.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面进行第七次光刻，在重掺杂多晶硅栅极区上方形成栅极和栅场板电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源极窗口，在重掺杂漏极区上方并按照降低表面电场规则覆盖紧邻重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；

9.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。

    这些SOI LDMOS器件没有集成抗ESD结构与功能，由于其固有的MOS（金属-氧化物-半导体）结构，在封装、运输、装配及使用过程中容易引起千伏以上的高压静电。如果没有稳定二极管钳位保护，由于栅氧化层很薄而易被这种高压静电击穿造成器件永久失效。这种由于高压静电引起栅击穿所造成的器件永久性失效成为静电损伤（ESD）。目前，商业化的SOI LDMOS器件在使用中需要外接分立稳压二极管加以保护，增加系统体积、重量和成本，并降低了可靠性。

发明内容

本发明目的在于针对现有技术的不足，提供一种抗ESD集成SOI LDMOS器件单元的制作方法，从而显著改善SOI LDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。

本发明解决其技术问题所采用的技术方案包括如下步骤：

步骤(1)选取第一导电类型硅圆片，该硅圆片的一侧表面下一定深度处形成隐埋绝缘层，隐埋绝缘层将该硅圆片完全隔离为两个半导体区，两个半导体区中厚的一个作为衬底，薄的一个具有第二导电类型和一定的掺杂浓度分布，作为顶层硅膜用于制作器件和电路；其中，顶层硅膜的大于50%的区域作为制作器件的漂移区；

所述的一定深度根据实际情况而定。

步骤(2)将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面采用旋涂TEOS（原硅酸四乙酯）进行第二次氧化，氧化层厚度为300～500nm；

步骤(3)利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，在顶层硅膜上表面一侧形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能第二导电类型离子注入方法掺入第二导电类型杂质，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，在漂移区的一侧形成比漂移区掺杂浓度更高的第二导电类型区作为缓冲区；

步骤(4)利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层的初始层（包括覆盖漂移区的场氧化层）；将裸露的顶层硅膜进行第三次氧化，采用干氧氧化形成高质量的薄氧化层作为栅介质层的第一层；采用等离子增强化学汽相淀积(PECVD)氮氧化硅作为栅介质层的第二层；采用化学气相淀积方法进行多晶硅淀积形成多晶硅薄膜；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅、氮氧化硅和有源区的二氧化硅，保留下来覆盖在栅介质层和场板介质层上表面的多晶硅层构成多晶硅栅极和栅场板，多晶硅栅极和栅场板覆盖的薄介质层区为栅介质层、厚氧化层区为场氧化层初始层的一部分；

步骤(5)对顶层硅膜的上表面用旋涂TEOS的方法进行第四次氧化，采用设计的第一导电类型阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成第一导电类型阱掺杂窗口、覆盖多晶硅栅和栅场板的边墙氧化层及加厚的场氧化层；采用第一导电类型离子高能注入方法进行第一导电类型阱掺杂，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，形成与顶层硅膜掺杂类型相反的半导体区——第一导电类型阱区，第一导电类型阱区的杂质浓度峰值位于顶层硅膜上表面下方0.8微米以下，且其PN结界面附近掺杂浓度比顶层硅膜杂质浓度高1个量级以上；

步骤(6)采用设计的源区、漏区、集成抗漏区、集成抗ESD二极管区及多晶硅栅和栅场板二极管区、多晶硅栅和栅场板掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在缓冲区上表面形成漏极区掺杂窗口，第一导电类型阱区内形成源极区和集成抗ESD二极管区掺杂窗口，多晶硅栅和栅场板上表面形成多晶硅栅和栅场板掺杂窗口；其中，源极区掺杂窗口靠近栅极一侧的边缘，与第一导电类型阱区掺杂窗口靠近栅极一侧的边缘重合；集成抗ESD二极管掺杂区窗口位于第一导电类型阱区中的另一侧，且与源极区掺杂窗口的另一侧边缘保持一定距离L；然后采用离子注入方法掺入第二导电类型杂质，分别形成重掺杂漏极区、源极区、集成抗ESD二极管区、重掺杂的多晶硅栅和栅场板；采用腐蚀方法去除光刻胶，洗净烘干； 

所述的与源极区掺杂窗口的另一侧边缘保持的一定距离L根据设计规则和实际情况而定。

步骤(7)采用设计的第一导电类型阱欧姆接触区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层；在第一导电类型阱区上表面源极区和集成抗ESD二极管区距离最近的边缘之间，形成第一导电类型阱欧姆接触区掺杂窗口，且第一导电类型阱欧姆接触区掺杂窗口与源极区的掺杂窗口相接，与集成抗ESD二极管区掺杂窗口留有一定间距L1；采用离子注入方法进行第一导电类型阱欧姆接触区重掺杂，采用腐蚀方法去除光刻胶，洗净烘干，然后进行快速热退火形成第一导电类型重掺杂阱欧姆接触区；

所述的第一导电类型阱欧姆接触区掺杂窗口与集成抗ESD二极管区掺杂窗口之间的间距L1根据设计规则和实际情况而定。

步骤(8) 对顶层硅膜的上表面采用旋涂TEOS方法进行第五次氧化，采用设计的电极引线接触孔掩膜版进行第七次光刻；在重掺漏极区上方，按照降低表面电场规则覆盖紧邻重掺杂漏极区和缓冲区之间高低结的场氧化层上表面，形成漏极和漏场板电极接触孔窗口；在重掺杂多晶硅栅极和栅场板上方形成栅极和栅场板电极接触孔窗口；在重掺杂源极区和重掺杂阱欧姆接触区上表面形成源极和源电极接触孔窗口；在重掺杂抗ESD二极管区上方, 按照降低表面电场规则覆盖紧邻重掺杂阱欧姆接触区和第一导电类型阱区之间PN结的场氧化层上表面，形成抗ESD二极管电极接触孔窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属，形成金属电极引线、金属场板、金属互连线和金属压焊点；

步骤(9)在顶层硅膜的上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。

本发明方法便于采用现有SOI CMOS VLSI工艺技术来实现具有优异电学和热学性能的集成抗ESD自我保护功能的SOI LDMOS器件，在芯片面积成本稍有增加条件下使集成功率与射频SOI LDMOS器件具有优良的集成抗ESD自我保护功能。

附图说明

图1为本发明工艺流程图；

图2为本发明器件单元截面结构示意图。

具体实施方式

如图1和图2所示，抗ESD集成SOI LDMOS器件单元的制作方法，包括如下步骤：

步骤(1)选取第一导电类型硅圆片，该硅圆片的一侧表面下一定深度处形成隐埋绝缘层1，隐埋绝缘层1将该硅圆片完全隔离为两个半导体区，两个半导体区中厚的一个作为衬底2，薄的一个具有第二导电类型和一定的掺杂浓度分布，作为顶层硅膜3用于制作器件和电路；其中，顶层硅膜3的大于50%的区域作为制作器件的漂移区4；

所述的一定深度根据实际情况而定。

步骤(2)将裸露的顶层硅膜3的上表面进行第一次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面采用旋涂TEOS（原硅酸四乙酯）进行第二次氧化，氧化层厚度为300～500nm；

步骤(3)利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，在顶层硅膜3上表面一侧形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能第二导电类型离子注入方法掺入第二导电类型杂质，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，在漂移区4的一侧形成比漂移区4掺杂浓度更高的第二导电类型区作为缓冲区5；

步骤(4)利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层6的初始层（包括覆盖漂移区4的场氧化层）；将裸露的顶层硅膜进行第三次氧化，采用干氧氧化形成高质量的薄氧化层作为栅介质层7的第一层；采用等离子增强化学汽相淀积(PECVD)氮氧化硅作为栅介质层7的第二层；采用化学气相淀积方法进行多晶硅淀积形成多晶硅薄膜；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅、氮氧化硅和有源区的二氧化硅，保留下来覆盖在栅介质层和场板介质层上表面的多晶硅层构成多晶硅栅极和栅场板8，多晶硅栅极和栅场板8覆盖的薄介质层区为栅介质层7、厚氧化层区为场氧化层6初始层的一部分；

步骤(5)对顶层硅膜3的上表面用旋涂TEOS的方法进行第四次氧化，采用设计的第一导电类型阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成第一导电类型阱掺杂窗口、覆盖多晶硅栅和栅场板8的边墙氧化层9及加厚的场氧化层6；采用第一导电类型离子高能注入方法进行第一导电类型阱掺杂，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，形成与顶层硅膜掺杂类型相反的半导体区——第一导电类型阱区10，第一导电类型阱区10的杂质浓度峰值位于顶层硅膜3上表面下方0.8微米以下，且其PN结界面掺杂浓度比顶层硅膜杂质浓度高1个量级以上；

步骤(6)采用设计的源区、漏区、集成抗漏区、集成抗ESD二极管区及多晶硅栅和栅场板二极管区、多晶硅栅和栅场板8掺杂掩膜版对顶层硅膜3的上表面进行第五次光刻，在缓冲区5上表面形成漏极区掺杂窗口，第一导电类型阱区10内形成源极区和集成抗ESD二极管区掺杂窗口，多晶硅栅和栅场板8上表面形成多晶硅栅和栅场板掺杂窗口；其中，源极区掺杂窗口靠近栅极一侧的边缘，与第一导电类型阱区10掺杂窗口靠近栅极一侧的边缘重合；集成抗ESD二极管掺杂区窗口位于第一导电类型阱区10中的另一侧，且与源极区掺杂窗口的另一侧边缘保持一定距离L；然后采用离子注入方法掺入第二导电类型杂质，分别形成重掺杂漏极区11、源极区12、集成抗ESD二极管区13、重掺杂的多晶硅栅和栅场板8；采用腐蚀方法去除光刻胶，洗净烘干； 

所述的与源极区掺杂窗口的另一侧边缘保持的一定距离L根据设计规则和实际情况而定。

步骤(7)采用设计的第一导电类型阱欧姆接触区掺杂掩膜版对顶层硅膜3的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层；在第一导电类型阱区10上表面源极区12和集成抗ESD二极管区13距离最近的边缘之间，形成第一导电类型阱欧姆接触区掺杂窗口，且第一导电类型阱欧姆接触区掺杂窗口与源极区12的掺杂窗口相接，与集成抗ESD二极管区13掺杂窗口留有一定间距L1；采用离子注入方法进行第一导电类型阱欧姆接触区重掺杂，采用腐蚀方法去除光刻胶，洗净烘干，然后进行快速热退火形成第一导电类型重掺杂阱欧姆接触区14；

所述的第一导电类型阱欧姆接触区掺杂窗口与集成抗ESD二极管区13掺杂窗口之间的间距L1根据设计规则和实际情况而定。

步骤(8) 对顶层硅膜3的上表面采用旋涂TEOS方法进行第五次氧化，采用设计的电极引线接触孔掩膜版进行第七次光刻；在重掺漏极区11上方，按照降低表面电场规则覆盖紧邻重掺杂漏极区11和缓冲区5之间高低结的场氧化层上表面，形成漏极和漏场板电极接触孔窗口；在重掺杂多晶硅栅极和栅场板8上方形成栅极和栅场板电极接触孔窗口；在重掺杂源极区12和重掺杂阱欧姆接触区14上表面形成源极和源电极接触孔窗口；在重掺杂抗ESD二极管区13上方, 按照降低表面电场规则覆盖紧邻重掺杂阱欧姆接触区14和第一导电类型阱区10之间PN结的场氧化层上表面，形成抗ESD二极管电极接触孔窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属，形成金属电极引线、金属场板、金属互连线和金属压焊点；

步骤(9)在顶层硅膜3的上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。

Claims (1)

1. 抗ESD集成SOI LDMOS器件单元的制作方法，其特征在于包括如下步骤：

步骤(1)选取第一导电类型硅圆片，该硅圆片的一侧表面下一定深度处形成隐埋绝缘层，隐埋绝缘层将该硅圆片完全隔离为两个半导体区，两个半导体区中厚的一个作为衬底，薄的一个具有第二导电类型和一定的掺杂浓度分布，作为顶层硅膜用于制作器件和电路；其中，顶层硅膜的大于50%的区域作为制作器件的漂移区；

所述的步骤（1）中的一定深度根据实际情况而定；

步骤(2)将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面采用旋涂TEOS进行第二次氧化，氧化层厚度为300～500nm；

步骤(3)利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，在顶层硅膜上表面一侧形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能第二导电类型离子注入方法掺入第二导电类型杂质，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，在漂移区的一侧形成比漂移区掺杂浓度更高的第二导电类型区作为缓冲区；

步骤(4)利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层的初始层；将裸露的顶层硅膜进行第三次氧化，采用干氧氧化形成高质量的薄氧化层作为栅介质层的第一层；采用等离子增强化学汽相淀积氮氧化硅作为栅介质层的第二层；采用化学气相淀积方法进行多晶硅淀积形成多晶硅薄膜；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅、氮氧化硅和有源区的二氧化硅，保留下来覆盖在栅介质层和场板介质层上表面的多晶硅层构成多晶硅栅极和栅场板，多晶硅栅极和栅场板覆盖的薄介质层区为栅介质层、厚氧化层区为场氧化层初始层的一部分；

步骤(5)对顶层硅膜的上表面用旋涂TEOS的方法进行第四次氧化，采用设计的第一导电类型阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成第一导电类型阱掺杂窗口、覆盖多晶硅栅和栅场板的边墙氧化层及加厚的场氧化层；采用第一导电类型离子高能注入方法进行第一导电类型阱掺杂，然后采用腐蚀方法去除光刻胶，洗净烘干并高温退火，形成与顶层硅膜掺杂类型相反的半导体区——第一导电类型阱区，第一导电类型阱区的杂质浓度峰值位于顶层硅膜上表面下方0.8微米以下，且其PN结界面附近掺杂浓度比顶层硅膜杂质浓度高1个量级以上；

步骤(6)采用设计的源区、漏区、集成抗漏区、集成抗ESD二极管区及多晶硅栅和栅场板二极管区、多晶硅栅和栅场板掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在缓冲区上表面形成漏极区掺杂窗口，第一导电类型阱区内形成源极区和集成抗ESD二极管区掺杂窗口，多晶硅栅和栅场板上表面形成多晶硅栅和栅场板掺杂窗口；其中，源极区掺杂窗口靠近栅极一侧的边缘，与第一导电类型阱区掺杂窗口靠近栅极一侧的边缘重合；集成抗ESD二极管掺杂区窗口位于第一导电类型阱区中的另一侧，且与源极区掺杂窗口的另一侧边缘保持一定距离L；然后采用离子注入方法掺入第二导电类型杂质，分别形成重掺杂漏极区、源极区、集成抗ESD二极管区、重掺杂的多晶硅栅和栅场板；采用腐蚀方法去除光刻胶，洗净烘干； 

所述的步骤(6)中与源极区掺杂窗口的另一侧边缘保持的一定距离L根据设计规则和实际情况而定

步骤(7)采用设计的第一导电类型阱欧姆接触区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层；在第一导电类型阱区上表面源极区和集成抗ESD二极管区距离最近的边缘之间，形成第一导电类型阱欧姆接触区掺杂窗口，且第一导电类型阱欧姆接触区掺杂窗口与源极区的掺杂窗口相接，与集成抗ESD二极管区掺杂窗口留有一定间距L1；采用离子注入方法进行第一导电类型阱欧姆接触区重掺杂，采用腐蚀方法去除光刻胶，洗净烘干，然后进行快速热退火形成第一导电类型重掺杂阱欧姆接触区；

所述的步骤（7）中第一导电类型阱欧姆接触区掺杂窗口与集成抗ESD二极管区掺杂窗口之间的间距L1根据设计规则和实际情况而定；

步骤(8) 对顶层硅膜的上表面采用旋涂TEOS方法进行第五次氧化，采用设计的电极引线接触孔掩膜版进行第七次光刻；在重掺漏极区上方，按照降低表面电场规则覆盖紧邻重掺杂漏极区和缓冲区之间高低结的场氧化层上表面，形成漏极和漏场板电极接触孔窗口；在重掺杂多晶硅栅极和栅场板上方形成栅极和栅场板电极接触孔窗口；在重掺杂源极区和重掺杂阱欧姆接触区上表面形成源极和源电极接触孔窗口；在重掺杂抗ESD二极管区上方, 按照降低表面电场规则覆盖紧邻重掺杂阱欧姆接触区和第一导电类型阱区之间PN结的场氧化层上表面，形成抗ESD二极管电极接触孔窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属，形成金属电极引线、金属场板、金属互连线和金属压焊点；

步骤(9)在顶层硅膜的上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。

Images