CN102157434B - 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 - Google Patents
具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 Download PDFInfo
- Publication number
- CN102157434B CN102157434B CN 201110056347 CN201110056347A CN102157434B CN 102157434 B CN102157434 B CN 102157434B CN 201110056347 CN201110056347 CN 201110056347 CN 201110056347 A CN201110056347 A CN 201110056347A CN 102157434 B CN102157434 B CN 102157434B
- Authority
- CN
- China
- Prior art keywords
- top layer
- type
- window
- etching
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000012212 insulator Substances 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000009826 distribution Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 230000003139 buffering effect Effects 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 8
- 239000003518 caustics Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Abstract
本发明涉及一种具有p埋层的纵向沟道SOILIGBT器件单元的制作方法。现有方法制作的SOILIGBT器件在高温、大电流环境下急剧退化甚至失效。本发明方法采用具有隐埋p型层的SOI材料制作纵向沟道SOILIGBT器件，纵向耐压主要靠具有逆向杂质浓度分布的p型隐埋层和具有正向杂质浓度分布的n型顶层半导体形成的反向偏置pn结耗尽层承担，通过十次刻蚀以及七次氧化制作出具有p埋层的纵向沟道SOILIGBT器件单元。本发明方法有效降低器件通态电阻、通态压降和通态功耗，提高器件通态电流和工作效率，并显著改善SOILIGBT器件的性能，提高器件可靠性。
Description
技术领域
本发明属于半导体技术领域，涉及一种p埋层的纵向沟道SOI（绝缘层上的硅）LIGBT（横向绝缘栅双极晶体管）器件结构的SOI CMOS VLSI工艺实现方法。
背景技术
SOI LIGBT器件由于其较小的体积、重量，较高的工作温度和较强的抗辐照能力，较低的成本和较高的可靠性，作为无触点功率电子开关或功率驱动器在智能电力电子、高温环境电力电子、空间电力电子和交通工具电力电子等技术中具有广泛应用。SOI CMOS VLSI工艺技术由于其工艺成熟度高、介质隔离性能好、隔离工艺较简单、便于三维集成、便于微光机电和功率与射频单片系统集成、便于提高集成密度和集成性能等优点，在VLSI制造、SOC（单片集成系统）制造、SPIC（智能功率集成系统）制造和TDS（三维集成系统）制造等领域具有广泛应用。
现有SOI LIGBT器件多通过SOI CMOS VLSI技术方法，其工艺方法如下：
1.在某种掺杂类型硅圆片的一侧表面下一定深度处形成隐埋绝缘层，将该硅圆片完全隔离为两个半导体区，其中，较厚的一侧作为衬底，较薄的一侧作为顶层半导体用于制作器件和电路；
2.将抛光好的顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口、将隔离区中的顶层半导体采用LOCOS（局部氧化隔离工艺）去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将顶层半导体隔离为若干个硅岛；
3.在硅岛上相隔足够距离刻蚀出相互平行但垂直于隔离绝缘层的窗口，通过窗口掺入与顶层半导体导电类型要求相同的杂质，获得一种浓度更高的与顶层半导体导电类型相同的半导体区域作为缓冲区，并去除顶层半导体表面绝缘层；
4.将顶层半导体第二次氧化、第三次刻蚀形成相互平行且垂直于隔离绝缘层的窗口，其中一半位于缓冲区内，另一半位于缓冲区之间，在相邻的两个窗口之间形成场氧化绝缘层。进而进行薄栅氧化形成栅氧化层，淀积多晶硅，第四次刻蚀形成多晶硅栅极、场板和互连线，第五次刻蚀形成阱掺杂窗口，然后进行阱注入掺杂并高温退火推进形成与顶层半导体导电类型相反的具有一定杂质浓度分布的阱区和位于缓冲区之内的阳极区；
5.进行第六次刻蚀形成阱区内的源极区掺杂窗口，进行掺杂并退火形成与阱区和相反的源极区；
6.进行第七次刻蚀形成阱区欧姆接触掺杂窗口和阳极区欧姆接触掺杂窗口，并进行掺杂和快速退火形成这两种区域的欧姆接触重掺杂，导电类型与阱区的相同；
7.进行第八次刻蚀形成电极引线接触孔窗口，接着进行金属薄膜生长或淀积，并进行第九次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点；
8.淀积钝化层，刻蚀金属压焊点接触窗口，进行引脚压焊及封装。
这些SOI LIGBT器件采用的SOI材料多为厚隐埋氧化层、纵向掺杂类型单一的薄顶层半导体。这类SOI LIGBT器件的纵向耐压主要靠厚隐埋氧化层承担。由于氧化层的热导率非常低，厚度又很大，给这类高压、大电流、高功率器件带来严重的自加热问题和苛刻的散热条件要求，器件在使用的过程中必须安装笨重的散热器，很不利于节能降耗、保护环境；并且这类器件导通时，导电沟道位于顶层正表面，栅场板覆盖于较厚的场氧化层上，导致通态电流向漂移区正表面集中，扩展电阻大，漂移区电导调制效应不均匀，通态电阻大，通态压降高，通态电流小，而通态功耗高，器件工作效率低，温升快，不利于提高器件和系统可靠性。
发明内容
本发明目的在于针对现有技术的不足，提供一种具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法。
本发明方法包括以下步骤：
1.采用厚膜SOI圆片，中间薄的隐埋绝缘层将半导体衬底与隐埋p型层完全隔离，隐埋p型层的上表面被n型顶层半导体完全覆盖。其中，隐埋p型层具有逆向杂质浓度分布，n型顶层半导体用于制作器件和电路。
2.将抛光好的n型顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口，将隔离区中的n型顶层半导体采用DTI（深槽隔离技术）去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将n型顶层半导体隔离为多个硅岛。
3.将n型顶层半导体进行第二次氧化、第二次刻蚀形成漏极沟槽区，然后去除漏极沟槽区刻蚀窗口外的光刻胶和氧化层，并洗净烘干。
4.将n型顶层半导体进行第三次氧化、第三次刻蚀形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入n型杂质，缓冲区掺杂窗口内的掺入n型杂质的顶层半导体区域作为n型缓冲区；将n型顶层半导体表面氧化层全部去除，洗净烘干。
5.将n型顶层半导体进行第四次氧化、第四次刻蚀形成深沟槽，然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽的内壁进行第五次氧化，采用腐蚀方法去除深沟槽内壁表面的氧化层以消除机械损伤，清洗烘干。
6.对裸露的硅表面进行第六次氧化，深沟槽内壁上形成的氧化层作为纵向栅介质薄膜，顶层半导体上表面和漏极沟槽区侧壁也被氧化层覆盖；然后采用化学气相淀积（CVD）方法进行多晶硅淀积形成纵向多晶硅栅，采用化学机械抛光方法实现顶层半导体上表面平坦化，洗净烘干。
7.对n型顶层半导体进行第七次氧化，第五次刻蚀，形成多晶硅栅掺杂窗口，在多晶硅栅掺杂窗口内进行离子注入形成重掺杂的n型多晶硅，去除n型顶层半导体表面绝缘层，洗净烘干。
8.对n型顶层半导体进行第六次刻蚀，形成p阱掺杂窗口和p阳极区掺杂窗口，然后进行离子注入并高温退火推进形成与n型顶层半导体导电类型相反的p阱区和位于缓冲区之内的p阳极区。
9.进行第七次刻蚀，形成p阱区内的源极区掺杂窗口，同时形成p阳极区之内的阳极短路点掺杂窗口，进行n型重掺杂并退火形成n+源区和贯穿p型阳极区的n+阳极短路点。
10．进行第八次刻蚀形成p阱区p+欧姆接触掺杂窗口和p阳极区欧姆接触掺杂窗口，并进行p+重掺杂和快速退火形成这两种区域的p+欧姆接触重掺杂，导电类型与p阱区的相同。
11．对顶层半导体的上表面和深沟槽内壁表面进行第九次刻蚀，形成栅极和栅场板电极窗口，阴极和阴极场板电极窗口，阳极和阳极场板电极窗口，接着进行金属薄膜生长或淀积，并进行第十次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点。
12．淀积钝化层，刻蚀金属压焊点接触窗口，进行引脚压焊及封装。
本发明方法制作的具有p埋层的纵向沟道SOI LIGBT器件单元显著提高了SOI LIGBT的纵向耐压，明显减小自加热效应对器件性能的影响，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性的纵向沟道SOI LIGBT器件产品。这种产品还可以利用纵向沟道和栅场板将器件的通态电流更均匀地引入体内，有效降低器件通态电阻、通态压降和通态功耗，提高器件通态电流和工作效率。
具体实施方式
一种具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法，具体包括以下步骤：
1.采用厚膜SOI圆片，中间薄的隐埋绝缘层将半导体衬底与隐埋p型层完全隔离，隐埋p型层的上表面被n型顶层半导体完全覆盖。其中，隐埋p型层具有逆向杂质浓度分布，n型顶层半导体用于制作器件和电路。
2.将抛光好的n型顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口，将隔离区中的n型顶层半导体采用DTI（深槽隔离技术）去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将n型顶层半导体隔离为多个硅岛。
3.将n型顶层半导体进行第二次氧化、第二次刻蚀形成漏极沟槽区，然后去除漏极沟槽区刻蚀窗口外的光刻胶和氧化层，并洗净烘干。
4.将n型顶层半导体进行第三次氧化、第三次刻蚀形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入n型杂质，缓冲区掺杂窗口内的掺入n型杂质的顶层半导体区域作为n型缓冲区；将n型顶层半导体表面氧化层全部去除，洗净烘干。
5.将n型顶层半导体进行第四次氧化、第四次刻蚀形成深沟槽，然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽的内壁进行第五次氧化，采用腐蚀方法去除深沟槽内壁表面的氧化层以消除机械损伤，清洗烘干。
6.对裸露的硅表面进行第六次氧化，深沟槽内壁上形成的氧化层作为纵向栅介质薄膜，顶层半导体上表面和漏极沟槽区侧壁也被氧化层覆盖；然后采用化学气相淀积（CVD）方法进行多晶硅淀积形成纵向多晶硅栅，采用化学机械抛光方法实现顶层半导体上表面平坦化，洗净烘干。
7.对n型顶层半导体进行第七次氧化，第五次刻蚀，形成多晶硅栅掺杂窗口，在多晶硅栅掺杂窗口内进行离子注入形成重掺杂的n型多晶硅，去除n型顶层半导体表面绝缘层，洗净烘干。
8.对n型顶层半导体进行第六次刻蚀，形成p阱掺杂窗口和p阳极区掺杂窗口，然后进行离子注入并高温退火推进形成与n型顶层半导体导电类型相反的p阱区和位于缓冲区之内的p阳极区。
9.进行第七次刻蚀，形成p阱区内的源极区掺杂窗口，同时形成p阳极区之内的阳极短路点掺杂窗口，进行n型重掺杂并退火形成n+源区和贯穿p型阳极区的n+阳极短路点。
10．进行第八次刻蚀形成p阱区p+欧姆接触掺杂窗口和p阳极区欧姆接触掺杂窗口，并进行p+重掺杂和快速退火形成这两种区域的p+欧姆接触重掺杂，导电类型与p阱区的相同。
11．对顶层半导体的上表面和深沟槽内壁表面进行第九次刻蚀，形成栅极和栅场板电极窗口，阴极和阴极场板电极窗口，阳极和阳极场板电极窗口，接着进行金属薄膜生长或淀积，并进行第十次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点。
12．淀积钝化层，刻蚀金属压焊点接触窗口，进行引脚压焊及封装。
Claims (1)
1.具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法，其特征在于该方法的具体步骤是：
步骤(1)采用厚膜SOI圆片，中间薄的隐埋绝缘层将半导体衬底与隐埋p型层完全隔离，隐埋p型层的上表面被n型顶层半导体完全覆盖；其中，隐埋p型层具有逆向杂质浓度分布，n型顶层半导体用于制作器件和电路；
步骤(2)将抛光好的n型顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口，将隔离区中的n型顶层半导体采用深槽隔离技术去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将n型顶层半导体隔离为多个硅岛；
步骤(3)将n型顶层半导体进行第二次氧化、第二次刻蚀形成漏极沟槽区，然后去除漏极沟槽区刻蚀窗口外的光刻胶和氧化层，并洗净烘干；
步骤(4)将n型顶层半导体进行第三次氧化、第三次刻蚀形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入n型杂质，缓冲区掺杂窗口内的掺入n型杂质的顶层半导体区域作为n型缓冲区；将n型顶层半导体表面氧化层全部去除，洗净烘干；
步骤(5)将n型顶层半导体进行第四次氧化、第四次刻蚀形成深沟槽，然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽的内壁进行第五次氧化，采用腐蚀方法去除深沟槽内壁表面的氧化层以消除机械损伤，清洗烘干；
步骤(6)对裸露的硅表面进行第六次氧化，深沟槽内壁上形成的氧化层作为纵向栅介质薄膜，顶层半导体上表面和漏极沟槽区侧壁也被氧化层覆盖；然后采用化学气相淀积方法进行多晶硅淀积形成纵向多晶硅栅，采用化学机械抛光方法实现顶层半导体上表面平坦化，洗净烘干；
步骤(7)对n型顶层半导体进行第七次氧化，第五次刻蚀，形成多晶硅栅掺杂窗口，在多晶硅栅掺杂窗口内进行离子注入形成重掺杂的n型多晶硅，去除n型顶层半导体表面绝缘层，洗净烘干；
步骤(8)对n型顶层半导体进行第六次刻蚀，形成p阱掺杂窗口和p阳极区掺杂窗口，然后进行离子注入并高温退火推进形成与n型顶层半导体导电类型相反的p阱区和位于缓冲区之内的p阳极区；
步骤(9)进行第七次刻蚀，形成p阱区内的源极区掺杂窗口，同时形成p阳极区之内的阳极短路点掺杂窗口，进行n型重掺杂并退火形成n+源区和贯穿p型阳极区的n+阳极短路点；
步骤(10)进行第八次刻蚀形成p阱区p+欧姆接触掺杂窗口和p阳极区欧姆接触掺杂窗口，并进行p+重掺杂和快速退火形成这两种区域的p+欧姆接触重掺杂，导电类型与p阱区的相同；
步骤(11)对顶层半导体的上表面和深沟槽内壁表面进行第九次刻蚀，形成栅极和栅场板电极窗口，阴极和阴极场板电极窗口，阳极和阳极场板电极窗口，接着进行金属薄膜生长或淀积，并进行第十次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点；
步骤(12)淀积钝化层，刻蚀金属压焊点接触窗口，进行引脚压焊及封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110056347 CN102157434B (zh) | 2011-03-10 | 2011-03-10 | 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110056347 CN102157434B (zh) | 2011-03-10 | 2011-03-10 | 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102157434A CN102157434A (zh) | 2011-08-17 |
| CN102157434B true CN102157434B (zh) | 2012-12-05 |
Family
ID=44438826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110056347 Expired - Fee Related CN102157434B (zh) | 2011-03-10 | 2011-03-10 | 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102157434B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456636A (zh) * | 2012-06-05 | 2013-12-18 | 上海华虹Nec电子有限公司 | 解决晶体管的IdVg曲线双峰现象的方法 |
| CN110571264B (zh) * | 2019-09-17 | 2023-03-24 | 重庆邮电大学 | 一种具有多通道电流栓的sa-ligbt器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191456B1 (en) * | 1998-06-26 | 2001-02-20 | Siemens Aktiengesellschaft | Lateral IGBT in an SOI configuration and method for its fabrication |
| US6191453B1 (en) * | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
| CN1851923A (zh) * | 2006-05-24 | 2006-10-25 | 杭州电子科技大学 | 集成抗esd二极管的soi ligbt器件单元 |
| CN1851904A (zh) * | 2006-05-24 | 2006-10-25 | 杭州电子科技大学 | 抗esd集成soi ligbt器件单元的工艺方法 |
| CN2914330Y (zh) * | 2006-05-24 | 2007-06-20 | 杭州电子科技大学 | 抗esd的集成soi ligbt器件单元 |
| CN101431097A (zh) * | 2008-12-11 | 2009-05-13 | 电子科技大学 | 一种薄层soi ligbt器件 |
-
2011
- 2011-03-10 CN CN 201110056347 patent/CN102157434B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191456B1 (en) * | 1998-06-26 | 2001-02-20 | Siemens Aktiengesellschaft | Lateral IGBT in an SOI configuration and method for its fabrication |
| US6191453B1 (en) * | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
| CN1851923A (zh) * | 2006-05-24 | 2006-10-25 | 杭州电子科技大学 | 集成抗esd二极管的soi ligbt器件单元 |
| CN1851904A (zh) * | 2006-05-24 | 2006-10-25 | 杭州电子科技大学 | 抗esd集成soi ligbt器件单元的工艺方法 |
| CN2914330Y (zh) * | 2006-05-24 | 2007-06-20 | 杭州电子科技大学 | 抗esd的集成soi ligbt器件单元 |
| CN101431097A (zh) * | 2008-12-11 | 2009-05-13 | 电子科技大学 | 一种薄层soi ligbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102157434A (zh) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI542018B (zh) | 帶有集成肖特基二極體的mosfet | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN102468334B (zh) | Vdmos器件及其制造方法 | |
| CN103681322B (zh) | 一种功率半导体器件及其制备方法 | |
| CN106024894B (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN104518029A (zh) | 半导体器件及其制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN101819948B (zh) | 纵向沟道soi ldmos的cmos vlsi集成制作方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN102157434B (zh) | 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN107180874A (zh) | 一种积累型的深槽超结dmos器件 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN103579236A (zh) | 横向半导体器件及其制造方法 | |
| CN100433299C (zh) | 抗esd集成soi ligbt器件单元的工艺方法 | |
| CN101901751A (zh) | 半导体元件及其制造方法 | |
| CN103354207B (zh) | 抗esd集成soi ldmos器件单元的制作方法 | |
| CN102169831B (zh) | 具有p埋层的横向沟道SOI LIGBT器件单元的制作方法 | |
| CN102157383B (zh) | 具有P埋层的SOI nLDMOS器件单元的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: HAIAN SERVICE CENTER FOR TRANSFORMATION OF SCIENTI Free format text: FORMER OWNER: HANGZHOU ELECTRONIC SCIENCE AND TECHNOLOGY UNIV Effective date: 20140618 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 310018 HANGZHOU, ZHEJIANG PROVINCE TO: 226600 NANTONG, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140618 Address after: 226600 No. 106 middle Yangtze Road, Haian County, Nantong, Jiangsu Patentee after: SERVICE CENTER OF COMMERCIALIZATION OF RESEARCH FINDINGS, HAIAN COUNTY Address before: Hangzhou City, Zhejiang province 310018 Xiasha Higher Education Park No. 2 street Patentee before: HANGZHOU DIANZI University |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 |