CN101431097A - 一种薄层soi ligbt器件 - Google Patents

一种薄层soi ligbt器件 Download PDF

Info

Publication number
CN101431097A
CN101431097A CNA2008101478195A CN200810147819A CN101431097A CN 101431097 A CN101431097 A CN 101431097A CN A2008101478195 A CNA2008101478195 A CN A2008101478195A CN 200810147819 A CN200810147819 A CN 200810147819A CN 101431097 A CN101431097 A CN 101431097A
Authority
CN
China
Prior art keywords
type
region
layer
district
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101478195A
Other languages
English (en)
Other versions
CN101431097B (zh
Inventor
乔明
罗波
廖红
蒋苓利
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN2008101478195A priority Critical patent/CN101431097B/zh
Publication of CN101431097A publication Critical patent/CN101431097A/zh
Application granted granted Critical
Publication of CN101431097B publication Critical patent/CN101431097B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄层SOI LIGBT器件，属于半导体功率器件技术领域。器件SOI层厚度为1μm～2μm，在体区与漂移区之间做有空穴势垒层，将空穴最大限度"挡"在漂移区内，从而增加漂移区中靠阴极侧的空穴浓度，降低器件导通损耗。在空穴势垒层旁还可以增加P型耗尽区，辅助耗尽N型空穴势垒层，以增强器件承受高压时的漂移区耗尽，改善器件的击穿特性。本发明具有寄生效应小、速度快、功耗低、抗辐照能力强等优点，且与标准工艺兼容。采用本发明可以制作性能优良的高压、高速、低导通损耗的LIGBT功率器件。

Description

一种薄层SOI LIGBT器件
技术领域
本发明属于半导体功率器件技术领域。
背景技术
横向绝缘栅双极型晶体管LIGBT(Lateral Insulated-Gate Bipolar Transistor)常用于高压功率驱动集成电路的输出级，以改进横向双扩散金属氧化物半导体场效应晶体管LDMOS(Lateral Double-diffused MOSFET)耐压与导通电阻之间的矛盾。SOI技术以其理想的介质隔离性能、相对简单的介质隔离工艺、寄生效应小、速度快、功耗低、集成度高、抗辐照能力强等优点，使得SOI LIGBT在高压功率集成电路领域受到了广泛的关注。
文献(1)M.Stoisiek，K.-G.Oppermann，U.Schwalke，et al.A dielectric isolatedhigh-voltage IC-technology for off-Line applications.1995 International Symposiumon Power Semiconductor Devices and ICs，Vol.7：325-329，采用3μm埋氧层、20μmSOI层的SDB材料，开发出600V高低压兼容工艺，实现深槽介质隔离的LIGBT器件，如图1所示。其中18是深槽隔离区，1是P+衬底，2是埋氧层，3是N型缓冲层，4是P+阳极，9是P型体区，16是N-漂移区，12是N+阴极，19是槽侧墙扩散P区。由于较厚的SOI层，虽采用介质隔离的SOI技术，但槽侧墙扩散P区19与N-漂移区16之间存在大面积的PN结，其并没有充分利用SOI技术的低漏电、低功耗优势；并且由于采用深槽介质隔离方式，需要进行深槽刻蚀、槽侧墙p扩散、槽填充、平坦化等额外的工艺步骤，增加了工艺成本。
文献(2)T.Nitta，S.Yanagi，T.Miyajima，et al.Wide voltage power deviceimplementation in 0.25μm SOI BiC-DMOS.2006 International Symposium on PowerSemiconductor Devices and ICs，Vol.18：341-344，采用1.5μm埋氧层和5μm SOI层实现LIGBT，如图2所示。其中1是P+衬底，2是埋氧层，16是N-漂移区，3是N型缓冲层，4是P+阳极，5是集电极金属，6和19是场氧化层，20是N+区，7是金属前介质，10是多晶硅栅电极，17为栅氧层，12是发射极N+区，11是发射极金属，13是发射极P+区，9是P型体区。该器件虽然采用5μm SOI层，但P型体区9与N-漂移区16形成的PN结较薄层SOI技术仍增加了额外的寄生电容，且需深槽刻蚀、槽填充、平坦化等额外的工艺步骤，增加了工艺成本。
发明内容
本发明目的在于提供一种薄层SOI LIGBT器件，在薄层SOI材料上(典型厚度1μm～2μm)实现高压、高速、低导通损耗的LIGBT器件。与传统结构相比，其基于薄层SOI技术，进一步降低了传统厚层SOI器件的寄生效应，从而具有更低的漏电流。由于SOI层较薄，其可采用常规硅局部氧化(LOCal Oxidation ofSilicon)工艺实现器件的介质隔离，亦可采用浅槽隔离技术；与深槽介质隔离相比，改善了工艺的兼容性。器件在体区与漂移区之间具有空穴势垒层，将空穴最大限度“挡”在漂移区内，从而增加漂移区中靠阴极侧的空穴浓度，降低了器件导通损耗。在空穴势垒层旁做有P型辅助耗尽层，辅助耗尽N型空穴势垒层，以增强器件承受高压时的漂移区耗尽，改善器件的击穿特性。
本发明提供的一种薄层SOI LIGBT器件，如图3所示，包括：衬底1，埋氧层2，N型缓冲层3，P+阳极区4，阳极金属5，场氧区6，金属前介质7，N型空穴势垒层8，P型体区9，多晶硅栅极10，阴极金属11，阴极N+区12，阴极P+区13，P型区14，N-漂移区16和栅氧层17。所述衬底1的上面是埋氧层2，所述埋氧层2上面是厚度为1μm～2μm的SOI层；所述SOI层一侧是N型缓冲层3，N型缓冲层3的上面是P+阳极区4，P+阳极区4的上面是阳极金属5；所述SOI层另一侧是P型区14；P型区14和N型缓冲层3之间是N型空穴势垒层8、P型体区9和N-漂移区16，其中：N-漂移区16与N型缓冲层3相连，P型体区9与P型区14相连，N型空穴势垒层8位于P型体区9和N-漂移区16之间；N-漂移区16的上面是场氧区6；N型空穴势垒层8和部分P型体区9的上面是栅氧层17，栅氧层17和部分场氧区6的上面是多晶硅栅极10；部分P型区14的上面是阴极P+区13，另一部分P型区14和另一部分P型体区9的上面是阴极N+区12；阴极N+区12和阴极P+区13的上面是阴极金属11；多晶硅栅极10和大部分场氧区6的上面且在阳极金属5和阴极金属11之间的是金属前介质7。
上述技术方案中，所述N型空穴势垒层8其掺杂浓度大于N-漂移区16的掺杂浓度。
本发明提供的薄层SOI LIGBT器件中，还可以增加一层P型耗尽区15，所述P型耗尽区15位于所述N型空穴势垒层8和P型体区9的下面，与埋氧层2相连，如图5所示。
本发明提供的薄层SOI LIGBT器件中，还可以增加一层P型耗尽区15，所述P型耗尽区15与N型空穴势垒层8相间构成，且N型空穴势垒层8和P型耗尽区15均与P型体区9和N-漂移区16相连，如图6所示。
本发明的工作原理：
本发明提供的一种薄层SOI LIGBT功率器件。器件SOI层较薄，可以进一步降低传统厚层器件的寄生效应，提高器件的开关速度，避免闩锁效应。在体区与漂移区之间做有N型空穴势垒层，将空穴最大限度“挡”在漂移区内，从而增加漂移区中靠阴极侧的空穴浓度，降低器件导通损耗。这里以高压N沟道LIGBT为例(如图3)，说明本发明的工作原理。
在器件导通时，即加在多晶硅栅极10上的电压大于器件阈值电压时，N沟道反型层形成，器件开启。P型体区9与N-漂移区16间做有N型空穴势垒层8，N型空穴势垒层8浓度高于N-漂移区16浓度，N型空穴势垒层8与N-漂移区16间所形成的NN-结的内建势作用，形成阻碍空穴从阳极区向阴极区运动的场，因此P+阳极区4注入空穴至N-漂移区16，由于N型空穴势垒层8的作用，将P+阳极区4注入的空穴最大限度“挡”在漂移区内，增加了N-漂移区16中靠阴极侧的空穴浓度，如图4所示。由于载流子浓度的增加，使得N沟道LIGBT的导通损耗降低。
在器件关断时，空穴势垒层8旁边的P型耗尽区15能辅助耗尽N型空穴势垒层8，以降低P型体区9和N型空穴势垒层8间所形成的冶金结的电场峰值，从而改善器件的击穿特性。
本发明的另一个优点是采用薄层SOI材料。与传统PN结隔离的体硅技术相比，其具有更小的寄生效应，更高的工作频率，且器件避免了闩锁现象的发生。而与文献1和2厚层SOI器件相比，本发明采用小于2μm的SOI厚度，这一结构特点使得薄层SOI器件具有寄生效应小、速度快、功耗低、抗辐照能力强等诸多优点，并且与标准工艺兼容，不需要深槽介质隔离，工艺简单。采用硅局部氧化工艺或浅槽隔离技术实现器件的高低压兼容，降低了工艺难度及成本。
综上所述，本发明提供一种薄层SOI LIGBT器件，在薄层SOI材料上实现高压低导通损耗LIGBT器件。与传统结构相比，其基于薄层SOI技术，进一步降低了传统厚层SOI器件的寄生效应，从而具有更低的漏电流。由于SOI层较薄，其可采用常规LOCOS工艺实现器件的介质隔离，亦可采用浅槽隔离技术；与深槽介质隔离相比，改善了工艺的兼容性。器件在体区与漂移区之间做有空穴势垒层，将空穴最大限度“挡”在漂移区内，从而增加漂移区中靠阴极侧的空穴浓度，降低了器件导通损耗。在空穴势垒层旁做有P型辅助耗尽层，辅助耗尽N型空穴势垒层，以增强器件承受高压时的漂移区耗尽，改善器件的击穿特性。
附图说明
图1是现有基于20μm厚层SOI的LIGBT器件结构示意图。
其中1是P+衬底，2是埋氧层，3是N型缓冲层，4是P+阳极，16是N-漂移区，12是N+阴极，9是P型体区
图2是现有基于5μm厚层SOI的LIGBT器件结构示意图。
其中5是集电极金属，6和19是场氧化层，20是N+区，7是金属前介质，10是多晶硅栅电极，17为栅氧层，12是发射极N+区，11是发射极金属，13是发射极P+区。
图3是本发明提供的薄层SOI LIGBT器件结构示意图。
其中8是N型空穴势垒层。
图4是有无N型空穴势垒层8时的漂移区空穴浓度比较示意图。其中图4(a)是有N型空穴势垒层8时的漂移区空穴浓度示意图，图4(b)是没有N型空穴势垒层8时的漂移区空穴浓度示意图。
图5是本发明的另一种薄层SOI LIGBT结构示意图。其中15是P型耗尽区。
图6是本发明的又一种薄层SOI LIGBT结构示意图。其中15是P型耗尽区。
具体实施方式
采用本发明的薄层SOI LIGBT，可以得到性能优良的高压、高速、低导通损耗的功率器件，满足150～250V PDP行驱动IC、600V开关电源IC等对驱动级高压、大电流、低导通损耗的要求。
本发明提供的一种薄层SOI LIGBT器件，如图3所示，包括：衬底1，埋氧层2，N型缓冲层3，P+阳极区4，阳极金属5，场氧区6，金属前介质7，N型空穴势垒层8，P型体区9，多晶硅栅极10，阴极金属11，阴极N+区12，阴极P+区13，P型区14，N-漂移区16和栅氧层17。所述衬底1的上面是埋氧层2，所述埋氧层2上面是厚度为1μm～2μm的SOI层；所述SOI层一侧是N型缓冲层3，N型缓冲层3的上面是P+阳极区4，P+阳极区4的上面是阳极金属5；所述SOI层另一侧是P型区14；P型区14和N型缓冲层3之间是N型空穴势垒层8、P型体区9和N-漂移区16，其中：N-漂移区16与N型缓冲层3相连，P型体区9与P型区14相连，N型空穴势垒层8位于P型体区9和N-漂移区16之间；N-漂移区16的上面是场氧区6；N型空穴势垒层8和部分P型体区9的上面是栅氧层17，栅氧层17和部分场氧区6的上面是多晶硅栅极10；部分P型区14的上面是阴极P+区13，另一部分P型区14和另一部分P型体区9的上面是阴极N+区12；阴极N+区12和阴极P+区13的上面是阴极金属11；多晶硅栅极10和大部分场氧区6的上面且在阳极金属5和阴极金属11之间的是金属前介质7。
上述技术方案中，所述N型空穴势垒层8其掺杂浓度大于N-漂移区16的掺杂浓度。
本发明提供的薄层SOI LIGBT器件中，还可以增加一层P型耗尽区15，所述P型耗尽区15位于所述N型空穴势垒层8和P型体区9的下面，与埋氧层2相连，如图5所示。
本发明提供的薄层SOI LIGBT器件中，还可以增加一层P型耗尽区15，所述P型耗尽区15与N型空穴势垒层8相间构成，且N型空穴势垒层8和P型耗尽区15均与P型体区9和N-漂移区16相连，如图6所示。
本发明所提供的薄层SOI LIGBT功率器件可以是N沟道LIGBT器件，也可以是P沟道LIGBT器件。

Claims (3)

1、一种薄层SOI LIGBT器件，包括：衬底(1)，埋氧层(2)，N型缓冲层(3)，P+阳极区(4)，阳极金属(5)，场氧区(6)，金属前介质(7)，N型空穴势垒层(8)，P型体区(9)，多晶硅栅极(10)，阴极金属(11)，阴极N+区(12)，阴极P+区(13)，P型区(14)，N-漂移区(16)和栅氧层(17)；
所述衬底(1)的上面是埋氧层(2)，所述埋氧层(2)上面是厚度为1μm～2μm的SOI层；所述SOI层一侧是N型缓冲层(3)，N型缓冲层(3)的上面是P+阳极区(4)，P+阳极区(4)的上面是阳极金属(5)；所述SOI层另一侧是P型区(14)；P型区(14)和N型缓冲层(3)之间是N型空穴势垒层(8)、P型体区(9)和N-漂移区(16)，其中：N-漂移区(16)与N型缓冲层(3)相连，P型体区(9)与P型区(14)相连，N型空穴势垒层(8)位于P型体区(9)和N-漂移区(16)之间；N-漂移区(16)的上面是场氧区(6)；N型空穴势垒层(8)和部分P型体区(9)的上面是栅氧层(17)，栅氧层(17)和部分场氧区(6)的上面是多晶硅栅极(10)；部分P型区(14)的上面是阴极P+区(13)，另一部分P型区(14)和另一部分P型体区(9)的上面是阴极N+区(12)；阴极N+区(12)和阴极P+区(13)的上面是阴极金属(11)；多晶硅栅极(10)和大部分场氧区(6)的上面且在阳极金属(5)和阴极金属(11)之间的是金属前介质(7)。
2、根据权利1所述的薄层SOI LIGBT器件，其特征在于，所述N型空穴势垒层(8)和P型体区(9)的下面与埋氧层(2)之间还具有一层P型耗尽区(15)。
3、根据权利1所述的薄层SOI LIGBT器件，其特征在于，所述P型体区(9)和N-漂移区(16)之间还具有一层P型耗尽区(15)，所述P型耗尽区(15)与N型空穴势垒层(8)相间构成，且N型空穴势垒区(8)和P型耗尽区(15)均与P型体区(9)和N-漂移区(16)相连。
CN2008101478195A 2008-12-11 2008-12-11 一种薄层soi ligbt器件 Expired - Fee Related CN101431097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101478195A CN101431097B (zh) 2008-12-11 2008-12-11 一种薄层soi ligbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101478195A CN101431097B (zh) 2008-12-11 2008-12-11 一种薄层soi ligbt器件

Publications (2)

Publication Number Publication Date
CN101431097A true CN101431097A (zh) 2009-05-13
CN101431097B CN101431097B (zh) 2010-10-13

Family

ID=40646350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101478195A Expired - Fee Related CN101431097B (zh) 2008-12-11 2008-12-11 一种薄层soi ligbt器件

Country Status (1)

Country Link
CN (1) CN101431097B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157434A (zh) * 2011-03-10 2011-08-17 杭州电子科技大学 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法
CN102201438A (zh) * 2010-03-24 2011-09-28 株式会社东芝 半导体装置及其制造方法
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN102254902A (zh) * 2011-06-30 2011-11-23 江苏宏微科技有限公司 Igbt功率半桥模块
CN107240603A (zh) * 2017-06-07 2017-10-10 电子科技大学 一种薄soi短路阳极ligbt
CN108122963A (zh) * 2017-12-22 2018-06-05 重庆大学 一种电势控制快速横向绝缘栅双极型晶体管
CN109390395A (zh) * 2017-08-08 2019-02-26 三菱电机株式会社 半导体装置及电力变换装置
CN110473907A (zh) * 2019-08-29 2019-11-19 电子科技大学 一种超低功耗薄层高压功率器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
JP2002270844A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201438A (zh) * 2010-03-24 2011-09-28 株式会社东芝 半导体装置及其制造方法
CN102157434A (zh) * 2011-03-10 2011-08-17 杭州电子科技大学 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法
CN102157434B (zh) * 2011-03-10 2012-12-05 杭州电子科技大学 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN102254902A (zh) * 2011-06-30 2011-11-23 江苏宏微科技有限公司 Igbt功率半桥模块
CN107240603A (zh) * 2017-06-07 2017-10-10 电子科技大学 一种薄soi短路阳极ligbt
CN109390395A (zh) * 2017-08-08 2019-02-26 三菱电机株式会社 半导体装置及电力变换装置
CN109390395B (zh) * 2017-08-08 2021-10-29 三菱电机株式会社 半导体装置及电力变换装置
CN108122963A (zh) * 2017-12-22 2018-06-05 重庆大学 一种电势控制快速横向绝缘栅双极型晶体管
CN110473907A (zh) * 2019-08-29 2019-11-19 电子科技大学 一种超低功耗薄层高压功率器件

Also Published As

Publication number Publication date
CN101431097B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN101431097B (zh) 一种薄层soi ligbt器件
CN100568534C (zh) 具有栅极场板的薄膜soi厚栅氧功率器件
CN104538446B (zh) 一种双向mos型器件及其制造方法
CN101419981A (zh) 一种槽栅soi ligbt器件
CN107808899B (zh) 具有混合导电模式的横向功率器件及其制备方法
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN102148240A (zh) 一种具有分裂阳极结构的soi-ligbt器件
CN108122963B (zh) 一种电势控制快速横向绝缘栅双极型晶体管
CN108807505A (zh) 一种碳化硅mosfet器件及其制造方法
CN110504308B (zh) 一种高速低损耗的多槽栅高压功率器件
CN101431096A (zh) 一种soi ligbt器件
CN107180865A (zh) 一种低噪声低损耗绝缘栅双极型晶体管
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN109103240A (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
CN210805778U (zh) 一种SiC-MOS器件结构
CN117497579B (zh) 碳化硅igbt的结构、制造方法及电子设备
CN117476774B (zh) 垂直型碳化硅晶体管的结构、制造方法及电子设备
CN102064192B (zh) 一种soi横向绝缘栅双极型晶体管器件
CN109065608A (zh) 一种横向双极型功率半导体器件及其制备方法
CN105633140B (zh) 一种双层部分soi ligbt器件及其制造方法
CN107768434A (zh) 一种双向igbt及其制造方法
CN106941115B (zh) 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管
CN115425065A (zh) 一种碳化硅igbt器件及其制造方法
CN212967710U (zh) 一种npn三明治栅结构的沟槽mosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20121211