CN102244092A - 一种横向高压功率半导体器件的结终端结构 - Google Patents

一种横向高压功率半导体器件的结终端结构 Download PDF

Info

Publication number
CN102244092A
CN102244092A CN2011101663126A CN201110166312A CN102244092A CN 102244092 A CN102244092 A CN 102244092A CN 2011101663126 A CN2011101663126 A CN 2011101663126A CN 201110166312 A CN201110166312 A CN 201110166312A CN 102244092 A CN102244092 A CN 102244092A
Authority
CN
China
Prior art keywords
drift region
type drift
type
curvature
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101663126A
Other languages
English (en)
Other versions
CN102244092B (zh
Inventor
乔明
温恒娟
胡曦
王猛
庄翔
周锌
何逸涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN2011101663126A priority Critical patent/CN102244092B/zh
Publication of CN102244092A publication Critical patent/CN102244092A/zh
Application granted granted Critical
Publication of CN102244092B publication Critical patent/CN102244092B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种横向高压功率半导体器件的结终端结构，属于半导体功率器件技术领域。通过将横向高压功率半导体器件的曲率终端部分的N型漂移区长度缩短，使得N型漂移区与P-well区间隔一定距离，间隔部分以P型衬底代替，相当于引入P型衬底的附加电荷，使得原来的P-well区与N型漂移区构成的pn结处的电场峰值降低，同时在P型衬底与N型漂移区构成的pn结处引入新的电场峰值，而且增大了曲率终端的曲率半径，避免电力线的过于集中，提高器件的击穿电压。其中N型漂移区表面还可与表面RESURF结构或超结结构相结合。本发明可以减小器件曲率终端的宽度，节约器件版图面积，并且与CMOS工艺相兼容，利用本发明可制作性能优良的高压、高速、低导通损耗的横向高压功率器件。

Description

一种横向高压功率半导体器件的结终端结构
技术领域
本发明属于半导体功率器件技术领域，涉及一种横向高压功率半导体器件的结终端结构。
背景技术
高压功率集成电路的发展离不开可集成的横向高压功率器件。高压功率器件要求具有高的击穿电压，低的导通电阻，低的开关损耗。横向高压功率器件实现高的击穿电压要求其用于承担耐压的漂移区具有低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。MOS类器件的比导通电阻与器件耐压的矛盾关系限制了该类器件在高压大电流领域的应用。横向高压功率器件通常为闭合结构，包括圆形结构、跑道型结构及叉指状结构等。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线在小曲率半径处会发生集中，器件整体容易在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。为了减小曲率效应，常常采用增大直道部分和叉指直线型部分的宽度，来增大弯道部分和叉指指尖部分的曲率半径，或者器件直道部分和叉指直线型部分采用常规结构，在小曲率半径处增大曲率半径，形成“哑铃”状结构，但是以上通过增大弯道部分和叉指指尖部分曲率半径的做法都会占用较大的芯片面积，从而带来不必要的器件版图面积浪费，导致器件比导通电阻的增大。
发明内容
本发明针对现有小曲率半径结终端的横向高压功率半导体器件的曲率终端处曲率半径小、电场线容易集中、曲率端局部电场大、易发生提前雪崩击穿的问题，提出一种新型的横向高压功率半导体器件的结终端结构，该结构能偶提高横向高压功率半导体器件的曲率部分的耐压能力，同时不会占用较大的芯片面积。
本发明技术方案为：
一种横向高压功率半导体器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构。
所述直线结终端结构如图2所示，与横向高压功率半导体器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P形衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的上层具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。
所述曲率结终端结构如图3所示，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5。与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP。
本发明的工作原理可以描述如下：
如图1所示，器件终端结构包括漏极1、N漂移区2、P衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+7、源极P+8。器件结构可以分为两部分来描述，包括直线结终端结构(如图2所示)和曲率结终端结构(如图3所示)。直线结终端结构与横向高压功率半导体器件有源区结构相同，P-well区6与N漂移区2相连，当漏极施加高电压时，P-well区6与N型漂移区2所构成的pn结冶金结面开始耗尽，轻掺杂N型漂移区2的耗尽区将主要承担耐压，电场峰值出现在P-well区6与N型漂移区2所构成的pn结冶金结面。如果器件的曲率结终端结构采用传统结构，如图4所示，会由于曲率效应造成在高掺杂P-well区6与轻掺杂N型漂移区2所构成的曲率pn结冶金结面的电力线高度集中，使得P-well区6与N型漂移区2所构成的pn结冶金结面处的电场峰值很快达到硅的临界电场值，导致器件提前发生雪崩击穿。故本发明在曲率结终端结构中采用图3所示的结构，解决高掺杂P-well区6与轻掺杂N型漂移区2所构成的pn结曲率冶金结面的电力线高度集中造成器件发生提前雪崩击穿的问题。图3中，高掺杂P-well区6与轻掺杂P型衬底3相连，轻掺杂P型衬底3与轻掺杂N型漂移区2相连，高掺杂P-well区6与轻掺杂N型漂移区2的距离为LP。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底3与轻掺杂N型漂移区2相连，代替了高掺杂P-well区6与轻掺杂N型漂移区2所构成的pn结冶金结面，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又与N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3接触处增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。
P-well区6与N漂移区2的距离LP对器件的耐压有影响，需要优化设计。P-well区6与N型漂移区2的距离LP如果太小，不能有效缓解源极指尖部分的曲率效应(如图5(b)所示)，会使器件提早击穿；LP如果太大会使得承受耐压的N型漂移区太小(如图5(d)所示)，也无法获得高的击穿电压。因此，优化的LP对器件耐压的设计至关重要。图5是不同的LP长度的器件源极指尖部分结构示意图，其中带箭头虚线表示电力线，电力线越密代表电场值越大；粗实线表示冶金结面。图5(a)所示P-well区6与N型漂移区2的距离LP为0μm时，曲率效应会比较严重，电力线集中在P-well区6与N漂移区2所构成的pn结冶金结面，导致电场很快达到硅的临界击穿电场，器件过早发生雪崩击穿。P-well区6与N型漂移区2的距离LP较小时如图5(b)所示，曲率效应会比图5(a)所示的结果有所改善，但是仍然会由于高掺杂P-well区6与N型漂移区2所构成的pn结冶金结面的电力线的集中导致器件提前发生雪崩击穿。P-well区6与N型漂移区2的距离LP较大时如图5(d)所示，曲率效应的影响几乎可以忽略，但是承担部分耐压的轻掺杂N漂移区2耗尽区长度过小，也会导致器件的耐压较低。P-well区6与N型漂移区2的距离LP需要优化的长度(如图5(c)所示)，通过引入合适长度的轻掺杂P型衬底3，将高掺杂P-well区6和轻掺杂N型漂移区2构成的小曲率半径冶金结变为轻掺杂P型衬底3和轻掺杂N型漂移区2构成的冶金结。由于曲率半径的增加，可降低小曲率结的电场集中；并在同等偏置电压下，由于轻掺杂P型衬底3的引入，使得衬底参与了耐压，可进一步降低冶金结处的电场峰值，从而提高器件曲率结终端的击穿电压。
需要说明的是，曲率结终端结构中P-well区6与N型漂移区2之间的距离LP的具体取值范围可在数微米至数十微米之间。LP的具体优化取值跟器件的耐压指标和N型漂移区2的掺杂浓度相关，通常情况下，若器件的耐压要求在100～200伏之间，则LP的具体优化取值在10微米以下；若器件的耐压要求在600伏以上，则LP的具体优化取值在25～35微米之间。
图6是对不同LP长度对器件耐压影响的仿真，分别采用直角坐标系和圆柱坐标系。图6(a)是仿真器件结构，图6(b)是仿真结果数据曲线。由图6(b)可以看出，在直角坐标系下，漂移区浓度一定时，随着LP长度的增加，器件击穿电压是降低的。原因是采用直角坐标系仿真，器件结构没有曲率效应，随着LP长度的增加，漂移区2是减小的，即用于承担耐压的有效区域是减小的，所以击穿电压会降低。如果采用圆柱坐标系仿真，以源极P+接触区8为圆心，器件结构有曲率效应。由图6(b)可以看出，随着LP长度的增加，器件击穿电压是先增高后降低的，这样的结果与上述图5的分析结果是一致的。进一步的，在直角坐标系下，N型漂移区2浓度为2e15cm-3的器件在LP长度较小时比N型漂移区2浓度为3e15cm-3的器件击穿电压要小，因为在N型漂移区2提供足够大的耗尽区的情况下，N型漂移区2浓度为3e15cm-3的器件比N型漂移区2浓度为2e15cm-3的器件的电场值大，会使得击穿电压大。但是在LP长度较大时，N型漂移区2浓度为3e15cm-3的器件比N型漂移区2浓度为2e15cm-3的器件的电场峰值大，更容易使N型漂移区2全耗尽，使得器件提前击穿。在圆柱坐标系下，N型漂移区2浓度较小的可以一定程度上缓解曲率部分的电场集中问题，可以获得较大的击穿电压。
本发明具有以下有益效果：
本发明通过将横向高压功率半导体器件的结终端结构中曲率终端结构的N型漂移区2长度缩短，使得N型漂移区2与P-well区6间隔一定距离LP，间隔部分以轻掺杂P型衬底3代替，相当于引入轻掺杂P型衬底3的附加电荷，使得原来的高掺杂P-well区6与轻掺杂N漂移区2构成的pn结处的电场峰值降低，同时在轻掺杂P型衬底3与N型漂移区2构成的pn结处引入新的电场峰值，而且增大了曲率终端结构的曲率半径，避免电力线的过于集中，提高器件的击穿电压。采用本发明横向高压功率半导体器件的结终端结构可以减小器件曲率终端的宽度，节约器件版图面积，并且与CMOS工艺相兼容。因此利用本发明可以制作各种性能更加优良的高压、高速、低导通损耗的可集成横向高压功率器件。
附图说明
图1为采用本发明高压结终端技术的器件指尖部分三维结构示意图。
图2为器件指尖直线型部分三维结构示意图。
图3为采用本发明高压结终端技术的器件指尖曲率部分三维结构示意图。
图4为采用传统结构的器件指尖曲率部分三维结构示意图。
图5为不同LP长度的器件源极指尖部分结构示意图。其中(a)为高掺杂P-well区6与轻掺杂N型漂移区2的距离LP为0μm的器件源极指尖部分结构及电场分布示意图；(b)为高掺杂P-well区6与轻掺杂N型漂移区2的距离LP较小的器件源极指尖部分结构及电场分布示意图；(c)为高掺杂P-well区6与轻掺杂N型漂移区2的距离LP适中的器件源极指尖部分结构及电场分布示意图；(d)为高掺杂P-well区6与轻掺杂N型漂移区2的距离LP较大的器件源极指尖部分结构及电场分布示意图；带箭头虚线表示电场线，粗实线代表冶金结面。
图6为仿真不同LP长度对器件耐压影响。其中(a)为仿真器件结构图；(b)为采用圆柱坐标和直角坐标对不同LP长度的器件结构仿真；器件N型漂移区2总长度为60μm、掺杂浓度分别为2e15cm-3和3e15cm-3。
图7为本发明提供的横向高压功率半导体器件的结终端结构中N型漂移区2为双重RESURF结构的器件剖面示意图。其中(a)为器件直线结终端结构中N型漂移区2为双重RESURF结构的器件剖面示意图；(b)为器件曲率结终端结构中N型漂移区2为双重RESURF结构的器件剖面示意图。
图8为本发明提供的横向高压功率半导体器件的结终端结构中N型漂移区2为三重RESURF结构的器件剖面示意图。其中(a)为器件直线结终端结构中N型漂移区2为三重RESURF结构的器件剖面示意图；(b)为器件曲率结终端结构中N型漂移区2为三重RESURF结构的器件剖面示意图。
图9为本发明提供的横向高压功率半导体器件的结终端结构中N型漂移区2为横向变化掺杂结构的器件剖面示意图。其中(a)为器件直线结终端结构中N型漂移区2为横向变化掺杂结构的器件剖面示意图；(b)为器件曲率结终端结构中N型漂移区2为横向变化掺杂结构的器件剖面示意图。
图10为本发明提供的横向高压功率半导体器件的结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图。其中(a)为器件直线结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；(b)为器件曲率结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图。
图11为本发明提供的横向高压功率半导体器件的结终端结构中N型漂移区2为横向表面超结结构的器件剖面示意图。
图12为本发明提供的横向高压功率半导体器件的结终端结构中直线结终端结构的N型漂移区2表面具有超结结构、曲率终端结构的N型漂移区2表面不具有超结结构、且离曲率终端结构最近的超结结构是P型掺杂条的器件结构示意图。其中(a)为器件结构示意图，虚线框部分为仿真结构示意图；(b)为器件表面电场分布图。
图13为本发明提供的横向高压功率半导体器件的结终端结构中直线结终端结构的N型漂移区2表面具有超结结构、曲率终端结构的N型漂移区2表面不具有超结结构、且离曲率终端结构最近的超结结构是N型掺杂条的器件结构示意图。其中(a)为器件结构示意图，虚线框部分为仿真结构示意图；(b)为器件表面电场分布图。
图14为本发明提供的横向高压功率半导体器件的结终端结构中直线结终端结构的N型漂移区2表面具有超结结构、曲率终端结构的N型漂移区2表面也具有超结结构、且离曲率终端结构最近的超结结构是P型掺杂条的器件结构示意图。其中(a)为器件结构示意图，虚线框部分为仿真结构示意图；(b)为器件表面电场分布图。
图15为本发明提供的横向高压功率半导体器件的结终端结构中直线结终端结构的N型漂移区2表面具有超结结构、曲率终端结构的N型漂移区2表面也具有超结结构、且离曲率终端结构最近的超结结构是N型掺杂条的器件结构示意图。其中(a)为器件结构示意图，虚线框部分为仿真结构示意图；(b)为器件表面电场分布图。
具体实施方式
一种横向高压功率半导体器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构。
所述直线结终端结构如图2所示，与横向高压功率半导体器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P形衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的上层具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。
所述曲率结终端结构如图3所示，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5。与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP。
上述技术方案提供的横向高压功率半导体器件的结终端结构，其中N型漂移区2表面可与现有各种表面RESURF结构或超结结构相结合，形成不同的横向高压功率半导体器件的结终端结构。
例如：在前述技术方案中，在器件直线终端结构和曲率终端结构的N型漂移区2表面引入p型掺层9，形成双重RESURF结构(如图7所示)，这样可进一步优化器件表面电场和降低器件比导通电阻。其中N型漂移区2表面引入的p型掺层9可采用线性变掺杂技术：越靠近漏极N+接触区1，其掺杂浓度越大(如图9所示)。
又例如：在前述技术方案中，在器件直线终端结构和曲率终端结构的N型漂移区2内部引入p型掺层9，形成双重RESURF结构(如图8所示)，这样可进一步优化器件表面电场和降低器件比导通电阻。
又例如：在前述技术方案中，在器件直线终端结构和曲率终端结构的N型漂移区2表面引入纵向超结结构(如图10所示)，其中纵向超结结构由纵向分布的N型掺杂条11和P型掺杂条10构成、且N型掺杂条10和P型掺杂条11的位置可互换。
再例如：在前述技术方案中，在器件直线终端结构和曲率终端结构的N型漂移区2表面引入横向超结结构(如图11所示)，其中横向超结结构由横向分布的N型掺杂条11和P型掺杂条10构成、且N型掺杂条11和P型掺杂条10的位置可互换。
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以图11为实施例，对本发明进行进一步详细说明。
图11所示器件结构为N型漂移区2表面具有超结结构的器件结构图。超结结构由相间排列的P型掺杂条10和N型掺杂条11组成，超结结构的存在为器件开态时提供低阻电流通路，关态时又保持高的器件耐压，很好的优化了器件比导通电阻和击穿电压的关系。器件直线终端结构和曲率终端结构的N型漂移区2表面超结结构P型掺杂条10和N掺杂型条11的排列方式的差异，会导致器件表面电场分布情况的不同，进而影响器件的击穿电压。
图12和图13表示器件直线终端结构的N型漂移区2表面具有超结结构、曲率终端结构的N型漂移区2表面没有超结结构的剖面的示意图及其表面电场分布图。
图12中离曲率终端结构最近的超结结构是P型掺杂条10，图13中离曲率终端结构最近的超结结构是N型掺杂条11。
图12中的直线终端结构的N型漂移区2表面具有沿Y方向的超结结构N型掺杂条11和P型掺杂条10，P型掺杂条10与N型漂移区2及N型掺杂条11分别构成pn结，在沿X方向曲率终端结构中N型漂移区2与P型衬底3也会形成pn结，在冶金结面引入电场峰值。当漏极加高电压时，pn结耗尽层承担耐压，曲率终端主要靠轻掺杂的P型衬底3和N型漂移区2的耗尽来承担器件的偏置电压，直线终端结构主要靠超结结构P型掺杂条10和N型漂移区2及N型掺杂条11的相互耗尽来承担器件的偏置电压。从图12(b)的表面电场分布可以看出，器件具有较好的表面电场分布，因此具有较高的击穿电压。
图13中的直线终端结构的N型漂移区2表面具有沿Y方向的超结结构P型掺杂条10和N型掺杂条11，最上面的N型掺杂条11与曲率终端结构的P型衬底3及P型掺杂条10分别构成pn结，在沿X方向曲率终端结构的N型漂移区2与P型衬底3也会形成pn结，在冶金结面引入电场峰值。当漏极加高电压时，pn结耗尽承担耐压，曲率终端结构主要靠N型漂移区2和P型衬底3相互耗尽来承担器件的偏置电压。由于直线终端结构最上面为N型掺杂条11，N型条掺杂11的掺杂浓度高，致使器件由于最上面为N型掺杂条11未全耗尽时，器件表面场即达到硅的临界击穿电场，器件提前发生雪崩击穿。
比较图12和图13所示器件表面电场分布，可以通过优化场板长度、超结结构的P型掺杂条10和N型掺杂条11的参数、N型漂移区2掺杂浓度以及曲率结终端结构中的P-well区6与N型漂移区2之间的距离LP的长度等参数更好的优化器件表面电场。但是由于图12所示结构的具有大的耗尽层宽度，而图13所示的结构在器件漂移区未全耗尽就已经发生雪崩击穿，使得图12所示器件结构较图13所示结构有更高的击穿电压。
图14和图15表示直线终端和曲率终端的N型漂移区2表面均有超结结构的器件结构示意图及其表面电场分布图。图14中离曲率终端结构最近的直线终端结构的N型漂移区2表面的超结结构是P型掺杂条10，图14中离曲率终端结构最近的直线终端结构的N型漂移区2表面的超结结构是N型掺杂条11。
图14所示结构的漂移区2表面具有相间分布的N型条11和P型条10，在漏极加高电压时，超结结构N掺杂型条11和P型掺杂条10相互耗尽，为器件漂移区2表面引入电场峰值，优化器件表面电场，提高器件耐压。沿X方向曲率终端结构中的超结结构N型条11和曲率部分衬底3也构成pn结，引入电场峰值。器件表面场分布均匀，器件具有较高的耐压。
图15所示结构的漂移区2表面具有相间分布超结结构P型掺杂条10和N型掺杂条11，在漏极加高电压时，同图14所示结构一样，超结结构相互耗尽，优化器件表面电场，提高器件耐压。沿X方向曲率终端结构的超结结构N型掺杂条11和P型衬底3也构成pn结，引入新的电场峰值。但是同图13所示结构一样，由于直线终端结构的最上面(离曲率终端结构最近)为N型掺杂条11，N型掺杂条11的掺杂浓度高，致使器件由于最上面为N型掺杂条11未全耗尽时，器件表面场即达到硅的临界击穿电场，器件提前发生雪崩击穿，因此相比图14的结构，器件具有较低的击穿电压。
图14和图15结构相对于图12和13结构，在曲率终端结构的N型漂移区2表面增加超结结构，更加优化器件表面电场，有利于进一步提高器件耐压。图14所示结构比图15所示结构可以获得更高的击穿电压。

Claims (8)

1.一种横向高压功率半导体器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N+接触区(1)、N型漂移区(2)、P形衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N+接触区(7)、源极P+接触区(8)；P-well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2)，且P-well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P-well区(6)的两侧是漏极N+接触区(1)，P-well区(6)的上层具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；源极N+接触区(7)与N型漂移区(2)之间的P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；
所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极P+接触区(8)；P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；曲率结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)分别与直线结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)包围环形栅极多晶硅(4)和环形栅氧化层(5)；与“直线结终端结构中的P-well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P-well区(6)与N型漂移区(2)不相连且相互间距为LP。
2.根据权利要求1所述的横向高压功率半导体器件的结终端结构，其特征在于，所述曲率结终端结构中的P-well区(6)与N型漂移区(2)之间的距离LP的具体取值范围在数微米至数十微米之间。
3.根据权利要求1或2所述的横向高压功率半导体器件的结终端结构，其特征在于，在器件直线终端结构和曲率终端结构的N型漂移区(2)表面引入p型掺层(9)，形成双重RESURF结构。
4.根据权利要求3所述的横向高压功率半导体器件的结终端结构，其特征在于，所述p型掺层(9)采用线性变掺杂技术：越靠近漏极N+接触区(1)，其掺杂浓度越大。
5.根据权利要求1或2所述的横向高压功率半导体器件的结终端结构，其特征在于，在器件直线终端结构和曲率终端结构的N型漂移区(2)内部引入p型掺层(9)，形成双重RESURF结构。
6.根据权利要求1或2所述的横向高压功率半导体器件的结终端结构，其特征在于，在器件直线终端结构和曲率终端结构的N型漂移区(2)表面引入纵向超结结构，其中纵向超结结构由纵向分布的N型掺杂条(11)和P型掺杂条(10)构成、且N型掺杂条(10)和P型掺杂条(11)的位置可互换。
7.根据权利要求1或2所述的横向高压功率半导体器件的结终端结构，其特征在于，在器件直线终端结构的N型漂移区(2表面引入横向超结结构，其中横向超结结构由横向分布的N型掺杂条(11)和P型掺杂条(10)构成、且N型掺杂条(11)和P型掺杂条(10)的位置可互换。
8.根据权利要求7所述的横向高压功率半导体器件的结终端结构，其特征在于，在器件曲率终端结构的N型漂移区(2)表面引入横向超结结构，其中横向超结结构由横向分布的N型掺杂条(11)和P型掺杂条(10)构成、且N型掺杂条(11)和P型掺杂条(10)的位置可互换。
CN2011101663126A 2011-06-20 2011-06-20 一种横向高压功率半导体器件的结终端结构 Expired - Fee Related CN102244092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101663126A CN102244092B (zh) 2011-06-20 2011-06-20 一种横向高压功率半导体器件的结终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101663126A CN102244092B (zh) 2011-06-20 2011-06-20 一种横向高压功率半导体器件的结终端结构

Publications (2)

Publication Number Publication Date
CN102244092A true CN102244092A (zh) 2011-11-16
CN102244092B CN102244092B (zh) 2013-01-09

Family

ID=44962047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101663126A Expired - Fee Related CN102244092B (zh) 2011-06-20 2011-06-20 一种横向高压功率半导体器件的结终端结构

Country Status (1)

Country Link
CN (1) CN102244092B (zh)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623504A (zh) * 2012-03-29 2012-08-01 无锡新洁能功率半导体有限公司 具有新型终端结构的超结半导体器件及其制造方法
CN102623509A (zh) * 2012-04-19 2012-08-01 成都芯源系统有限公司 高压开关器件及其制作方法
CN103165657A (zh) * 2013-03-13 2013-06-19 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103268886A (zh) * 2013-05-13 2013-08-28 电子科技大学 一种横向高压功率器件的结终端结构
CN103928500A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928527A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN104134661A (zh) * 2013-05-02 2014-11-05 无锡华润上华半导体有限公司 一种高压集成电路及其制造方法
CN104638013A (zh) * 2015-01-30 2015-05-20 上海华虹宏力半导体制造有限公司 隔离型nldmos器件
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN105047693A (zh) * 2015-08-05 2015-11-11 电子科技大学 一种横向高压功率器件的结终端结构
CN105140269A (zh) * 2015-08-05 2015-12-09 电子科技大学 一种横向高压功率器件的结终端结构
CN105206657A (zh) * 2015-08-28 2015-12-30 电子科技大学 一种横向高压功率器件的结终端结构
CN105206658A (zh) * 2015-08-28 2015-12-30 电子科技大学 一种横向高压功率器件的结终端结构
CN106098753A (zh) * 2016-08-25 2016-11-09 电子科技大学 横向高压功率器件的结终端结构
CN106098754A (zh) * 2016-08-25 2016-11-09 电子科技大学 横向高压功率器件的结终端结构
CN106129118A (zh) * 2016-08-25 2016-11-16 电子科技大学 横向高压功率器件的结终端结构
CN106158972A (zh) * 2015-09-03 2016-11-23 珀尔微斯电子有限公司 制造高压功率场效应管的系统及方法
CN106298874A (zh) * 2016-08-25 2017-01-04 电子科技大学 横向高压功率器件的结终端结构
CN107452794A (zh) * 2016-06-01 2017-12-08 北大方正集团有限公司 一种高压横向扩散金属氧化物半导体 ldmos
CN110534514A (zh) * 2019-09-05 2019-12-03 电子科技大学 一种横向高压功率半导体器件的槽型终端结构
CN111430448A (zh) * 2020-03-30 2020-07-17 电子科技大学 一种横向功率半导体器件
CN111710720A (zh) * 2020-07-10 2020-09-25 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111987147A (zh) * 2020-10-26 2020-11-24 江苏应能微电子有限公司 一种功率半导体器件
CN116153979A (zh) * 2022-12-28 2023-05-23 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221986A (zh) * 2008-01-29 2008-07-16 电子科技大学 具有栅极场板的薄膜soi厚栅氧功率器件
US20080296678A1 (en) * 2007-05-29 2008-12-04 Jea-Hee Kim Method for fabricating high voltage drift in semiconductor device
CN101431097A (zh) * 2008-12-11 2009-05-13 电子科技大学 一种薄层soi ligbt器件
CN101465354A (zh) * 2008-12-11 2009-06-24 电子科技大学 等离子平板显示器扫描驱动芯片用高压器件
CN101980364A (zh) * 2010-08-31 2011-02-23 电子科技大学 一种薄层soi复合功率器件
CN102024825A (zh) * 2010-09-21 2011-04-20 电子科技大学 一种用于负电源电压的薄层soi集成功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296678A1 (en) * 2007-05-29 2008-12-04 Jea-Hee Kim Method for fabricating high voltage drift in semiconductor device
CN101221986A (zh) * 2008-01-29 2008-07-16 电子科技大学 具有栅极场板的薄膜soi厚栅氧功率器件
CN101431097A (zh) * 2008-12-11 2009-05-13 电子科技大学 一种薄层soi ligbt器件
CN101465354A (zh) * 2008-12-11 2009-06-24 电子科技大学 等离子平板显示器扫描驱动芯片用高压器件
CN101980364A (zh) * 2010-08-31 2011-02-23 电子科技大学 一种薄层soi复合功率器件
CN102024825A (zh) * 2010-09-21 2011-04-20 电子科技大学 一种用于负电源电压的薄层soi集成功率器件

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623504B (zh) * 2012-03-29 2015-03-04 无锡新洁能股份有限公司 具有终端结构的超结半导体器件及其制造方法
CN102623504A (zh) * 2012-03-29 2012-08-01 无锡新洁能功率半导体有限公司 具有新型终端结构的超结半导体器件及其制造方法
CN102623509A (zh) * 2012-04-19 2012-08-01 成都芯源系统有限公司 高压开关器件及其制作方法
CN103165657A (zh) * 2013-03-13 2013-06-19 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103165657B (zh) * 2013-03-13 2015-07-29 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN104134661B (zh) * 2013-05-02 2016-12-28 无锡华润上华半导体有限公司 一种高压集成电路及其制造方法
CN104134661A (zh) * 2013-05-02 2014-11-05 无锡华润上华半导体有限公司 一种高压集成电路及其制造方法
CN103268886B (zh) * 2013-05-13 2015-06-17 电子科技大学 一种横向高压功率器件的结终端结构
CN103268886A (zh) * 2013-05-13 2013-08-28 电子科技大学 一种横向高压功率器件的结终端结构
CN103928527A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928500A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928500B (zh) * 2014-04-28 2017-05-03 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528B (zh) * 2014-04-28 2017-06-06 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928527B (zh) * 2014-04-28 2016-06-08 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN104638013B (zh) * 2015-01-30 2017-10-24 上海华虹宏力半导体制造有限公司 隔离型nldmos器件
CN104638013A (zh) * 2015-01-30 2015-05-20 上海华虹宏力半导体制造有限公司 隔离型nldmos器件
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN105140269A (zh) * 2015-08-05 2015-12-09 电子科技大学 一种横向高压功率器件的结终端结构
CN105047693B (zh) * 2015-08-05 2018-09-21 电子科技大学 一种横向高压功率器件的结终端结构
CN105140269B (zh) * 2015-08-05 2018-10-26 电子科技大学 一种横向高压功率器件的结终端结构
CN105047693A (zh) * 2015-08-05 2015-11-11 电子科技大学 一种横向高压功率器件的结终端结构
CN105206657A (zh) * 2015-08-28 2015-12-30 电子科技大学 一种横向高压功率器件的结终端结构
CN105206657B (zh) * 2015-08-28 2017-10-10 电子科技大学 一种横向高压功率器件的结终端结构
CN105206658A (zh) * 2015-08-28 2015-12-30 电子科技大学 一种横向高压功率器件的结终端结构
CN105206658B (zh) * 2015-08-28 2017-11-03 电子科技大学 一种横向高压功率器件的结终端结构
CN106158972A (zh) * 2015-09-03 2016-11-23 珀尔微斯电子有限公司 制造高压功率场效应管的系统及方法
CN106158972B (zh) * 2015-09-03 2020-04-07 珀尔微斯电子有限公司 制造高压功率场效应管的系统及方法
CN107452794A (zh) * 2016-06-01 2017-12-08 北大方正集团有限公司 一种高压横向扩散金属氧化物半导体 ldmos
CN106098754B (zh) * 2016-08-25 2019-04-12 电子科技大学 横向高压功率器件的结终端结构
CN106129118A (zh) * 2016-08-25 2016-11-16 电子科技大学 横向高压功率器件的结终端结构
CN106098754A (zh) * 2016-08-25 2016-11-09 电子科技大学 横向高压功率器件的结终端结构
CN106098753B (zh) * 2016-08-25 2019-02-12 电子科技大学 横向高压功率器件的结终端结构
CN106298874A (zh) * 2016-08-25 2017-01-04 电子科技大学 横向高压功率器件的结终端结构
CN106129118B (zh) * 2016-08-25 2019-04-26 电子科技大学 横向高压功率器件的结终端结构
CN106098753A (zh) * 2016-08-25 2016-11-09 电子科技大学 横向高压功率器件的结终端结构
CN110534514A (zh) * 2019-09-05 2019-12-03 电子科技大学 一种横向高压功率半导体器件的槽型终端结构
CN110534514B (zh) * 2019-09-05 2022-01-25 电子科技大学 一种横向高压功率半导体器件的槽型终端结构
CN111430448A (zh) * 2020-03-30 2020-07-17 电子科技大学 一种横向功率半导体器件
CN111430448B (zh) * 2020-03-30 2021-08-17 电子科技大学 一种横向功率半导体器件
CN111710720A (zh) * 2020-07-10 2020-09-25 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111710720B (zh) * 2020-07-10 2022-07-19 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法
CN111987147A (zh) * 2020-10-26 2020-11-24 江苏应能微电子有限公司 一种功率半导体器件
CN116153979A (zh) * 2022-12-28 2023-05-23 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法
CN116153979B (zh) * 2022-12-28 2023-11-03 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法

Also Published As

Publication number Publication date
CN102244092B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
CN102244092B (zh) 一种横向高压功率半导体器件的结终端结构
CN103165678B (zh) 一种超结ldmos器件
CN202695453U (zh) 一种横向晶体管
CN101510561B (zh) 超结纵向双扩散金属氧化物半导体管
CN104201206B (zh) 一种横向soi功率ldmos器件
CN101479851B (zh) 具有直接源-漏电流路径的横向沟槽栅极场效应晶体管
CN101552291B (zh) N沟道超结纵向双扩散金属氧化物半导体管
CN102184939B (zh) 一种具有高k介质槽的半导体功率器件
CN103268886B (zh) 一种横向高压功率器件的结终端结构
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN101950759A (zh) 一种Super Junction VDMOS器件
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
CN102376762B (zh) 超级结ldmos器件及制造方法
CN103579353B (zh) 一种具有p型辅助埋层的半超结vdmos
CN102723355B (zh) 槽栅半导体功率器件
CN104518023B (zh) 高压ldmos器件
CN102738240B (zh) 一种双栅功率mosfet器件
CN102130164A (zh) Ldmos的埋层
CN103165657A (zh) 一种横向高压功率半导体器件的结终端结构
CN109686781B (zh) 一种多次外延的超结器件制作方法
CN108962974A (zh) 一种具有l形垂直场板的ldmos晶体管
CN103700697A (zh) 纵向超结金属氧化物场效应晶体管
CN102263125A (zh) 一种横向扩散金属氧化物功率mos器件
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN108767013A (zh) 一种具有部分埋层的sj-ldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20111116

Assignee: Wuxi Zhongwei Microchips Co., Ltd.

Assignor: University of Electronic Science and Technology of China

Contract record no.: 2014320000002

Denomination of invention: Junction terminal structure of transverse high voltage power semiconductor device

Granted publication date: 20130109

License type: Common License

Record date: 20140110

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130109

Termination date: 20150620

EXPY Termination of patent right or utility model