CN111710720B - 横向双扩散晶体管及其制造方法 - Google Patents

横向双扩散晶体管及其制造方法 Download PDF

Info

Publication number
CN111710720B
CN111710720B CN202010660307.XA CN202010660307A CN111710720B CN 111710720 B CN111710720 B CN 111710720B CN 202010660307 A CN202010660307 A CN 202010660307A CN 111710720 B CN111710720 B CN 111710720B
Authority
CN
China
Prior art keywords
bend
straight
channel
drift region
drain end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010660307.XA
Other languages
English (en)
Other versions
CN111710720A (zh
Inventor
韩广涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202010660307.XA priority Critical patent/CN111710720B/zh
Publication of CN111710720A publication Critical patent/CN111710720A/zh
Application granted granted Critical
Publication of CN111710720B publication Critical patent/CN111710720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体技术领域，提供了一种横向双扩散晶体管及其制造方法，该横向双扩散晶体管包括直道部分和弯道部分，直道部分包括直道漏端、直道漂移区和直道源栅及衬底，该直道源栅及衬底设于直道漏端两侧，该直道漂移区设置在直道漏端和直道源栅及衬底之间；弯道部分包括弯道漏端、弯道源栅及衬底和位于弯道漏端和弯道源栅及衬底之间的弯道漂移区，以及多个弯道掺杂条，其中，弯道漂移区和弯道源栅及衬底为与该弯道漏端同心的半圆环结构，并依次设置在弯道漏端的外围，多个弯道掺杂条间隔设置在弯道漂移区，至少一个弯道掺杂条的中心线的延伸方向与弯道部分半圆环结构的半径重合。由此可实现电荷平衡以提高击穿电压，有效的降低源漏导通电阻。

Description

横向双扩散晶体管及其制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种横向双扩散晶体管及其制造方法。
背景技术
横向扩散MOS(Lateral Double-Diffused MOSFET，LDMOS)晶体管作为功率场效应晶体管的一种，具有工艺兼容、热稳定性和频率稳定性好、增益高、反馈电容和热阻低、以及输入阻抗恒定等优良特性，因此得到了广泛应用，人们对于LDMOS的性能要求也越来越高。
LDMOS器件是整个功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的性能。衡量LDMOS性能的主要参数有导通电阻和击穿电压，导通电阻越小越好，击穿电压越大越好。在LDMOS的实际应用中，都要求在满足源漏击穿电压off-BV高的前提下，尽可能降低器件的源漏导通电阻Rdson。通常来说，降低LDMOS的导通阻抗的方法就是在不断提高漂移区浓度的同时，通过各种降低表面电场(Reduce surface electric field，RESURF)理论，使其能够完全耗尽，从而获得低导通阻抗，并维持很高的关态击穿电压off-BV。但也可以通过缩小器件尺寸，从而使器件面积更小，也可以降低源漏导通电阻Rdson。
LDMOS的源漏是非对称结构，所以LDMOS经常采用跑道形结构(漏在中间，源在四周)来达到自隔离的目的，这样可有效减少非有源区面积，使芯片面积的有效利用率提高。跑道形LDMOS结构分成直道部分和弯道部分两部分，如图1a所示。这种方案使直道部分的P型、N型杂质达到电荷平衡，但在弯道部分由于扇形结构的原因，源端宽度远大于漏端宽度，在任一角度范围内，都是P型杂质多N型杂质少，弯道N型漂移区24的电荷不平衡，击穿电压偏低，源漏导通电阻较小。
为解决这一问题，现有技术中的一种改进方案是通过直道P型条140对跑道形LDMOS结构的直道部分进行优化，如图1b所示，使直道部分的P型、N型杂质达到电荷平衡，而在弯道部分只是简单的将N型杂质浓度降低或直接做成很淡的P型区，使弯道部分的弯道区110掺杂很淡的P-与N型漂移区120及漏端130的N+之间形成耐压很高的PN结。这种方式使得弯道部分不存在沟道，浪费了芯片面积，降低了芯片的集成度。
现有技术中的另一种改进方案是以上述方案的基础进行实现的，改进后的跑道形LDMOS结构的弯道部分包括：弯道漏端201、弯道N型漂移区202、弯道P型条203，以及弯道源栅及衬底204，直道部分包括直道漏端211、直道N型漂移区212、直道P型条213和直道源栅及衬底214，如图2a所示。其中，弯道漏端201在中间呈半圆形，与直道漏端211相连，弯道N型漂移区202和弯道P型条203为与弯道漏端201同心的半圆环结构并依次设置在弯道漏端201的外围。通过调整环形弯道P型条203的内外半径即可很容易的使N型、P型杂质达到新的电荷平衡。形成的LDMOS在弯道部分保留有沟道，使芯片面积的有效利用率提高。但跑道形LDMOS结构在弯道部分由于扇形结构的原因，源端宽度远大于漏端宽度，在任一角度范围内，都是P型杂质多N型杂质少，弯道N型漂移区202的电荷不平衡，击穿电压偏低，源漏导通电阻较小。
发明内容
为了解决上述技术问题，本发明提供了一种横向双扩散晶体管及其制造方法，通过对器件结构的改进，可以实现电荷平衡以提高击穿电压，有效的降低源漏导通电阻。
一方面本发明提供了一种横向双扩散晶体管，包括直道部分和弯道部分，直道部分包括直道漏端、直道漂移区和直道源栅及衬底，该直道源栅及衬底设于直道漏端两侧，该直道漂移区设置在直道漏端和直道源栅及衬底之间；
弯道部分包括弯道漏端、弯道源栅及衬底和位于该弯道漏端和弯道源栅及衬底之间的弯道漂移区，该弯道漏端在中间呈半圆形且与前述直道漏端相连，该弯道漂移区和弯道源栅及衬底为与前述弯道漏端同心的半圆环结构并依次设置在该弯道漏端的外围，
其中，弯道部分还包括多个弯道掺杂条，该多个弯道掺杂条间隔设置在前述弯道漂移区，至少一个弯道掺杂条的中心线的延伸方向与前述弯道部分半圆环结构的半径重合。
优选地，前述直道部分还包括多个直道掺杂条，该多个直道掺杂条间隔设置在前述直道漂移区，且该多个直道掺杂条的中心线的延伸方向与前述直道部分的沟道方向平行，
并且，掺杂条与前述漂移区的掺杂类型相反。
优选地，至少一个的前述弯道掺杂条的截面形状具有靠近前述弯道漏端的内边、远离前述弯道漏端的外边和均与前述半径重合的两个侧边。
优选地，前述内边与前述外边均为直线，并且前述弯道掺杂条的中心线均与该内边和该外边垂直。
优选地，前述内边与前述外边为半径不同的弧线，并且该内边和该外边均与前述弯道漏端同圆心设置。
优选地，前述弯道掺杂条的两个侧边延伸至圆心形成的夹角之和小于180°。
优选地，前述漂移区为N型掺杂，且前述掺杂条为P型掺杂时，该横向双扩散晶体管为N型横向双扩散晶体管；
或者，前述漂移区为P型掺杂，且前述掺杂条为N型掺杂时，该横向双扩散晶体管为P型横向双扩散晶体管。
另一方面本发明提供了一种横向双扩散晶体管的制造方法，形成的横向双扩散晶体管包括直道部分和弯道部分，其中，该制造方法包括：
在衬底上形成源栅，形成的源栅及衬底包括位于直道部分的直道源栅及衬底和位于弯道部分的弯道源栅及衬底；
在前述直道源栅及衬底之间形成直道漏端；
在前述直道源栅及衬底与前述直道漏端之间分别形成直道漂移区，形成的所述直道漂移区分布于直道漏端的两侧；
在前述弯道源栅及衬底之间形成弯道漏端，形成的弯道漏端在中间呈半圆形且与前述直道漏端相连；
在前述弯道漏端与弯道源栅及衬底之间形成弯道漂移区，形成的弯道漂移区和弯道源栅及衬底为与前述弯道漏端同心的半圆环结构并依次形成于所述弯道漏端的外围；以及
在前述弯道漂移区形成多个弯道掺杂条，形成的多个弯道掺杂条彼此间隔，且至少一个弯道掺杂条的中心线的延伸方向与前述弯道部分半圆环结构的半径重合。
优选地，前述制造方法还包括：
在前述直道漂移区形成多个直道掺杂条，形成的多个直道掺杂条彼此间隔，且该多个直道掺杂条的中心线的延伸方向与直道部分的沟道方向平行，并且前述掺杂条与前述漂移区的掺杂类型相反。
优选地，形成的前述弯道掺杂条的截面形状具有靠近前述弯道漏端的内边、远离前述弯道漏端的外边和均与前述半径重合的两个侧边，
通过分别调节前述弯道掺杂条的内边中心和外边中心与前述弯道漏端之间的距离和/或前述弯道掺杂条的高度，以及前述弯道掺杂条的个数实现电荷平衡。
优选地，前述漂移区为N型掺杂，且前述掺杂条为P型掺杂时，该横向双扩散晶体管为N型横向双扩散晶体管；
或者，前述漂移区为P型掺杂，且前述掺杂条为N型掺杂时，该横向双扩散晶体管为P型横向双扩散晶体管。
本发明的有益效果是：一方面本发明实施例提供的横向双扩散晶体管，包括直道部分和弯道部分，直道部分包括直道漏端、直道漂移区和直道源栅及衬底，该直道源栅及衬底设于直道漏端两侧，该直道漂移区设置在直道漏端和直道源栅及衬底之间；弯道部分包括弯道漏端、弯道源栅及衬底和位于该弯道漏端和弯道源栅及衬底之间的弯道漂移区，以及多个弯道掺杂条，其中，该弯道漏端在中间呈半圆形且与前述直道漏端相连，该弯道漂移区和弯道源栅及衬底为与前述弯道漏端同心的半圆环结构并依次设置在该弯道漏端的外围，该多个弯道掺杂条间隔设置在前述弯道漂移区，且弯道掺杂条的延伸方向与前述弯道部分半圆环结构的半径重合，以此增加了多条弯道漂移区的通道，使源漏导通电阻变小，同时使漂移区电荷趋于平衡，使得弯道区的击穿电压大大提高，降低了曲率效应对器件耐压的影响，也进一步提高了芯片面积的有效利用率。
另一方面本发明实施例提供的横向双扩散晶体管的制造方法，通过在前述弯道漂移区形成多个弯道掺杂条，形成的多个弯道掺杂条彼此间隔，且弯道掺杂条的延伸方向与前述弯道部分半圆环结构的半径重合，形成的前述弯道掺杂条的截面形状具有靠近前述弯道漏端的内边、远离前述弯道漏端的外边和均与前述半径重合的两个侧边，通过分别调节前述弯道掺杂条的内边中心和外边中心与前述弯道漏端之间的距离和/或前述弯道掺杂条的高度，以及前述弯道掺杂条的个数实现电荷平衡，通过形成的多个弯道掺杂条以增加电流流通路径，有效降低源漏导通电阻。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1a示出现有技术中的第一种跑道形NLDMOS的结构示意图；
图1b示出现有技术中的第二种跑道形NLDMOS的结构示意图；
图2a示出现有技术中的第三种跑道形NLDMOS的结构示意图；
图2b和图2c分别示出图2a中跑道形NLDMOS沿AA′和沿BB′的截面结构示意图；
图3a示出本发明实施方式一中的跑道形LDMOS的结构示意图；
图3b示出本发明实施方式二中的跑道形LDMOS的结构示意图；
图4a和图4b分别示出图3a中跑道形LDMOS沿CC′和沿DD′的截面结构示意图；
图5a示出本发明实施方式三中的跑道形LDMOS的结构示意图；
图5b示出本发明实施方式四中的跑道形LDMOS的结构示意图；
图6示出本发明实施例提供的一种跑道形NLDMOS的制造方法的流程示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各种导电材料的组合。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
接着前述图2a中的描述，该种跑道形LDMOS结构分别沿AA′和沿BB′的截面结构如图2b和图2c所示，直道部分包括：直道衬底2141、直道N型漂移区212、位于直道N型漂移区212的多个直道P型条213、位于该直道P型条213上的直道场氧化层215，以及分别位于直道场氧化层215两侧的直道源端2142和直道漏端211，还有位于直道场氧化层215上方且靠近直道源端2142的直道栅端2143，在图2b中直道P型条213的延伸方向与直道部分的沟道方向平行，通过直道P型条213于直道N型漂移区212之间沿垂直于直道部分的沟道方向的耗尽，使得漂移区被耗尽，直道P型条213为条状平行于沟道方向，横截面为长方形。直道P型条213上方和下方两部分都是直道N型漂移区212，即避免直道N型漂移区212被直道P型条16完全隔断。
弯道部分包括：弯道衬底2041、弯道N型漂移区202、位于弯道N型漂移区202的多个弯道P型条203、位于该弯道P型条203上的弯道场氧化层205，以及分别位于弯道场氧化层205两侧的弯道源端2042和弯道漏端201，还有位于弯道场氧化层205上方且靠近弯道源端2042的弯道栅端2043，在图2c中在该切线位置上每条弯道P型条203的延伸方向均与其在该切线位置上的沟道方向垂直。
在图2a所示现有技术中该种跑道形LDMOS虽然通过调整环形弯道P型条203的内外半径即可很容易的使N型、P型杂质达到新的电荷平衡。使该LDMOS在弯道部分保留有沟道，一定程度上提高了芯片面积的有效利用率，但跑道形LDMOS结构在弯道部分由于扇形结构的原因，源端宽度远大于漏端宽度，在任一角度范围内，都是P型杂质多N型杂质少，弯道N型漂移区202的电荷不平衡，击穿电压偏低，源漏导通电阻较小。
基于此，本发明实施例提供了一种新型跑道形NLDMOS结构，通过在弯道漂移区形成多个弯道掺杂条，形成的多个弯道掺杂条彼此间隔，且弯道掺杂条的延伸方向与前述弯道部分半圆环结构的半径重合，以此增加了多条弯道漂移区的通道，降低了源漏导通电阻，使N型和P型杂质达到电荷平衡，提高了击穿电压，同时也使芯片面积的有效利用率提高。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图3a示出本发明实施方式一中的跑道形NLDMOS的结构示意图,图3b示出本发明实施方式二中的跑道形LDMOS的结构示意图。
在本实施例中，以N型横向双扩散晶体管(NLDMOS)为例进行说明，但需要理解的是，本发明并不限于此，对于P型横向双扩散晶体管(PLDMOS)同样适用，在此不作限制。
参考图3a，本发明实施方式一中提供了一种新型的跑道形横向双扩散晶体管(NLDMOS)，其包括直道部分和弯道部分，直道部分包括直道漏端311、直道N型漂移区312和直道源栅及衬底314，该直道源栅及衬底314设于直道漏端311两侧，该直道N型漂移区312设置在直道漏端311和直道源栅及衬底314之间。
弯道部分包括弯道漏端301、弯道源栅及衬底304和位于该弯道漏端301和弯道源栅及衬底304之间的弯道N型漂移区302，该弯道漏端301在中间呈半圆形且与前述直道漏端311相连，该弯道N型漂移区302和弯道源栅及衬底304为与前述弯道漏端301同心的半圆环结构并依次设置在该弯道漏端301的外围，其中，弯道部分还包括多个弯道P型掺杂条303，该多个弯道P型掺杂条303呈扇柄状间隔设置在前述弯道N型漂移区302，且该多个弯道P型掺杂条303的(中心线)延伸方向与前述弯道部分半圆环结构的半径重合，或者说弯道部分的沟道方向就是与半圆环的弧线切线相垂直的方向，所以弯道P型掺杂条303是垂直于弯道部分的沟道方向的。
进一步的，每一个弯道P型掺杂条303的截面形状都具有靠近弯道漏端301的内边、远离弯道漏端301的外边和均与前述半径重合的两个侧边。
在本实施例中，前述内边与前述外边均为直线，如图3a所示，并且前述弯道P型掺杂条303的中心线均与该内边和该外边垂直。
进一步的，每个弯道P型掺杂条303的两个侧边延伸至圆心形成的夹角小于180°，所有弯道P型掺杂条303的两个侧边延伸至圆心形成的夹角之和小于180°，以此增加了多条弯道N型漂移区的载流子通道，降低了源漏导通电阻，提高了击穿电压，同时也使芯片面积的有效利用率提高。
在本实施例中，相邻弯道P型掺杂条303的侧边形成的夹角之间可以相等也可以不等，同样的，相邻弯道P型掺杂条303的侧边长度可以相等也可以不等，在此不作限制。
参考图3b，本发明实施方式二中提供了一种新型的跑道形横向双扩散晶体管(NLDMOS)，其结构与上述实施方式一中基本相同，区别之处在于，还包括：多个直道P型掺杂条313，而多个直道P型掺杂条313间隔设置在直道N型漂移区312之间，且该多个直道P型掺杂条313的中心线的延伸方向与前述直道部分的沟道方向平行，并且，该多个直道P型掺杂条313与直道N型漂移区312的掺杂类型相反。
进一步的，直道P型掺杂条313与直道部分的沟道平行，使电流可以在直道P型掺杂条313之间流动，也可以在直道P型掺杂条313的上边和下边的直道N型漂移区312流动，因此电流流经区域的宽度较大，有利于降低电阻。
进一步的，直道P型掺杂条313也可以和沟道方向垂直，通过控制直道P型掺杂条313的宽度和两条直道直道P型掺杂条313之间的间距达到电荷平衡，但是电阻会较大。
在一种优选的实施方案中，前述内边与前述外边为半径不同的弧线，如图5a所示，并且该内边和该外边均与前述弯道漏端同圆心设置。
在另一种优选的实施方案中，前述弯道P型掺杂条303分为多段式结构，如图5b所示，在该结构中，弯道P型掺杂条303例如可以为图5a中内边与外边为半径不同的弧线的弯道P型掺杂条303以一定半径差的半圆环为界，分为靠近弯道源栅及衬底的外侧段和靠近弯道漏端的内侧段，并且中心线重合的外侧段弯道P型掺杂条和内侧段弯道P型掺杂条的侧边延伸线相重合，同时各自的内边和外边均与前述弯道漏端同圆心设置，可以更方便地调整引入的P型杂质的总量，使N型和P型杂质达到电荷平衡，以提高击穿电压。
在本实施例中，该横向双扩散晶体管为N型横向双扩散晶体管，故前述漂移区为N型掺杂(包括直道漂移区和弯道漂移区)，且前述掺杂条为P型掺杂(包括直道掺杂条和弯道掺杂条)；而当该横向双扩散晶体管为P型横向双扩散晶体管时，前述漂移区为P型掺杂(包括直道漂移区和弯道漂移区)，且前述掺杂条为N型掺杂(包括直道掺杂条和弯道掺杂条)。
图4a和图4b分别示出图3a中跑道形LDMOS沿CC′和沿DD′的截面结构示意图。
本发明实施例提供的跑道形LDMOS结构分别沿CC′和沿DD′的截面结构如图4a和图4b所示，其直道部分的结构与上述图2b中的内容相类似，在此不做赘述。
其区别之处在于：在弯道部分包括依次层叠的：弯道衬底3041、弯道N型漂移区302、位于弯道N型漂移区302的多个弯道P型掺杂条303、位于该弯道P型掺杂条303上的弯道场氧化层305，以及分别位于弯道场氧化层305两侧的弯道源端3042和弯道漏端301，还有位于弯道场氧化层305上方且靠近弯道源端3042的弯道栅端3043，在图4a中切线CC′位置上的弯道P型掺杂条303(中心线)的延伸方向均与其在该切线位置上的沟道方向垂直。
类似的，图4b是沿切线DD′对弯道部分没有弯道P型掺杂条的位置做的截面结构示意图，与上述图4a中的描述不同的是，在弯道场氧化层305的下方，即弯道N型漂移区302中没有弯道P型掺杂条，以此增加了多条弯道N型漂移区的载流子通道，该区域的电流可以不受任何阻碍的从(弯道)源端流向(弯道)漏端，使电流路径更宽，从而使源漏导通电阻变小，同时也提高了芯片面积的有效利用率。
在本发明实施例中，在弯道P型掺杂条的P型杂质浓度一定的条件下，可通过调节弯道P型掺杂条的内边中心和外边中心与前述弯道漏端之间的距离和/或弯道P型掺杂条的高度，以及弯道P型掺杂条的个数，可以方便地调整引入的P型杂质的总量，使N型和P型杂质达到电荷平衡，在外加电压下，漂移区被完全耗尽，等势线在整个漂移区内均匀的分布，形成均匀分布的电场，提高了击穿电压。
漂移区长度是影响器件耐压特性的重要因素之一。一般的，器件耐压整体随漂移区长度的增加而增加，但当漂移区长度较小时，这一关系较为明显，当漂移区长度增加到一定程度时，随着漂移区长度的继续增加，耐压的改变较为平缓，直至逐渐达到最大值而不再增加。原因如下：当漂移区长度较短时，器件的纵向耐压大于器件的横向耐压，在器件发生击穿时仍未发生纵向击穿，而横向耐压由漂移区的长度直接决定，随着漂移区的变大而增加，所以器件的击穿电压随着漂移区长度的增加而明显增大；当漂移区长度增加到一定程度时，器件的横向耐压超过了器件的纵向耐压，此时器件的击穿电压主要由纵向耐压决定，纵向耐压主要由外延层的厚度、掺杂浓度，衬底层的掺杂等参数决定，漂移区长度的影响微乎其微，因此器件耐压不再随漂移区长度的增加而增加。
本发明实施例中的跑道形LDMOS结构，在保证直道部分达到耐压的条件下，增加弯道部分中漂移区的载流子通道，使源漏导通电阻变小，同时使漂移区电荷趋于平衡，使得弯道区的击穿电压大大提高，降低了曲率效应对器件耐压的影响，也进一步提高了芯片面积的有效利用率。
图6示出本发明实施例提供的一种跑道形NLDMOS的制造方法的流程示意图。和上述实施例相同，在此仅以N型横向双扩散晶体管的制造方法为例进行说明的，该制造方法可同理推证到P型横向双扩散晶体管的制造方法。
如图6所示，本发明实施例提供的跑道形NLDMOS的制造方法包括：
步骤S110：在衬底上形成源栅。
在步骤S110中，在衬底上形成源栅包括形成直道部分的直道源栅及衬底和形成弯道部分的弯道源栅及衬底；
步骤S120：在直道源栅及衬底之间形成直道漏端。
步骤S130：在直道源栅及衬底与直道漏端之间分别形成直道N型漂移区。
在步骤S130中，形成的直道N型漂移区分布于直道漏端的两侧。
步骤S140：在弯道源栅及衬底之间形成弯道漏端。
在步骤S140中，形成的弯道漏端在中间呈半圆形且与直道漏端相连。
步骤S150：在弯道漏端与弯道源栅及衬底之间形成弯道N型漂移区。
在步骤S150中，形成的弯道N型漂移区和弯道源栅及衬底为与前述弯道漏端同心的半圆环结构并依次形成于弯道漏端的外围。
步骤S160：在弯道N型漂移区形成多个弯道P型掺杂条。
在步骤S160中，形成的多个弯道P型掺杂条呈扇柄状彼此间隔设置在弯道N型漂移区中，且每个弯道P型掺杂条(中心线)的延伸方向与前述弯道部分半圆环结构的半径重合，或者说弯道部分的沟道方向就是与半圆环的弧线切线相垂直的方向，所以弯道P型掺杂条是垂直于弯道部分的沟道方向的。
进一步的，前述制造方法还包括：
在直道N型漂移区形成多个直道P型掺杂条，形成的多个直道P型掺杂条彼此间隔，且该多个直道P型掺杂条(中心线)的延伸方向与直道部分的沟道方向平行。
进一步的，形成的前述弯道P型掺杂条的截面形状具有靠近前述弯道漏端的内边、远离前述弯道漏端的外边和均与前述半径重合的两个侧边，
通过分别调节前述弯道P型掺杂条的内边中心和外边中心与前述弯道漏端之间的距离和/或前述弯道P型掺杂条的高度，以及前述弯道P型掺杂条的个数，使N型和P型杂质达到电荷平衡，提高了击穿电压。
同时，在保证直道部分达到耐压的条件下，增加弯道部分中漂移区的载流子通道，使源漏导通电阻变小，进一步提高了芯片面积的有效利用率。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种横向双扩散晶体管，包括直道部分和弯道部分，所述直道部分包括直道漏端、直道漂移区和直道源栅及衬底，
所述直道源栅及衬底设于直道漏端两侧，所述直道漂移区设置在直道漏端和直道源栅及衬底之间；
所述弯道部分包括弯道漏端、弯道源栅及衬底和位于所述弯道漏端和弯道源栅及衬底之间的弯道漂移区，所述弯道漏端在中间呈半圆形且与所述直道漏端相连，所述弯道漂移区和弯道源栅及衬底为与所述弯道漏端同心的半圆环结构并依次设置在所述弯道漏端的外围，
其中，所述弯道部分还包括多个弯道掺杂条，所述多个弯道掺杂条间隔设置在所述弯道漂移区，至少一个所述弯道掺杂条的中心线的延伸方向与所述弯道部分半圆环结构的半径重合，
至少一个的所述弯道掺杂条的截面形状具有靠近所述弯道漏端的内边、远离所述弯道漏端的外边和均与所述半径重合的两个侧边。
2.根据权利要求1所述的横向双扩散晶体管，其中，所述直道部分还包括多个直道掺杂条，所述多个直道掺杂条间隔设置在所述直道漂移区，且所述多个直道掺杂条的中心线的延伸方向与所述直道部分的沟道方向平行，
并且，所述掺杂条与所述漂移区的掺杂类型相反。
3.根据权利要求1所述的横向双扩散晶体管，其中，所述内边与所述外边均为直线，并且所述弯道掺杂条的中心线均与所述内边和所述外边垂直。
4.根据权利要求1所述的横向双扩散晶体管，其中，所述内边与所述外边为半径不同的弧线，并且所述内边和所述外边均与所述弯道漏端同圆心设置。
5.根据权利要求1所述的横向双扩散晶体管，其中，所述弯道掺杂条的两个侧边延伸至圆心形成的夹角之和小于180°。
6.根据权利要求1所述的横向双扩散晶体管，其中，所述漂移区为N型掺杂，且所述掺杂条为P型掺杂时，所述横向双扩散晶体管为N型横向双扩散晶体管；
或者，所述漂移区为P型掺杂，且所述掺杂条为N型掺杂时，所述横向双扩散晶体管为P型横向双扩散晶体管。
7.一种横向双扩散晶体管的制造方法，形成的横向双扩散晶体管包括直道部分和弯道部分，其中，所述制造方法包括：
在衬底上形成源栅，形成的源栅及衬底包括位于直道部分的直道源栅及衬底和位于弯道部分的弯道源栅及衬底；
在所述直道源栅及衬底之间形成直道漏端；
在所述直道源栅及衬底与所述直道漏端之间分别形成直道漂移区，形成的所述直道漂移区分布于所述直道漏端的两侧；
在所述弯道源栅及衬底之间形成弯道漏端，形成的弯道漏端在中间呈半圆形且与所述直道漏端相连；
在所述弯道漏端与所述弯道源栅及衬底之间形成弯道漂移区，形成的弯道漂移区和弯道源栅及衬底为与所述弯道漏端同心的半圆环结构并依次形成于所述弯道漏端的外围；以及
在所述弯道漂移区形成多个弯道掺杂条，形成的所述多个弯道掺杂条彼此间隔，且至少一个所述弯道掺杂条的中心线的延伸方向与所述弯道部分半圆环结构的半径重合，
其中，形成的所述弯道掺杂条的截面形状具有靠近所述弯道漏端的内边、远离所述弯道漏端的外边和均与所述半径重合的两个侧边。
8.根据权利要求7所述的制造方法，其中，还包括：
在所述直道漂移区形成多个直道掺杂条，形成的所述多个直道掺杂条彼此间隔，且所述多个直道掺杂条的中心线的延伸方向与所述直道部分的沟道方向平行，并且所述掺杂条与所述漂移区的掺杂类型相反。
9.根据权利要求7所述的制造方法，其中，
通过分别调节所述弯道掺杂条的内边和外边中心与所述弯道漏端之间的距离和/或所述弯道掺杂条的高度，以及所述弯道掺杂条的个数实现电荷平衡。
10.根据权利要求7所述的制造方法，其中，所述漂移区为N型掺杂，且所述掺杂条为P型掺杂时，所述横向双扩散晶体管为N型横向双扩散晶体管；
或者，所述漂移区为P型掺杂，且所述掺杂条为N型掺杂时，所述横向双扩散晶体管为P型横向双扩散晶体管。
CN202010660307.XA 2020-07-10 2020-07-10 横向双扩散晶体管及其制造方法 Active CN111710720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010660307.XA CN111710720B (zh) 2020-07-10 2020-07-10 横向双扩散晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010660307.XA CN111710720B (zh) 2020-07-10 2020-07-10 横向双扩散晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111710720A CN111710720A (zh) 2020-09-25
CN111710720B true CN111710720B (zh) 2022-07-19

Family

ID=72545555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010660307.XA Active CN111710720B (zh) 2020-07-10 2020-07-10 横向双扩散晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111710720B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270500B (zh) * 2021-05-17 2022-11-04 电子科技大学 一种功率半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111043A (ja) * 1999-10-06 2001-04-20 Yokogawa Electric Corp Ｍｏｓｆｅｔの製造方法
CN102082173A (zh) * 2009-12-01 2011-06-01 无锡华润上华半导体有限公司 跑道形nldmos晶体管及其制作方法
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103091533A (zh) * 2011-11-03 2013-05-08 上海华虹Nec电子有限公司 用ldmos器件实现的电流采样电路
CN110957370A (zh) * 2019-12-27 2020-04-03 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593621B2 (en) * 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111043A (ja) * 1999-10-06 2001-04-20 Yokogawa Electric Corp Ｍｏｓｆｅｔの製造方法
CN102082173A (zh) * 2009-12-01 2011-06-01 无锡华润上华半导体有限公司 跑道形nldmos晶体管及其制作方法
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103091533A (zh) * 2011-11-03 2013-05-08 上海华虹Nec电子有限公司 用ldmos器件实现的电流采样电路
CN110957370A (zh) * 2019-12-27 2020-04-03 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法

Also Published As

Publication number Publication date
CN111710720A (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
US10361302B2 (en) High voltage MOSFET devices and methods of making the devices
US9059284B2 (en) Semiconductor device
US10134890B2 (en) Termination region architecture for vertical power transistors
TWI443827B (zh) 具有構槽邊緣終端結構的半導體裝置
US7777278B2 (en) Lateral semiconductor component with a drift zone having at least one field electrode
US8704292B2 (en) Vertical capacitive depletion field effect transistor
JP3721172B2 (ja) 半導体装置
US9735149B2 (en) Schottky barrier diode
US20090273031A1 (en) Semiconductor device
CN105900244B (zh) 用于高电压应用的具有含多场弛豫沟槽的终端结构的沟槽mos器件
US10950695B1 (en) Silicon carbide planar MOSFET with wave-shaped channel regions
US20060255401A1 (en) Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US20070012983A1 (en) Terminations for semiconductor devices with floating vertical series capacitive structures
US10692999B2 (en) High voltage MOSFET devices and methods of making the devices
US11152503B1 (en) Silicon carbide MOSFET with wave-shaped channel regions
US10431699B2 (en) Trench semiconductor device having multiple active trench depths and method
CN111710720B (zh) 横向双扩散晶体管及其制造方法
TW201603288A (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
US11894458B2 (en) Lateral double-diffused metal oxide semiconductor field effect transistor
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
EP1703566A1 (en) MOS device having at least two channel regions
US11658214B2 (en) MOSFET device with undulating channel
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
US20220285488A1 (en) Superjunction semiconductor device having floating region and method of manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

GR01 Patent grant
GR01 Patent grant