CN105047693B - 一种横向高压功率器件的结终端结构 - Google Patents
一种横向高压功率器件的结终端结构 Download PDFInfo
- Publication number
- CN105047693B CN105047693B CN201510475514.7A CN201510475514A CN105047693B CN 105047693 B CN105047693 B CN 105047693B CN 201510475514 A CN201510475514 A CN 201510475514A CN 105047693 B CN105047693 B CN 105047693B
- Authority
- CN
- China
- Prior art keywords
- type
- termination structures
- junction termination
- drift region
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 238000005272 metallurgy Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层超出N型漂移区距离为5微米；同时P型埋层还超出N型掺杂层3微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区会向Y方向扩散，将P型埋层超出N型漂移区2一些距离，使得扩散出去的N型漂移区有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。
Description
技术领域
本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。
背景技术
高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。
公开号为CN102244092A的中国专利公开了一种横向高压功率器件的结终端结构，如图1所示，器件终端结构包括漏极N+1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+7、源极P+8。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-well区6与N型漂移区2相连，当漏极施加高电压时，P-well区6与N型漂移区2所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区2的耗尽区将主要承担耐压，电场峰值出现在P-well区6与N型漂移区2所构成的PN结冶金结面。为解决高掺杂P-well区6与轻掺杂N型漂移区2所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，专利采用了如图1所示的曲率结终端结构，高掺杂P-well区6与轻掺杂P型衬底3相连，轻掺杂P型衬底3与轻掺杂N型漂移区2相连，高掺杂P-well区6与轻掺杂N型漂移区2的距离为LP。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底3与轻掺杂N型漂移区2相连，代替了高掺杂P-well区6与轻掺杂N型漂移区2所构成的PN结冶金结面，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又与N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，该专利所提出的结终端结构还应用在纵向超结结构器件中。图2为器件直线结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；图3为器件曲率结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图。然而，该专利在三重RESURF结构器件下，对直线结终端结构和曲率结终端结构相连部分的终端结构没有进行优化，在相连部分，由于电荷的不平衡，会导致功率器件提前击穿，因此器件耐压不是最优值。
发明内容
本发明所要解决的，就是针对传统器件电荷不平衡的缺陷，提出一种横向高压功率器件的结终端结构。
为实现上述目的，本发明采用如下技术方案：
一种横向高压功率器件的结终端结构，如图4所示，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的表面具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；P型埋层9位于N型漂移区2中，在P-well区6与N+接触区1之间；N型掺杂层10位于N型漂移区2中，在N型漂移区2的表面与P型埋层9的上方，在P-well区6与N+接触区1之间；源极N+接触区7与N型漂移区2之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4。
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6表面上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2内有环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间；
其特征在于，所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的连接处与直接结终端结构中N型漂移区2和曲率结终端结构中N型漂移区2的连接处沿器件纵向方向的间距为b；所述曲率结终端结构中的环形P型埋层9的内壁与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距为a；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的外壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的外壁的间距为d；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的内壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的内壁的间距为c。
本发明总的技术方案，在直线结终端结构和曲率结终端结构相连部分，在器件纵向(Y)方向，P型埋层9与N型漂移区2之间有间距b，b的具体取值范围0-10微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区2会向Y方向扩散，将P型埋层9超出N型漂移区2一些距离，使得扩散出去的N型漂移区2有P型杂质耗尽；同时，根据不同的漂移区注入剂量，N型掺杂层10与P型埋层的内外壁也具有间距，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。在上述方案中，应当理解的是，线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的外壁是指整个器件中P型埋层9靠近N+接触区1的一侧，内壁是指整个器件中P型埋层9靠近P型衬底3的一侧；其他部位的外壁与内壁均为此含义；上述方案中所述的间距均指横向(X方向)剖面图中的间距，而并非是实际的物理间距。
进一步的，所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的外壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的外壁的间距d的具体取值范围为0到10微米；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的内壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的内壁的间距c的具体取值范围为0到10微米；
上述方案中，N型掺杂层10的横向宽度可以大于、等于或小于P型埋层9的横向宽度，因此上述的间距d实质上是N型掺杂层10和P型埋层9间距的绝对值。
本发明总的技术方案，在直线结终端结构和曲率结终端结构相连部分，在器件纵向(Y)方向，P型埋层9与N型漂移区2之间有间距b，b的具体取值范围0-10微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区2会向Y方向扩散，将P型埋层9超出N型漂移区2一些距离，使得扩散出去的N型漂移区2有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。
进一步的，所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的连接处位于P型衬底3中，其与直接结终端结构中N型漂移区2和曲率结终端结构中N型漂移区2的连接处沿器件纵向方向的间距b的具体取值范围为0到10微米。
进一步的，所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的连接处位于N型漂移区2中，其与直接结终端结构中N型漂移区2和曲率结终端结构中N型漂移区2的连接处沿器件纵向方向的间距b的具体取值范围为0到10微米。
进一步的，所述曲率结终端结构中的环形P型埋层9的内壁位于P型衬底3中，其与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距a的具体取值范围为0到10微米。
进一步的，所述曲率结终端结构中的环形P型埋层9的内壁位于N型漂移区2中，其与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距a的具体取值范围为0到10微米。
本发明的有益效果为，本发明通过对直线结终端结构与曲率结终端结构相连部分的终端结构进行分析和优化，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。
附图说明
图1为传统的横向高压功率半导体器件的结终端结构示意图；
图2为传统的器件直线结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；
图3为传统的器件曲率结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；
图4为本发明的横向高压功率器件的结终端结构示意图；
图5为实施例1的结构示意图；
图6为实施例2的结构示意图；
图7为实施例3的结构示意图；
图8为实施例4的结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1：
如图5所示，本例的结构为包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的表面具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；P型埋层9位于N型漂移区2中，在P-well区6与N+接触区1之间；N型掺杂层10位于N型漂移区2中，在N型漂移区2的表面与P型埋层9的上方，在P-well区6与N+接触区1之间；源极N+接触区7与N型漂移区2之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4。
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6表面上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2内有环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间；
所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的连接处与直接结终端结构中N型漂移区2和曲率结终端结构中N型漂移区2的连接处沿器件纵向方向的间距为b，b为5微米；所述曲率结终端结构中的环形P型埋层9的内壁与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距为a，a为5微米；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的外壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的外壁的间距为d，d为3微米；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的内壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的内壁的间距为c，c为3微米。
本例的工作原理为：直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层9超出N型漂移区2距离为5微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区2会向Y方向扩散，将P型埋层9超出N型漂移区2一些距离，使得扩散出去的N型漂移区2有P型杂质耗尽；同时，根据不同的漂移区注入剂量，N型掺杂层10与P型埋层的内外壁也具有间距，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。
实施例2
如图6所示，本例与实施例1不同的地方在于，本例中曲率结终端结构中的环形P型埋层9的内壁位于N型漂移区2中，其原理与实施例1相同。
实施例3
如图7所示，本例与实施例1不同的地方在于，本例中P型埋层9和曲率结终端结构中P型埋层9的连接处位于N型漂移区中，其原理与实施例1相同。
实施例4
如图8所示，本例与实施例2不同的地方在于，本例中P型埋层9和曲率结终端结构中P型埋层9的连接处位于N型漂移区中，其原理与实施例2相同。
上述任意方案中，N型掺杂层10与P型埋层9的相对位置保持固定，即当P型埋层9位于内壁位于N型漂移区2中，N型掺杂层10的内壁也位于N型漂移区2中，内壁之间的间距固定为c。
Claims (6)
1.一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N+接触区(7)、源极P+接触区(8)、P型埋层(9)、N型掺杂层(10)；P-well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2)，且P-well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P-well区(6)的两侧是漏极N+接触区(1)，P-well区(6)的表面具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；P型埋层(9)位于N型漂移区(2)中，在P-well区(6)与N+接触区(1)之间；N型掺杂层(10)位于N型漂移区(2)中，在N型漂移区(2)的表面与P型埋层(9)的上方，在P-well区(6)与N+接触区(1)之间；源极N+接触区(7)与N型漂移区(2)之间的P-well区(6)表面的上方是栅氧化层(5)，栅氧化层(5)的表面的上方是栅极多晶硅(4)；
所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极P+接触区(8)、P型埋层(9)、N型掺杂层(10)；P-well区(6)表面上方是栅氧化层(5)，栅氧化层(5)的表面上方是栅极多晶硅(4)；曲率结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、P型埋层(9)和N型掺杂层(10)分别与直线结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、P型埋层(9)和N型掺杂层(10)相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)内有环形栅极多晶硅(4)和环形栅氧化层(5)；与“直线结终端结构中的P-well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P-well区(6)与N型漂移区(2)不相连且相互间距为LP；
其特征在于，所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的连接处与直线结终端结构中N型漂移区(2)和曲率结终端结构中N型漂移区(2)的连接处沿器件纵向方向的间距为b，且沿器件纵向方向，P型埋层(9)超出N型漂移区(2)；所述曲率结终端结构中的环形P型埋层(9)的内壁与曲率结终端结构中的环形N型漂移区(2)和P型衬底(3)的连接处的间距为a；所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的外壁与直线结终端结构中N型掺杂层(10)和曲率结终端结构中N型掺杂层(10)的外壁的间距为d；所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的内壁与直线结终端结构中N型掺杂层(10)和曲率结终端结构中N型掺杂层(10)的内壁的间距为c。
2.根据权利要求1所述的一种横向高压功率器件的结终端结构，其特征在于，所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的外壁与直线结终端结构中N型掺杂层(10)和曲率结终端结构中N型掺杂层(10)的外壁的间距d的具体取值范围为0到10微米；所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的内壁与直线结终端结构中N型掺杂层(10)和曲率结终端结构中N型掺杂层(10)的内壁的间距c的具体取值范围为0到10微米。
3.根据权利要求2所述的一种横向高压功率器件的结终端结构，其特征在于，所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的连接处位于P型衬底(3)中，其与直线结终端结构中N型漂移区(2)和曲率结终端结构中N型漂移区(2)的连接处沿器件纵向方向的间距b的具体取值范围为0到10微米。
4.根据权利要求3所述的一种横向高压功率器件的结终端结构，其特征在于，所述直线结终端结构中P型埋层(9)和曲率结终端结构中P型埋层(9)的连接处位于N型漂移区(2)中，其与直线结终端结构中N型漂移区(2)和曲率结终端结构中N型漂移区(2)的连接处沿器件纵向方向的间距b的具体取值范围为0到10微米。
5.根据权利要求3或4所述的一种横向高压功率器件的结终端结构，其特征在于，所述曲率结终端结构中的环形P型埋层(9)的内壁位于P型衬底(3)中，其与曲率结终端结构中的环形N型漂移区(2)和P型衬底(3)的连接处的间距a的具体取值范围为0到10微米。
6.根据权利要求3或4所述的一种横向高压功率器件的结终端结构，其特征在于，所述曲率结终端结构中的环形P型埋层(9)的内壁位于N型漂移区(2)中，其与曲率结终端结构中的环形N型漂移区(2)和P型衬底(3)的连接处的间距a的具体取值范围为0到10微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510475514.7A CN105047693B (zh) | 2015-08-05 | 2015-08-05 | 一种横向高压功率器件的结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510475514.7A CN105047693B (zh) | 2015-08-05 | 2015-08-05 | 一种横向高压功率器件的结终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047693A CN105047693A (zh) | 2015-11-11 |
| CN105047693B true CN105047693B (zh) | 2018-09-21 |
Family
ID=54454091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510475514.7A Active CN105047693B (zh) | 2015-08-05 | 2015-08-05 | 一种横向高压功率器件的结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047693B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206739B (zh) * | 2016-08-25 | 2019-07-12 | 电子科技大学 | 横向高压功率器件的结终端结构 |
| CN106298874B (zh) * | 2016-08-25 | 2019-08-02 | 电子科技大学 | 横向高压功率器件的结终端结构 |
| CN106098755B (zh) * | 2016-08-25 | 2019-04-12 | 电子科技大学 | 横向高压功率器件的结终端结构 |
| CN106252393B (zh) * | 2016-08-25 | 2019-04-12 | 电子科技大学 | 横向高压功率器件的结终端结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244092A (zh) * | 2011-06-20 | 2011-11-16 | 电子科技大学 | 一种横向高压功率半导体器件的结终端结构 |
| EP2472584A2 (en) * | 2010-12-28 | 2012-07-04 | Renesas Electronics Corporation | Semiconductor device |
| CN103413831A (zh) * | 2013-08-30 | 2013-11-27 | 电子科技大学 | 一种横向高压器件及其制造方法 |
-
2015
- 2015-08-05 CN CN201510475514.7A patent/CN105047693B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2472584A2 (en) * | 2010-12-28 | 2012-07-04 | Renesas Electronics Corporation | Semiconductor device |
| CN102244092A (zh) * | 2011-06-20 | 2011-11-16 | 电子科技大学 | 一种横向高压功率半导体器件的结终端结构 |
| CN103413831A (zh) * | 2013-08-30 | 2013-11-27 | 电子科技大学 | 一种横向高压器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047693A (zh) | 2015-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101552291B (zh) | N沟道超结纵向双扩散金属氧化物半导体管 | |
| CN105047694B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN105047693B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN103928527B (zh) | 一种横向高压功率半导体器件的结终端结构 | |
| CN101924131B (zh) | 横向扩散mos器件及其制备方法 | |
| CN103700697B (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN105140269B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN104485360B (zh) | 射频ldmos器件及其制造方法 | |
| CN106206677B (zh) | 横向高压功率器件的结终端结构 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN105206659B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN106129118B (zh) | 横向高压功率器件的结终端结构 | |
| CN108054194B (zh) | 一种具有三维横向变掺杂的半导体器件耐压层 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN106252393B (zh) | 横向高压功率器件的结终端结构 | |
| CN106098755B (zh) | 横向高压功率器件的结终端结构 | |
| CN105206657B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN203690304U (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN105206658B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN106206739B (zh) | 横向高压功率器件的结终端结构 | |
| CN106098753B (zh) | 横向高压功率器件的结终端结构 | |
| CN106098754B (zh) | 横向高压功率器件的结终端结构 | |
| CN104659079B (zh) | 隔离型nldmos器件及其制造方法 | |
| CN104716190B (zh) | P型埋层覆盖型半超结横向双扩散金属氧化物半导体场效应管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |