CN105206657B - 一种横向高压功率器件的结终端结构 - Google Patents

一种横向高压功率器件的结终端结构 Download PDF

Info

Publication number
CN105206657B
CN105206657B CN201510540217.6A CN201510540217A CN105206657B CN 105206657 B CN105206657 B CN 105206657B CN 201510540217 A CN201510540217 A CN 201510540217A CN 105206657 B CN105206657 B CN 105206657B
Authority
CN
China
Prior art keywords
type
termination structures
junction termination
drift region
curvature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510540217.6A
Other languages
English (en)
Other versions
CN105206657A (zh
Inventor
乔明
王裕如
张晓菲
方冬
代刚
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201510540217.6A priority Critical patent/CN105206657B/zh
Publication of CN105206657A publication Critical patent/CN105206657A/zh
Application granted granted Critical
Publication of CN105206657B publication Critical patent/CN105206657B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于半导体技术领域，具体涉及一种横向高压功率器件的结终端结构。本发明的结构，曲率结终端结构中N型漂移区2，P型埋层9和N型掺杂层10的内壁分别向中间延伸至与直接结终端结构中N型漂移区2，P型埋层9和N型掺杂层10的内壁连接，延伸方向与直接结终端结构中N型漂移区2，P型埋层9和N型掺杂层10的内壁垂直方向都具有ɑ度夹角，ɑ度为45度，这样可以缓解连接处电场曲率效应。在连接处延伸方向的垂直方向，P型埋层9超出N型漂移区2为5微米；P型埋层还超出N型掺杂层10为3微米，改善电荷不平衡。本发明的有益效果为，改善直线与曲率的结终端结构相连部分电荷不平衡与电场曲率效应，避免提前击穿，以得到最优化的击穿电压。

Description

一种横向高压功率器件的结终端结构
技术领域
本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。
背景技术
高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。
公开号为CN102244092A的中国专利公开了一种横向高压功率器件的结终端结构，如图1所示，器件终端结构包括漏极N+1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+7、源极P+8。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-well区6与N型漂移区2相连，当漏极施加高电压时，P-well区6与N型漂移区2所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区2的耗尽区将主要承担耐压，电场峰值出现在P-well区6与N型漂移区2所构成的PN结冶金结面。为解决高掺杂P-well区6与轻掺杂N型漂移区2所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，专利采用了如图1所示的曲率结终端结构，高掺杂P-well区6与轻掺杂P型衬底3相连，轻掺杂P型衬底3与轻掺杂N型漂移区2相连，高掺杂P-well区6与轻掺杂N型漂移区2的距离为LP。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底3与轻掺杂N型漂移区2相连，代替了高掺杂P-well区6与轻掺杂N型漂移区2所构成的PN结冶金结面，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又与N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，该专利所提出的结终端结构还应用在纵向超结结构器件中。图2为器件直线结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；图3为器件曲率结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图。然而，该专利在纵向超结结构器件下，对直线结终端结构和曲率结终端结构相连部分的终端结构没有进行优化，在相连部分，由于电荷的不平衡和电场曲率效应，会导致功率器件提前击穿，因此器件耐压不是最优值。
发明内容
本发明所要解决的，就是针对传统器件电荷不平衡与连接处电场曲率效应的缺陷，提出一种横向高压功率器件的结终端结构。
为实现上述目的，本发明采用如下技术方案：
一种横向高压功率器件的结终端结构，如图4所示，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的表面具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；P型埋层9位于N型漂移区2中，在P-well区6与N+接触区1之间；N型掺杂层10位于N型漂移区2中，在N型漂移区2的表面与P型埋层9的上方，在P-well区6与N+接触区1之间；源极N+接触区7与N型漂移区2之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4。
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6表面上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2内有环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间；
其特征在于，所述曲率结终端结构中N型漂移区2与直线结终端结构中N型漂移区2连接处靠近P-well区6的一侧，曲率结终端结构中N型漂移区2的末端具有第一斜面，所述第一斜面与P-well区6连接，第一斜面与器件横向方向具有ɑ度夹角；所述曲率结终端结构中P型埋层9与直线结终端结构中P型埋层9连接处靠近P-well区6的一侧，曲率结终端结构中P型埋层9的末端具有第二斜面，所述第二斜面与第一斜面平行；所述曲率结终端结构中N型掺杂层10与直线结终端结构中N型掺杂层10连接处靠近P-well区6的一侧，曲率结终端结构中N型掺杂层10的末端具有第三斜面，所述第三斜面与第二斜面平行；ɑ度夹角的具体取值范围为30度到60度；所述第一斜面和第二斜面之间的间距为b，所述第二斜面和第三斜面之间的间距为c，b和c的具体取值范围为0到15微米；所述曲率结终端结构中的环形P型埋层9的内壁与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距为a；N型掺杂层10的内壁与P型埋层9内壁的间距为c，c的具体取值范围为0到15微米；N型掺杂层10的外壁与P型埋层9外壁的间距为d，d的具体取值范围为0到15微米。
本发明总的技术方案，在直线结终端结构和曲率结终端结构相连部分，曲率结终端结构中N型漂移区2内壁向中间延伸至与直接结终端结构中N型漂移区2内壁连接，延伸方向与直接结终端结构中N型漂移区2内壁垂直方向具有ɑ度夹角，ɑ度夹角的具体取值范围为30度到60度；所述曲率结终端结构中P型埋层9内壁向中间延伸至与直接结终端结构中P型埋层9内壁连接，延伸方向与直接结终端结构中P型埋层9内壁垂直方向具有ɑ度夹角，ɑ度夹角的具体取值范围为30度到60度；所述曲率结终端结构中N型掺杂层10内壁向中间延伸至与直接结终端结构中N型掺杂层10内壁连接，延伸方向与直接结终端结构中N型掺杂层10内壁垂直方向具有ɑ度夹角，ɑ度夹角的具体取值范围为30度到60度；相较于传统结构，在连接处以ɑ度角连接直线结终端结构和曲率结终端结构，可以有效缓解连接处电场的曲率效应。在连接处延伸方向的垂直方向，P型埋层9与N型漂移区2之间有间距b，b的具体取值范围0-15微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区2会扩散，将P型埋层9超出N型漂移区2一些距离，使得扩散出去的N型漂移区2有P型杂质耗尽；同时，根据不同的漂移区注入剂量，N型掺杂层10与P型埋层的内外壁也具有间距，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。在上述方案中，应当理解的是，直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的外壁是指整个器件中P型埋层9靠近N+接触区1的一侧，内壁是指整个器件中P型埋层9靠近P型衬底3的一侧；其他部位的外壁与内壁均为此含义。
进一步的，所述曲率结终端结构中P型埋层9外壁与直线结终端结构中P型埋层9外壁位于N型漂移区2中，所述N型掺杂层10的内壁位于P型埋层9中；所述曲率结终端结构中的环形P型埋层9的内壁与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距为a，a的具体取值范围为0到15微米。
进一步的，所述直线结终端结构中P型埋层9的内壁位于曲率结终端结构中的N型漂移区2中。
进一步的，所述直线结终端结构中P型埋层9的内壁位于曲率结终端结构中的P型衬底3中。
进一步的，所述第二斜面位于曲率结终端结构中的N型漂移区2中。
进一步的，所述第二斜面位于曲率结终端结构中的P型衬底3中。
本发明的有益效果为，本发明通过对直线结终端结构与曲率结终端结构相连部分的终端结构进行分析和优化，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡与电场曲率效应的问题，避免器件提前击穿，从而得到最优化的击穿电压。
附图说明
图1为传统的横向高压功率半导体器件的结终端结构示意图；
图2为传统的器件直线结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；
图3为传统的器件曲率结终端结构中N型漂移区2为纵向超结结构的器件剖面示意图；
图4为本发明的横向高压功率器件的结终端结构示意图；
图5为实施例1的结构示意图；
图6为实施例2的结构示意图；
图7为实施例3的结构示意图；
图8为实施例4的结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1：
如图5所示，本例的结构为包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的表面具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；P型埋层9位于N型漂移区2中，在P-well区6与N+接触区1之间；N型掺杂层10位于N型漂移区2中，在N型漂移区2的表面与P型埋层9的上方，在P-well区6与N+接触区1之间；源极N+接触区7与N型漂移区2之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4。
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8、P型埋层9、N型掺杂层10；P-well区6表面上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、P型埋层9和N型掺杂层10相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2内有环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间；
所述曲率结终端结构中N型漂移区2内壁向中间延伸至与直接结终端结构中N型漂移区2内壁连接，延伸方向与直接结终端结构中N型漂移区2内壁垂直方向具有ɑ度夹角，ɑ度夹角为45度；所述曲率结终端结构中P型埋层9内壁向中间延伸至与直接结终端结构中P型埋层9内壁连接，延伸方向与直接结终端结构中P型埋层9内壁垂直方向具有ɑ度夹角，ɑ度夹角为45度；所述曲率结终端结构中N型掺杂层10内壁向中间延伸至与直接结终端结构中N型掺杂层10内壁连接，延伸方向与直接结终端结构中N型掺杂层10内壁垂直方向具有ɑ度夹角，ɑ度夹角为45度；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的连接处位于P型衬底3中，直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的连接处与直接结终端结构中N型漂移区2和曲率结终端结构中N型漂移区2的连接处的间距为b，b为5微米；所述曲率结终端结构中的环形P型埋层9的内壁位于N型漂移区2中，曲率结终端结构中的环形P型埋层9的内壁与曲率结终端结构中的环形N型漂移区2和P型衬底3的连接处的间距为a，a为5微米；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的外壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的外壁的间距为d，d为3微米；所述直线结终端结构中P型埋层9和曲率结终端结构中P型埋层9的内壁与直线结终端结构中N型掺杂层10和曲率结终端结构中N型掺杂层10的内壁的间距为c，c为3微米。
本例的工作原理为：曲率结终端结构中N型漂移区2内壁向中间延伸至与直接结终端结构中N型漂移区2内壁连接，延伸方向与直接结终端结构中N型漂移区2内壁垂直方向具有ɑ度夹角，ɑ度夹角为45度；所述曲率结终端结构中P型埋层9内壁向中间延伸至与直接结终端结构中P型埋层9内壁连接，延伸方向与直接结终端结构中P型埋层9内壁垂直方向具有ɑ度夹角，ɑ度夹角为45度；所述曲率结终端结构中N型掺杂层10内壁向中间延伸至与直接结终端结构中N型掺杂层10内壁连接，延伸方向与直接结终端结构中N型掺杂层10内壁垂直方向具有ɑ度夹角，ɑ度夹角为45度；这样，相较于传统结构，在连接处以45度角连接直线结终端结构和曲率结终端结构，可以有效缓解连接处电场的曲率效应。直线结终端结构和曲率结终端结构相连部分，在连接处延伸方向的垂直方向，P型埋层9超出N型漂移区2距离为5微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区2会扩散，将P型埋层9超出N型漂移区2一些距离，使得扩散出去的N型漂移区2有P型杂质耗尽；同时，根据不同的漂移区注入剂量，N型掺杂层10与P型埋层的内外壁也具有间距，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。
实施例2
如图6所示，本例与实施例1不同的地方在于，本例中曲率结终端结构中的环形P型埋层9的内壁位于P型衬底3中，其原理与实施例1相同。
实施例3
如图7所示，本例与实施例2不同的地方在于，本例中P型埋层9和曲率结终端结构中P型埋层9的连接处位于N型漂移区2中，其原理与实施例2相同。
实施例4
如图8所示，本例与实施例1不同的地方在于，本例中P型埋层9和曲率结终端结构中P型埋层9的连接处位于N型漂移区2中，其原理与实施例1相同。
上述任意方案中，N型掺杂层10与P型埋层9的相对位置保持固定，即当P型埋层9位于内壁位于N型漂移区2中，N型掺杂层10的内壁也位于N型漂移区2中，内壁之间的间距固定为c。

Claims (2)

1.一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N+接触区(7)、源极P+接触区(8)、P型埋层(9)、N型掺杂层(10)；P-well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2)，且P-well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P-well区(6)的两侧是漏极N+接触区(1)，P-well区(6)的表面具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；P型埋层(9)位于N型漂移区(2)中，在P-well区(6)与N+接触区(1)之间；N型掺杂层(10)位于N型漂移区(2)中，在N型漂移区(2)的表面与P型埋层(9)的上方，在P-well区(6)与N+接触区(1)之间；源极N+接触区(7)与N型漂移区(2)之间的P-well区(6)表面的上方是栅氧化层(5)，栅氧化层(5)的表面的上方是栅极多晶硅(4)；
所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极P+接触区(8)、P型埋层(9)、N型掺杂层(10)；P-well区(6)表面上方是栅氧化层(5)，栅氧化层(5)的表面上方是栅极多晶硅(4)；曲率结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、P型埋层(9)和N型掺杂层(10)分别与直线结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、P型埋层(9)和N型掺杂层(10)相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)内有环形栅极多晶硅(4)和环形栅氧化层(5)；与“直线结终端结构中的P-well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P-well区(6)与N型漂移区(2)不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间；
其特征在于，所述曲率结终端结构中N型漂移区(2)与直线结终端结构中N型漂移区(2)连接处靠近P-well区(6)的一侧，曲率结终端结构中N型漂移区(2)的末端具有第一斜面，所述第一斜面与P-well区(6)连接，第一斜面与器件横向方向具有ɑ度夹角；所述曲率结终端结构中P型埋层(9)与直线结终端结构中P型埋层(9)连接处靠近P-well区(6)的一侧，曲率结终端结构中P型埋层(9)的末端具有第二斜面，所述第二斜面与第一斜面平行；所述曲率结终端结构中N型掺杂层(10)与直线结终端结构中N型掺杂层(10)连接处靠近P-well区(6)的一侧，曲率结终端结构中N型掺杂层(10)的末端具有第三斜面，所述第三斜面与第二斜面平行；所述曲率结终端结构中N型掺杂层(10)的内壁位于P型埋层(9)中；ɑ度夹角的具体取值范围为30度到60度；所述第一斜面和第二斜面之间的间距为b，所述第二斜面和第三斜面之间的间距为c，b和c的具体取值范围为0到15微米；所述曲率结终端结构中的环形P型埋层(9)的内壁与曲率结终端结构中的环形N型漂移区(2)和P型衬底(3)的连接处的间距为a；N型掺杂层(10)的内壁与P型埋层(9)内壁的间距为c，c的具体取值范围为0到15微米；N型掺杂层(10)的外壁与P型埋层(9)外壁的间距为d，d的具体取值范围为0到15微米。
2.根据权利要求1所述的一种横向高压功率器件的结终端结构，其特征在于，所述曲率结终端结构中P型埋层(9)外壁与直线结终端结构中P型埋层(9)外壁位于N型漂移区(2)中，所述N型掺杂层(10)的内壁位于P型埋层(9)中；所述曲率结终端结构中的环形P型埋层(9)的内壁与曲率结终端结构中的环形N型漂移区(2)和P型衬底(3)的连接处的间距为a，a的具体取值范围为0到15微米。
CN201510540217.6A 2015-08-28 2015-08-28 一种横向高压功率器件的结终端结构 Expired - Fee Related CN105206657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510540217.6A CN105206657B (zh) 2015-08-28 2015-08-28 一种横向高压功率器件的结终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510540217.6A CN105206657B (zh) 2015-08-28 2015-08-28 一种横向高压功率器件的结终端结构

Publications (2)

Publication Number Publication Date
CN105206657A CN105206657A (zh) 2015-12-30
CN105206657B true CN105206657B (zh) 2017-10-10

Family

ID=54954223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540217.6A Expired - Fee Related CN105206657B (zh) 2015-08-28 2015-08-28 一种横向高压功率器件的结终端结构

Country Status (1)

Country Link
CN (1) CN105206657B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430448B (zh) * 2020-03-30 2021-08-17 电子科技大学 一种横向功率半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928527A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928500A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887030B1 (ko) * 2007-05-29 2009-03-04 주식회사 동부하이텍 반도체 소자의 고전압 드리프트 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928527A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928500A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构

Also Published As

Publication number Publication date
CN105206657A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
US10340332B2 (en) Folded termination with internal field plate
CN105047694B (zh) 一种横向高压功率器件的结终端结构
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN106098751B (zh) 一种功率半导体器件终端结构
CN105047693B (zh) 一种横向高压功率器件的结终端结构
KR20190126924A (ko) 트렌치형 전력 트랜지스터
CN104124274A (zh) 超结横向双扩散金属氧化物半导体场效应管及其制作方法
WO2019085752A1 (zh) 功率mosfet器件
CN105140269B (zh) 一种横向高压功率器件的结终端结构
CN105206657B (zh) 一种横向高压功率器件的结终端结构
CN102637731A (zh) 一种沟槽功率mos器件的终端结构及其制造方法
CN105206659B (zh) 一种横向高压功率器件的结终端结构
CN106252393B (zh) 横向高压功率器件的结终端结构
CN106206677B (zh) 横向高压功率器件的结终端结构
CN106129118B (zh) 横向高压功率器件的结终端结构
Duan et al. REBULF super junction MOSFET with N+ buried layer
CN105206658B (zh) 一种横向高压功率器件的结终端结构
CN106098755B (zh) 横向高压功率器件的结终端结构
US11189698B2 (en) Semiconductor power device
CN202454560U (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN106098754B (zh) 横向高压功率器件的结终端结构
CN106206739B (zh) 横向高压功率器件的结终端结构
CN106098753B (zh) 横向高压功率器件的结终端结构
CN112864150B (zh) 超结功率器件
CN112885827B (zh) 一种半导体超结功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171010