CN106206739B - 横向高压功率器件的结终端结构 - Google Patents

横向高压功率器件的结终端结构 Download PDF

Info

Publication number
CN106206739B
CN106206739B CN201610729114.9A CN201610729114A CN106206739B CN 106206739 B CN106206739 B CN 106206739B CN 201610729114 A CN201610729114 A CN 201610729114A CN 106206739 B CN106206739 B CN 106206739B
Authority
CN
China
Prior art keywords
drift region
type drift
type
junction termination
termination structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610729114.9A
Other languages
English (en)
Other versions
CN106206739A (zh
Inventor
乔明
肖倩倩
余洋
詹珍雅
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610729114.9A priority Critical patent/CN106206739B/zh
Publication of CN106206739A publication Critical patent/CN106206739A/zh
Application granted granted Critical
Publication of CN106206739B publication Critical patent/CN106206739B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、P型区、源极P+接触区；P型区内外边界之间的部分沿周向依次分成多个不相连的三角形子区域61、62….6N；曲率结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区分别与直线结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区相连并形成环形结构，本发明通过对曲率终端结构中的P型区采用多窗口注入进而对N型漂移区浓度进行杂质补偿，从而降低N型漂移区的浓度，使得N型漂移区被低浓度的P型衬底完全耗尽，避免器件提前击穿，从而得到最优化的击穿电压。

Description

横向高压功率器件的结终端结构
技术领域
本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。
背景技术
高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。
公开号为CN102244092A的中国专利公开了一种横向高压功率器件的结终端结构，图1所示为器件的版图结构，器件终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极N+、源极P+。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-well区与N型漂移区相连，当漏极施加高电压时，P-well区与N型漂移区所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区的耗尽区将主要承担耐压，电场峰值出现在P-well区与N型漂移区所构成的PN结冶金结面。为解决高掺杂P-well区与轻掺杂N型漂移区所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，该专利采用了如图1所示的曲率结终端结构，高掺杂P-well区与轻掺杂P型衬底相连，轻掺杂P型衬底与轻掺杂N型漂移区相连，高掺杂P-well区与轻掺杂N型漂移区的距离为LP。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底与轻掺杂N型漂移区相连，代替了高掺杂P-well区与轻掺杂N型漂移区所构成的PN结冶金结面，轻掺杂P型衬底为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区处的高电场峰值，又与N型漂移区引入新的电场峰值。由于P型衬底和N型漂移区都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区与轻掺杂P型衬底的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，该专利所提出的结终端结构还应用在纵向超结结构器件中。图1为器件XY平面的结构示意图，由于曲率结终端部分漂移区的掺杂浓度相对P型衬底部分较高，P型衬底无法充分耗尽N型漂移区，在交界处引入较高的电场，导致P型衬底和N型漂移区构成的PN结提前击穿，因此器件的耐压不是最优化，可靠性也降低。
发明内容
本发明所要解决的，就是针对传统器件曲率终端结构中N型漂移区无法被低浓度的P型衬底完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷，提出一种横向高压功率器件的结终端结构。
为实现上述目的，本发明采用如下技术方案：
一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、N型漂移区内部的P型区、源极P+接触区，N型漂移区和P型区包括底部的方型区域和顶部的半圆区域，P型区内外边界之间的部分沿周向依次分成多个不相连的三角形子区域61、62….6N；相邻三角形子区域之间填充N型漂移区，每个三角形子区域有两个顶点落在N型漂移区靠近P形衬底的内边界上，一个顶点位于N型漂移区的外边界上，每个三角形子区域位于N型漂移区内边界的底边的长度分别为d0,1、d0,2。。。。。。d0,N-1、d0,N，相邻两个三角形子区域位于N型漂移区外边界上的顶点之间的距离分别为L1,1、L1,2……L1,N-1、L1,N、L1,N+1，相邻两个三角形子区域位于N型漂移区内边界上的底边之间的距离分别为L0,1、L0,2……L0,N-1、L0,N、L0,N+1；每个三角形子区域相交于N型漂移区外边界的顶点的两条边之间的夹角分别为为α1、α2……αN-1、αN，Pwell区上方是栅氧化层，栅氧化层的表面上方是栅极多晶硅；曲率结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区分别与直线结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区相连并形成环形结构；其中，曲率结终端结构中的漏极N+接触区包围N型漂移区，N型漂移区内有环形栅极多晶硅、环形栅氧化层和Pwell区，Ld为器件的漂移区长度。
作为优选方式，直线结终端结构为single RESURF、double RESURF，tripleRESURF结构其中的一种。
作为优选方式，所述直线结终端结构，包括：漏极N+接触区、N型漂移区2b、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极N+接触区、源极P+接触区；P-well区与N型漂移区2b位于P型衬底的上层，其中P-well区位于中间，两边是N型漂移区2b，且P-well区与N型漂移区2b相连；N型漂移区2b中远离P-well区的两侧是漏极N+接触区，P-well区的表面具有与金属化源极相连的源极N+接触区和源极P+接触区，其中源极P+接触区位于中间，源极N+接触区位于源极P+接触区两侧；源极N+接触区与N型漂移区2b之间的P-well区表面的上方是栅氧化层，栅氧化层的表面的上方是栅极多晶硅，Ld为器件的漂移区长度，P-well区与N型漂移区2b不相连且两者的间距为LP。
作为优选方式，子区域61、62….6N和P-well区共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。
作为优选方式，曲率结终端结构中的N型漂移区下边界向中间延伸至与直线结终端结构中的N型漂移区2b上边界连接。
作为优选方式，所述的每个子区域61、62….6N均在N型漂移区的内边界和外边界之间分成M个子段，分别为61,1，61,2，……6N,M。
作为优选方式，每个子区域的离子注入的剂量相同，且每个子区域中，M个子段61,1，61,2，……61M的离子注入的剂量依次递减。
作为优选方式，每个三角形子区域位于N型漂移区内边界的底边的长度d0,1、d0,2。。。。。。d0,N-1、d0,N相同，相邻两个三角形子区域位于N型漂移区外边界上的顶点之间的距离L1,1、L1,2……L1,N-1、L1,N、L1,N+1相同，相邻两个三角形子区域位于N型漂移区内边界上的底边之间的距离L0,1、L0,2……L0,N-1、L0,N、L0,N+1相同；每个三角形子区域相交于N型漂移区2外边界的顶点的两条边之间的夹角α1、α2……αN-1、αN相同。
作为优选方式，结终端结构推结后在N型漂移区的表面或者体内形成单个或者多个P型掺杂区6a,1、6a,2、6a,3….6a,N。
本发明总的技术方案，在直线终端结构和曲率终端结构相连部分，曲率终端结构中N型漂移区上边界向中间延伸至与直接终端结构中N型漂移区2b下边界连接，P型区内外边界之间的部分沿周向依次分成多个不相连的三角形子区域61、62….6N；且均与N型漂移区交叠。相较于传统结构，将P型区在N型漂移区交叠注入，可以有效的降低N型漂移区与P型衬底的电场峰值，并且可以有效缓解N型漂移区无法被低浓度的P型衬底完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷。在实际工艺中，P型区通过离子注入形成，在退火推结后，P型区会扩散，由于P型区是靠近P形衬底的开口方向越来越大，所以注入的P型杂质浓度从中间到两端是逐渐降低的，所以，经过补偿后的N型漂移区的浓度从中间到两端是逐渐增加的，因此降低了N型漂移区与P型衬底交界处的浓度，使N型漂移区更好的被P型衬底耗尽，从而改善器件的耐压。同时，根据P型区子区域的窗口大小的不同，注入的P型杂质浓度也不同，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线终端结构和曲率终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。
本发明的有益效果为，本发明通过对曲率终端结构中的P型区采用多窗口(多子区域)注入进而对N型漂移区浓度进行杂质补偿，从而降低N型漂移区的浓度，使得N型漂移区被低浓度的P型衬底完全耗尽，避免器件提前击穿，从而得到最优化的击穿电压。
附图说明
图1为传统的横向高压功率半导体器件的终端结构示意图；
图2为本发明的横向高压功率器件的终端结构沿XY方向剖面示意图；
图3本发明的横向高压功率器件的结终端分成M个子段的沿XY方向剖面示意图；
图4本发明的横向高压功率半导体器件的结终端推结后3D结构；
图5为本发明的器件直线结终端结构X方向的剖面示意图；
图6为本发明的器件曲率结终端结构Y方向的剖面示意图；
1为漏极N+接触区，2为曲率结终端结构中的N型漂移区，2b为直线结终端结构中的N型漂移区，3为P型衬底，4为栅极多晶硅，5为栅氧化层，6为P-well区，61、62….6N为子区域，7为源极N+接触区，8为源极P+接触区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、Pwell区6、N型漂移区2内部的P型区、源极P+接触区8，N型漂移区2和P型区包括底部的方型区域和顶部的半圆区域，P型区内外边界之间的部分沿周向依次分成多个不相连的三角形子区域61、62….6N；相邻三角形子区域之间填充N型漂移区2，每个三角形子区域有两个顶点落在N型漂移区2靠近P形衬底3的内边界上，一个顶点位于N型漂移区2的外边界上，每个三角形子区域位于N型漂移区内边界的底边的长度分别为d01、d02。。。。。。d0,N-1、d0,N，相邻两个三角形子区域位于N型漂移区外边界上的顶点之间的距离分别为L1,1、L1,2……L1,N-1、L1,N、L1,N+1，相邻两个三角形子区域位于N型漂移区内边界上的底边之间的距离分别为L0,1、L0,2……L0,N-1、L0,N、L0,N+1；每个三角形子区域相交于N型漂移区2外边界的顶点的两条边之间的夹角分别为为α1、α2……αN-1、αN，P型区上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的漏极N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、Pwell区6分别与直线结终端结构中的漏极N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、Pwell区6相连并形成环形结构；其中，曲率结终端结构中的漏极N+接触区1包围N型漂移区2，N型漂移区2内有环形栅极多晶硅4、环形栅氧化层5和Pwell区6，Ld为器件的漂移区长度。
所述直线结终端结构，包括：漏极N+接触区1、N型漂移区2b、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8；P-well区6与N型漂移区2b位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2b，且P-well区6与N型漂移区2b相连；N型漂移区2b中远离P-well区6的两侧是漏极N+接触区1，P-well区6的表面具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2b之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4，Ld为器件的漂移区长度，P-well区6与N型漂移区2b不相连且两者的间距为LP。
直线结终端结构不仅可以为single RESURF，还可以为double RESURF结构、triple RESURF结构其中的一种。
子区域61、62….6N和P-well区6共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。
曲率结终端结构中的N型漂移区2下边界向中间延伸至与直线结终端结构中的N型漂移区2b上边界连接。
所述的每个子区域61、62….6N均在N型漂移区的内边界和外边界之间分成M个子段，分别为61,1，61,2，……6N,M。
优选的，每个子区域的离子注入的剂量相同，且每个子区域中，M个子段61,1，61,2，……61M的离子注入的剂量依次递减。优选的，每个三角形子区域位于N型漂移区内边界的底边的长度d0,1、d0,2。。。。。。d0,N-1、d0,N相同，相邻两个三角形子区域位于N型漂移区外边界上的顶点之间的距离L1,1、L1,2……L1,N-1、L1,N、L1,N+1相同，相邻两个三角形子区域位于N型漂移区内边界上的底边之间的距离L0,1、L0,2……L0,N-1、L0,N、L0,N+1相同；每个三角形子区域相交于N型漂移区2外边界的顶点的两条边之间的夹角α1、α2……αN-1、αN相同。
结终端结构推结后在N型漂移区2的表面或者体内形成单个或者多个P型掺杂区6a,1、6a,2、6a,3….6a,N。其宽度和间隔均可通过子区域61、62、63。。。。。6N区的宽度及注入剂量来进行调节。
本发明在直线终端结构和曲率终端结构相连部分，曲率终端结构中N型漂移区2内边界向中间延伸至与直接终端结构中N型漂移区2b内边界连接，P型区内外边界之间的部分沿周向依次分成多个不相连的三角形子区域61、62….6N；且均与N型漂移区2交叠。相较于传统结构，将P型区在N型漂移区2交叠注入，可以有效的降低N型漂移区2与P型衬底3的电场峰值，并且可以有效缓解N型漂移区2无法被低浓度的P型衬底3完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷。在实际工艺中，P型区通过离子注入形成，在退火推结后，P型区会扩散，由于P型区是靠近P形衬底的开口方向越来越大，所以注入的P型杂质浓度从中间到两端是逐渐降低的，所以，经过补偿后的N型漂移区2的浓度从中间到两端是逐渐增加的，因此降低了N型漂移区2与P型衬底3交界处的浓度，使N型漂移区2更好的被P型衬底3耗尽，从而改善器件的耐压。同时，根据P型区子区域的窗口大小的不同，注入的P型杂质浓度也不同，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线终端结构和曲率终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。
图3为本发明的横向高压功率器件的结终端分成M个子段的沿XY方向剖面示意图；与图2不同的是，将图2中的多个三角形的P型区子区域61、62….6N进行分段处理，分别为61,1，61,2，……6N,M，其中，分段的个数M(M＝1、2、3、4….)可以根据设计的需要来具体进行修改，且各分段之间的距离可以相同也可以不同。
图4为本发明的横向高压功率半导体器件的结终端推结后3D结构；其推结后若无完全补偿掉P型杂质，则会在N型漂移区2的体内或表面形成单个或多个P型掺杂区6a,1、6a,2、6a,3….6a,N，其宽度和间隔均可通过61、62、63。。。。。6N区的宽度及注入剂量来进行调节。
图5为本发明的器件直线结终端结构X方向的剖面示意图；
图6为本发明的器件曲率结终端结构Y方向的剖面示意图；
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种横向高压功率器件的结终端结构，其特征在于：包括直线结终端结构和曲率结终端结构；
所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、Pwell区(6)、N型漂移区(2)内部的P型区、源极P+接触区(8)，N型漂移区(2)和P型区包括底部的方型区域和顶部的半圆区域，P型区内外边界之间的部分沿周向依次分成多个不相连的三角形子区域(61、62……6N)；相邻三角形子区域之间填充N型漂移区(2)，每个三角形子区域有两个顶点落在N型漂移区(2)靠近P形衬底(3)的内边界上，一个顶点位于N型漂移区(2)的外边界上，每个三角形子区域位于N型漂移区内边界的底边的长度分别为d0,1、d0,2……d0,N-1、d0,N，相邻两个三角形子区域位于N型漂移区外边界上的顶点之间的距离分别为L1,1、L1,2……L1,N-1、L1,N、L1,N+1，相邻两个三角形子区域位于N型漂移区内边界上的底边之间的距离分别为L0,1、L0,2……L0,N-1、L0,N、L0,N+1；每个三角形子区域相交于N型漂移区(2)外边界的顶点的两条边之间的夹角分别为α1、α2……αN-1、αN，Pwell区(6)上方是栅氧化层(5)，栅氧化层(5)的表面上方是栅极多晶硅(4)；曲率结终端结构中的漏极N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、Pwell区(6)分别与直线结终端结构中的漏极N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、Pwell区(6)相连并形成环形结构；其中，曲率结终端结构中的漏极N+接触区(1)包围N型漂移区(2)，N型漂移区(2)内有环形栅极多晶硅(4)、环形栅氧化层(5)和Pwell区(6)，Ld为器件的漂移区长度。
2.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：直线结终端结构为single RESURF、double RESURF，triple RESURF结构其中的一种。
3.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：所述直线结终端结构，包括：漏极N+接触区(1)、N型漂移区(2b)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N+接触区(7)、源极P+接触区(8)；P-well区(6)与N型漂移区(2b)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2b)，且P-well区(6)与N型漂移区(2b)相连；N型漂移区(2b)中远离P-well区(6)的两侧是漏极N+接触区(1)，P-well区(6)的表面具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；源极N+接触区(7)与N型漂移区(2b)之间的P-well区(6)表面的上方是栅氧化层(5)，栅氧化层(5)的表面的上方是栅极多晶硅(4)，Ld为器件的漂移区长度，P-well区(6)与N型漂移区(2b)不相连且两者的间距为LP。
4.根据权利要求3所述的横向高压功率器件的结终端结构，其特征在于：子区域(61、62……6N)和P-well区(6)共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。
5.根据权利要求3所述的横向高压功率器件的结终端结构，其特征在于：曲率结终端结构中的N型漂移区(2)下边界向中间延伸至与直线结终端结构中的N型漂移区(2b)内上边界连接。
6.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：所述的每个子区域(61、62……6N)均在N型漂移区的内边界和外边界之间分成M个子段(61,1，61,2，……6N,M)。
7.根据权利要求6所述的横向高压功率器件的结终端结构，其特征在于：每个子区域的离子注入的剂量相同，且每个子区域中，M个子段(61,1，61,2，……61M)的离子注入的剂量依次递减。
8.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：每个三角形子区域位于N型漂移区内边界的底边的长度d0,1、d0,2……d0,N-1、d0,N相同，相邻两个三角形子区域位于N型漂移区外边界上的顶点之间的距离L1,1、L1,2……L1,N-1、L1,N、L1,N+1相同，相邻两个三角形子区域位于N型漂移区内边界上的底边之间的距离L0,1、L0,2……L0,N-1、L0,N、L0,N+1相同；每个三角形子区域相交于N型漂移区(2)外边界的顶点的两条边之间的夹角α1、α2……αN-1、αN相同。
9.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：结终端结构推结后在N型漂移区(2)的表面或者体内形成单个或者多个P型掺杂区(6a,1、6a,2、6a,3……6a,N)。
CN201610729114.9A 2016-08-25 2016-08-25 横向高压功率器件的结终端结构 Expired - Fee Related CN106206739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610729114.9A CN106206739B (zh) 2016-08-25 2016-08-25 横向高压功率器件的结终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610729114.9A CN106206739B (zh) 2016-08-25 2016-08-25 横向高压功率器件的结终端结构

Publications (2)

Publication Number Publication Date
CN106206739A CN106206739A (zh) 2016-12-07
CN106206739B true CN106206739B (zh) 2019-07-12

Family

ID=57524963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610729114.9A Expired - Fee Related CN106206739B (zh) 2016-08-25 2016-08-25 横向高压功率器件的结终端结构

Country Status (1)

Country Link
CN (1) CN106206739B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165657A (zh) * 2013-03-13 2013-06-19 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN105047694A (zh) * 2015-08-28 2015-11-11 电子科技大学 一种横向高压功率器件的结终端结构
CN105047693A (zh) * 2015-08-05 2015-11-11 电子科技大学 一种横向高压功率器件的结终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029466A (ja) * 2009-07-28 2011-02-10 Hitachi Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165657A (zh) * 2013-03-13 2013-06-19 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN105047693A (zh) * 2015-08-05 2015-11-11 电子科技大学 一种横向高压功率器件的结终端结构
CN105047694A (zh) * 2015-08-28 2015-11-11 电子科技大学 一种横向高压功率器件的结终端结构

Also Published As

Publication number Publication date
CN106206739A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN104992977B (zh) Nldmos器件及其制造方法
CN101510561A (zh) 超结纵向双扩散金属氧化物半导体管
CN105047694B (zh) 一种横向高压功率器件的结终端结构
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN105047693B (zh) 一种横向高压功率器件的结终端结构
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN106887466A (zh) 一种二维类超结ldmos器件及其制备方法
CN106252393B (zh) 横向高压功率器件的结终端结构
CN105140269B (zh) 一种横向高压功率器件的结终端结构
CN106206677B (zh) 横向高压功率器件的结终端结构
CN106098755B (zh) 横向高压功率器件的结终端结构
CN103928500B (zh) 一种横向高压功率半导体器件的结终端结构
CN105206659B (zh) 一种横向高压功率器件的结终端结构
CN106206739B (zh) 横向高压功率器件的结终端结构
CN106129118B (zh) 横向高压功率器件的结终端结构
CN104617139B (zh) Ldmos器件及制造方法
CN106098753B (zh) 横向高压功率器件的结终端结构
CN103426913B (zh) 一种部分soi超结高压功率半导体器件
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN106298874B (zh) 横向高压功率器件的结终端结构
CN105576022B (zh) 具有超结结构的半导体器件及其制备方法
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN105206657B (zh) 一种横向高压功率器件的结终端结构
CN106098754B (zh) 横向高压功率器件的结终端结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190712

CF01 Termination of patent right due to non-payment of annual fee