CN106206677B - 横向高压功率器件的结终端结构 - Google Patents
横向高压功率器件的结终端结构 Download PDFInfo
- Publication number
- CN106206677B CN106206677B CN201610728940.1A CN201610728940A CN106206677B CN 106206677 B CN106206677 B CN 106206677B CN 201610728940 A CN201610728940 A CN 201610728940A CN 106206677 B CN106206677 B CN 106206677B
- Authority
- CN
- China
- Prior art keywords
- drift region
- type drift
- type
- junction termination
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 230000007423 decrease Effects 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 description 13
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005272 metallurgy Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001727 in vivo Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、P型区、源极P+接触区；P型区由内边界向外边界分成61、62….6N N个子区域，曲率结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区分别与直线结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区相连并形成环形结构，本发明通过对曲率终端结构中的P型区采用多窗口注入进而对N型漂移区浓度进行杂质补偿，从而降低N型漂移区的浓度，使得N型漂移区被低浓度的P型衬底完全耗尽，避免器件提前击穿，从而得到最优化的击穿电压。
Description
技术领域
本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。
背景技术
高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。
公开号为CN102244092A的中国专利公开了一种横向高压功率器件的结终端结构，图1所示为器件的版图结构，器件终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极N+、源极P+。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-well区与N型漂移区相连，当漏极施加高电压时，P-well区与N型漂移区所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区的耗尽区将主要承担耐压，电场峰值出现在P-well区与N型漂移区所构成的PN结冶金结面。为解决高掺杂P-well区与轻掺杂N型漂移区所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，该专利采用了如图1所示的曲率结终端结构，高掺杂P-well区与轻掺杂P型衬底相连，轻掺杂P型衬底与轻掺杂N型漂移区相连，高掺杂P-well区与轻掺杂N型漂移区的距离为LP。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底与轻掺杂N型漂移区相连，代替了高掺杂P-well区与轻掺杂N型漂移区所构成的PN结冶金结面，轻掺杂P型衬底为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区处的高电场峰值，又与N型漂移区引入新的电场峰值。由于P型衬底和N型漂移区都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区与轻掺杂P型衬底的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，该专利所提出的结终端结构还应用在纵向超结结构器件中。图1为器件XY平面的结构示意图，由于曲率结终端部分漂移区的掺杂浓度相对P型衬底部分较高，P型衬底无法充分耗尽N型漂移区，在交界处引入较高的电场，导致P型衬底和N型漂移区构成的PN结提前击穿，因此器件的耐压不是最优化，可靠性也降低。
发明内容
本发明所要解决的，就是针对传统器件曲率终端结构中N型漂移区无法被低浓度的P型衬底完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷，提出一种横向高压功率器件的结终端结构。
为实现上述目的，本发明采用如下技术方案：
一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、N型漂移区内部的P型区、源极P+接触区，P型区由内边界向外边界分成61、62….6N N个子区域，相邻子区域之间填充N型漂移区，N型漂移区和P型区包括底部的方型区域和顶部的半圆区域，Pwell区上方是栅氧化层，栅氧化层的表面上方是栅极多晶硅；曲率结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区分别与直线结终端结构中的漏极N+接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区相连并形成环形结构，而子区域61、62….6N都和直线结终端结构中N型漂移区2b相连；其中，曲率结终端结构中的漏极N+接触区包围N型漂移区，N型漂移区内有环形栅极多晶硅、环形栅氧化层和环形Pwell区；子区域61、62….6N的宽度分别为S1、S2….SN，相邻子区域之间的距离分别为d1、d2….dN-1，子区域6N与N型漂移区的外边界距离为dN，Ld为器件的漂移区长度，其中，d1、d2….dN以及S1、S2….SN的取值均在0到Ld-Lp之间，且
作为优选方式，直线结终端结构为single RESURF、double RESURF，tripleRESURF结构其中的一种。
作为优选方式，所述直线结终端结构，包括：漏极N+接触区、N型漂移区2b、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极N+接触区、源极P+接触区；P-well区与N型漂移区2b位于P型衬底的上层，其中P-well区位于中间，两边是N型漂移区2b，且P-well区与N型漂移区2b相连；N型漂移区2b中远离P-well区的两侧是漏极N+接触区，P-well区的表面具有与金属化源极相连的源极N+接触区和源极P+接触区，其中源极P+接触区位于中间，源极N+接触区位于源极P+接触区两侧；源极N+接触区与N型漂移区2b之间的P-well区表面的上方是栅氧化层，栅氧化层的表面的上方是栅极多晶硅，Ld为器件的漂移区长度，P-well区与N型漂移区2b不相连且两者的间距为LP。
作为优选方式，子区域61、62….6N和P-well区共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。
作为优选方式，曲率结终端结构中的N型漂移区下边界向中间延伸至与直线结终端结构中的N型漂移区2b上边界连接。
作为优选方式，子区域61、62….6N的宽度从S1到SN依次递减。
作为优选方式，相邻子区域之间的距离从d1到dN-1依次递增。
作为优选方式，曲率结终端结构中子区域61的内边界与N型漂移区内边界重合。
作为优选方式，曲率结终端结构中子区域6N的外边界在N型漂移区外边界的内侧。
作为优选方式，结终端结构推结后在N型漂移区的表面或者体内形成单个或者多个P型杂质区6a、6b、6c、…..，其宽度分别为a、b、c、……。
LP的具体取值范围在数微米至数十微米之间，S1、S2、S3……SN的取值范围在数微米之内，距离从d1到dN取值范围在数微米之内。相较于传统结构，将子区域61、62、63…..6N区在N型漂移区交叠注入，且S1大于S2，S2大于S3，…..,SN-1大于SN，可以有效的降低N型漂移区与P型衬底的电场峰值，并且可以有效缓解N型漂移区无法被低浓度的P型衬底完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷。在实际工艺中，P型区通过离子注入形成，在退火推结后，子区域61、62、63…..6N区会扩散，由于d1小于d2，d2小于d3，……，dN-2小于dN-1，且S1大于S2，S2大于S3，注入的P型杂质浓度从中间到两端是逐渐降低的，所以，经过补偿后的N型漂移区的浓度从中间到两端是逐渐增加的，因此降低了N型漂移区与P型衬底交界处的浓度，使N型漂移区更好的被P型衬底耗尽，从而改善器件的耐压。同时，根据子区域61、62、63…..6N区宽度的不同，注入的P型杂质浓度也不同，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。
本发明的有益效果为，本发明通过对曲率终端结构中的P型区采用多窗口注入进而对N型漂移区浓度进行杂质补偿，从而降低N型漂移区的浓度，使得N型漂移区被低浓度的P型衬底完全耗尽，避免器件提前击穿，从而得到最优化的击穿电压。
附图说明
图1为传统的横向高压功率半导体器件的终端结构示意图；
图2为本发明的横向高压功率器件的终端结构沿XY方向剖面示意图；
图3本发明的横向高压功率半导体器件的终端(N＝3时)推结后3D结构；
图4为本发明的直线结终端结构X方向的剖面示意图；
图5为本发明的曲率结终端结构Y方向的剖面示意图；
图6为本发明的终端结构和传统曲率终端结构等势线分布图，其中a为传统曲率终端结构等势线分布图，b为本发明的横向高压功率器件的终端结构等势线分布图。
图7为本发明的横向高压功率器件的终端结构和传统曲率终端结构的N型漂移区掺杂分布的对比图；
图8为本发明的横向高压功率器件的终端结构和传统曲率终端结构电场分布对比图。
1为漏极N+接触区，2为曲率结终端结构中的N型漂移区，2b为直线结终端结构中的N型漂移区，3为P型衬底，4为栅极多晶硅，5为栅氧化层，6为P-well区，61、62….6N为子区域，7为源极N+接触区，8为源极P+接触区，6a、6b、6c、…..为P型杂质区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、Pwell区6、N型漂移区2内部的P型区、源极P+接触区8，P型区由内边界向外边界分成61、62….6N N个子区域，相邻子区域之间填充N型漂移区2，N型漂移区2和P型区包括底部的方型区域和顶部的半圆区域，Pwell区6上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的漏极N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、Pwell区6分别与直线结终端结构中的漏极N+接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、Pwell区6相连并形成环形结构，而子区域61、62….6N都和直线结终端结构中N型漂移区2b相连；其中，曲率结终端结构中的漏极N+接触区1包围N型漂移区2，N型漂移区2内有环形栅极多晶硅4、环形栅氧化层5和环形Pwell区6；子区域61、62….6N的宽度分别为S1、S2….SN，相邻子区域之间的距离分别为d1、d2….dN-1，子区域6N与N型漂移区2的外边界距离为dN，Ld为器件的漂移区长度，其中，d1、d2….dN以及S1、S2….SN的取值均在0到Ld-Lp之间，且
所述直线结终端结构，包括：漏极N+接触区1、N型漂移区2b、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8；P-well区6与N型漂移区2b位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2b，且P-well区6与N型漂移区2b相连；N型漂移区2b中远离P-well区6的两侧是漏极N+接触区1，P-well区6的表面具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2b之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4，Ld为器件的漂移区长度，P-well区6与N型漂移区2b不相连且两者的间距为LP。
直线结终端结构不仅可以为single RESURF结构，还可以为double RESURF结构、triple RESURF结构其中的一种。
子区域61、62….6N和P-well区6共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。
曲率结终端结构中的N型漂移区2下边界向中间延伸至与直线结终端结构中的N型漂移区2b上边界连接。
子区域61、62….6N的宽度从S1到SN依次递减。
相邻子区域之间的距离从d1到dN-1依次递增。
曲率结终端结构中子区域61的内边界与N型漂移区2内边界重合。作为另一种变形方式，曲率结终端结构中子区域6N的外边界在N型漂移区2外边界的内侧。
结终端结构推结后在N型漂移区2的表面或者体内形成单个或者多个P型杂质区6a、6b、6c、…..，其宽度分别为a、b、c、……。且a、b、c、……的大小可通过子区域61、62….6N的宽度及注入剂量来进行调节。
LP的具体取值范围在数微米至数十微米之间，S1、S2、S3……SN的取值范围在数微米之内，距离从d1到dN取值范围在数微米之内。相较于传统结构，将子区域61、62、63…..6N区在N型漂移区2交叠注入，且S1大于S2，S2大于S3，…..,SN-1大于SN，可以有效的降低N型漂移区2与P型衬底3的电场峰值，并且可以有效缓解N型漂移区2无法被低浓度的P型衬底3完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷。在实际工艺中，P型区通过离子注入形成，在退火推结后，子区域61、62、63…..6N区会扩散，由于d1小于d2，d2小于d3，……，dN-2小于dN-1，且S1大于S2，S2大于S3，注入的P型杂质浓度从中间到两端是逐渐降低的，所以，经过补偿后的N型漂移区2的浓度从中间到两端是逐渐增加的，因此降低了N型漂移区2与P型衬底3交界处的浓度，使N型漂移区2更好的被P型衬底3耗尽，从而改善器件的耐压。同时，根据子区域61、62、63…..6N区宽度的不同，注入的P型杂质浓度也不同，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。
图3为N＝3时，本发明的横向高压功率器件的终端推结后3D结构；其推结后在N型漂移区2的体内形成单个P型杂质区6a，其宽度为a。a的大小可通过子区域61、62、63区的宽度及注入剂量来进行调节。
图6为本发明的横向高压功率器件的终端结构和传统曲率终端结构等势线分布图，其中(a)为传统曲率终端结构等势线分布图，(b)为本发明的横向高压功率器件的终端结构等势线分布图。从图中可以看出，本发明的横向高压功率器件的终端结构等势线分布更为均匀，且耐压为705V，传统曲率终端结构耐压仅为664V。
图7为本发明的横向高压功率器件的终端结构和传统曲率终端结构的N型漂移区掺杂分布的对比图；由图7可以看出，此方法降低了N型漂移区2的浓度。
图8为本发明的横向高压功率器件的终端结构和传统曲率终端结构电场分布对比图。由图8可以看出，N型漂移区2与P型衬底3之间的电场峰值得到了改善。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种横向高压功率器件的结终端结构，其特征在于：包括直线结终端结构和曲率结终端结构；
所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、Pwell区(6)、N型漂移区(2)内部的P型区、源极P+接触区(8)，P型区由内边界向外边界分成(61、62….6N)N个子区域，相邻子区域之间填充N型漂移区(2)，N型漂移区(2)和P型区包括沿直线结终端到曲率结终端方向底部的方型区域和顶部的半圆区域，Pwell区(6)上方是栅氧化层(5)，栅氧化层(5)的表面上方是栅极多晶硅(4)；曲率结终端结构中的漏极N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)、栅氧化层(5)、Pwell区(6)分别与直线结终端结构中的漏极N+接触区(1)、直线结终端结构中的N型漂移区(2b)、栅极多晶硅(4)、栅氧化层(5)、Pwell区(6)相连并形成环形结构，而子区域(61、62….6N)都和直线结终端结构中的N型漂移区(2b)相连；其中，曲率结终端结构中的漏极N+接触区(1)包围N型漂移区(2)，N型漂移区(2)内有环形栅极多晶硅(4)、环形栅氧化层(5)和环形Pwell区(6)；子区域(61、62….6N)的宽度分别为S1、S2….SN，相邻子区域之间的距离分别为d1、d2….dN-1，第N子区域(6N)与N型漂移区(2)的外边界距离为dN，Ld为器件的漂移区长度，其中，d1、d2….dN以及S1、S2….SN的取值均在0到Ld-Lp之间，且P-well区(6)与直线结终端结构中的N型漂移区(2b)不相连且两者的间距为LP。
2.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：直线结终端结构为single RESURF、double RESURF，triple RESURF结构其中的一种。
3.根据权利要求2的横向高压功率器件的结终端结构，其特征在于：所述直线结终端结构，包括：漏极N+接触区(1)、N型漂移区(2b)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N+接触区(7)、源极P+接触区(8)；P-well区(6)与N型漂移区(2b)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2b)，且P-well区(6)与N型漂移区(2b)相连；N型漂移区(2b)中远离P-well区(6)的两侧是漏极N+接触区(1)，P-well区(6)的表面具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；源极N+接触区(7)与N型漂移区(2b)之间的P-well区(6)表面的上方是栅氧化层(5)，栅氧化层(5)的表面的上方是栅极多晶硅(4)，Ld为器件的漂移区长度，P-well区(6)与N型漂移区(2b)不相连且两者的间距为LP。
4.根据权利要求3的横向高压功率器件的结终端结构，其特征在于：子区域(61、62….6N)和P-well区(6)共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。
5.根据权利要求3所述的横向高压功率器件的结终端结构，其特征在于：曲率结终端结构中的N型漂移区(2)下边界向中间延伸至与直线结终端结构中的N型漂移区(2b)上边界连接。
6.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：子区域(61、62…6N)的宽度从S1到SN依次递减。
7.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：相邻子区域之间的距离从d1到dN-1依次递增。
8.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：曲率结终端结构中第一子区域(61)的内边界与N型漂移区(2)内边界重合。
9.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于：曲率结终端结构中第N子区域(6N)的外边界在N型漂移区(2)外边界的内侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610728940.1A CN106206677B (zh) | 2016-08-25 | 2016-08-25 | 横向高压功率器件的结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610728940.1A CN106206677B (zh) | 2016-08-25 | 2016-08-25 | 横向高压功率器件的结终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206677A CN106206677A (zh) | 2016-12-07 |
| CN106206677B true CN106206677B (zh) | 2019-09-27 |
Family
ID=57524724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610728940.1A Active CN106206677B (zh) | 2016-08-25 | 2016-08-25 | 横向高压功率器件的结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206677B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534514B (zh) * | 2019-09-05 | 2022-01-25 | 电子科技大学 | 一种横向高压功率半导体器件的槽型终端结构 |
| CN111430448B (zh) * | 2020-03-30 | 2021-08-17 | 电子科技大学 | 一种横向功率半导体器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
| CN104835836B (zh) * | 2015-05-22 | 2018-11-30 | 西安电子科技大学 | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 |
-
2016
- 2016-08-25 CN CN201610728940.1A patent/CN106206677B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206677A (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN105047694B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN106887466A (zh) | 一种二维类超结ldmos器件及其制备方法 | |
| CN103700697B (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN103178093A (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN105047693B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN106206677B (zh) | 横向高压功率器件的结终端结构 | |
| CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
| CN105140269B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN110047930A (zh) | Vdmos器件 | |
| CN103515443A (zh) | 一种超结功率器件及其制造方法 | |
| CN106252393B (zh) | 横向高压功率器件的结终端结构 | |
| CN106098755B (zh) | 横向高压功率器件的结终端结构 | |
| CN108054194B (zh) | 一种具有三维横向变掺杂的半导体器件耐压层 | |
| CN106129118B (zh) | 横向高压功率器件的结终端结构 | |
| CN105206659B (zh) | 一种横向高压功率器件的结终端结构 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN103426913B (zh) | 一种部分soi超结高压功率半导体器件 | |
| CN106206739B (zh) | 横向高压功率器件的结终端结构 | |
| CN106098753B (zh) | 横向高压功率器件的结终端结构 | |
| CN203690304U (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN105576022B (zh) | 具有超结结构的半导体器件及其制备方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN203733802U (zh) | 一种具有超结结构的半导体器件 | |
| CN106298874B (zh) | 横向高压功率器件的结终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |