CN103165657B - 一种横向高压功率半导体器件的结终端结构 - Google Patents

Abstract

一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。

Description

一种横向高压功率半导体器件的结终端结构

技术领域

本发明属于功率半导体器件技术领域，涉及一种横向高压功率半导体器件的结终端结构。

背景技术

高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。

专利文献CN102244092B提供了“一种横向高压功率半导体器件的结终端结构（专利号：ZL201110166312.6）”，如图1所示，器件终端结构包括漏极N⁺1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N⁺7、源极P⁺8。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-well区6与N型漂移区2相连，当漏极施加高电压时，P-well区6与N型漂移区2所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区2的耗尽区将主要承担耐压，电场峰值出现在P-well区6与N型漂移区2所构成的PN结冶金结面。为解决高掺杂P-well区6与轻掺杂N型漂移区2所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，专利采用了如图1所示的曲率结终端结构，高掺杂P-well区6与轻掺杂P型衬底3相连，轻掺杂P型衬底3与轻掺杂N型漂移区2相连，高掺杂P-well区6与轻掺杂N型漂移区2的距离为L_P。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底3与轻掺杂N型漂移区2相连，代替了高掺杂P-well区6与轻掺杂N型漂移区2所构成的PN结冶金结面，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又与N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，器件N型漂移区2表面具有超结结构，超结结构由相间排列的P型掺杂条10和N型掺杂条11组成，超结结构的存在为开态时器件提供低阻电流通路，关态时，P条和N条相互耗尽，优化表面电场，保持高的器件耐压，很好的优化了器件比导通电阻和击穿电压的关系。该结构能够提高横向高压功率器件的曲率部分的耐压能力，同时不会占用较大的芯片面积。但该专利对直线结终端结构和曲率结终端结构相连部分的终端结构9（如图1中虚线部分）没有进行优化，在该结构9处，由于电荷的不平衡，器件耐压不是最优值。通过本发明的实施，使得结构9处电荷平衡，进一步提高器件的耐压，使得该结终端结构实现最优化。

发明内容

本发明针对中国专利ZL201110166312.6（发明名称：一种横向高压功率半导体器件的结终端结构）直线结终端结构和曲率结终端结构相连部分的结终端结构9的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析，提出表面超结结构满足的关系，并对其进行仿真验证，从而提高横向高压功率器件曲率部分的耐压能力，同时节约器件版图面积。

本发明技术方案为：

针对横向高压功率器件的结终端结构9（如图1中虚线部分），在保持器件表面横向超结宽度为光刻精度W情况下，对其进行浓度优化，从而得到最优化的击穿电压。根据终端结构9的N型漂移区表面的超结结构不同，分为4种情况，如图2、3、4和5所示。

一种横向高压功率半导体器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构；

所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N⁺接触区7、源极P⁺接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N⁺接触区1，P-well区6的上层具有与金属化源极相连的源极N⁺接触区7和源极P⁺接触区8，其中源极P⁺接触区8位于中间，源极N⁺接触区7位于源极P⁺接触区8两侧；源极N⁺接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。

所述曲率结终端结构包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P⁺接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N⁺接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N⁺接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N⁺接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为L_P，L_P的具体取值范围在数微米至数十微米之间。

所述直线结终端结构与曲率结终端结构的N型漂移区2表面具有由相间分布的P型掺杂条10和N型掺杂条11构成的横向超结结构，且横向超结结构的P型掺杂条10或N型掺杂条11的宽度为最小光刻精度W（所谓最小光刻精度为现有光刻工艺技术能够达到的最小的光刻精度，随着光刻工艺技术的不断提高，最小光刻精度也在不断减小）。

N型漂移区2表面超结结构的宽度为最小光刻精度W，L为直线结终端结构中N型漂移区2的长度；所述直线结终端结构和曲率结终端结构相连部分的终端结构9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条、离直线结终端结构最近的曲率结终端超结结构中的掺杂条和N型漂移区2构成。

本发明的工作原理可以描述如下：

如图2所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条91、离直线结终端结构最近的曲率结终端超结结构中的掺杂条92和N型漂移区2构成，其中离曲率终端结构最近的直线结终端超结结构中的掺杂条91为P1掺杂条，离直线结终端结构最近的曲率结终端超结结构中的掺杂条92为N1掺杂条，P1掺杂条91、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件漏极加高压时，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又为N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3接触处增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，在N型漂移区2表面引入P1掺杂条91和N1掺杂条92，当漏极加高电压时，P1掺杂条91和N1掺杂条92相互耗尽，为器件漂移区2表面引入新的电场峰值，优化器件表面电场，提高器件耐压。直线结终端结构的N型漂移区2长度为L，曲率结终端的N型漂移区2长度为（L-L_P），漂移区表面的所有横向超结结构宽度均为最小光刻精度W，当器件浓度优化到最佳时，漂移区表面的P型掺杂条10和N型掺杂条11浓度分别为N_P和N_N，则N_P=N_N。终端结构9中的P1掺杂条91和N1掺杂条92的浓度分别为N_P1和N_N1，根据电荷平衡原理，则有：

$N_{P1}=\frac{\frac{1}{2}\×(L-L_P)\×W\×N_N+\frac{1}{2}\×L\×W\×N_N}{W\×L}=(1-\frac{L_P}{2L})\·N_N=(1-\frac{L_P}{2L})\·N_P---\left(1\right)$

N_N1=N_N=N_P                      （2）

如图3所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条、离直线结终端结构最近的曲率结终端超结结构中的掺杂条和N型漂移区2构成，其中“离曲率终端结构最近的直线结终端超结结构中的掺杂条”和“离直线结终端结构最近的曲率结终端超结结构中的掺杂条”均为P2掺杂条93，P2掺杂条93、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P2掺杂条、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相似，不同之处是，表面超结结构均为P2掺杂条，它们之间不存在相互耗尽问题，因此，P2掺杂条93都只和与其相邻的N型掺杂条11相互耗尽，如图3所示。P2掺杂条的浓度为N_P2，根据电荷平衡原理，则有：

$N_{P2}=\frac{1}{2}{N}_N=\frac{1}{2}{N}_P---\left(3\right)$

如图4所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的N3掺杂条94、离直线结终端结构最近的曲率结终端超结结构中的P3掺杂条95和N型漂移区2构成，其中，P3掺杂条95、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P3掺杂条95、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相同，不同之处是，离曲率终端结构最近的直线终端结构中的掺杂条为N3掺杂条，离直线结终端结构最近的曲率接终端结构中的掺杂条为P3掺杂条。N3掺杂条94和P3掺杂条95之间构成表面超结结构，器件耐压时，掺杂条相互耗尽，在漂移区2中引入电场尖峰，调制器件表面电场分布，提高器件击穿电压。N3掺杂条浓度为N_N3，P3掺杂条浓度为N_P3，根据电荷平衡原理，其满足的关系与图2结构相似，因此：

$N_{N3}=(1-\frac{L_P}{2L})\·N_P=(1-\frac{L_P}{2L})\·N_N---\left(4\right)$

N_P3=N_P=N_N                            （5）

如图5所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条N4掺杂条96、离直线结终端结构最近的曲率结终端超结结构中的掺杂条N4掺杂条96和N型漂移区2构成。P型掺杂条10、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P型掺杂条10、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相似，不同之处是，图5的超结结构96为N4掺杂条。器件耐压时，超结结构N4掺杂条96都只和与其相邻的P型掺杂条10相互耗尽，从而在漂移区2中引入电场尖峰，调制器件表面电场分布。终端结构9中的N4掺杂条96的浓度均为N_N4，根据电荷平衡原理，其满足的电荷平衡关系式与图3结构的相似，因此：

$N_{N4}=\frac{1}{2}{N}_P=\frac{1}{2}{N}_N---\left(6\right)$

需要说明的是，器件中漂移区2的表面超结结构宽度都采用了最小光刻精度W，因此在优化过程中不对P掺杂条和N掺杂条的宽度进行调整，只对终端结构虚线部分9的浓度进行优化，这样虽然增加了一步掩膜版，但节约了版图的面积。根据超结结构不同，器件结构有四种情况，但图2结构和图4结构的超结掺杂浓度关系相似，图3和图5结构的超结掺杂浓度关系相似。

本发明具有以下有益效果：

本发明通过对直线结终端结构与曲率结终端结构相连部分的终端结构9表面的超结结构的浓度进行分析和优化，并提出浓度与其他超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。

附图说明

图1为本发明和专利文献CN102244092B提供的横向高压功率半导体器件的结终端结构示意图，其中，N型漂移区2表面具有P型掺杂条10和N型掺杂条11相间分布形成的横向超结结构。

图2为本发明提供的第一种横向高压功率半导体器件的结终端结构，其中N型漂移区2表面具有超结结构，离直线结终端结构最近的超结结构中的掺杂条是P1掺杂条，离曲率终端结构最近的超结结构中的掺杂条是N1掺杂条。

图3为本发明提供的第二种横向高压功率半导体器件的结终端结构，其中N型漂移区2表面具有超结结构，离直线结终端结构最近的超结结构和离曲率终端结构最近的超结结构中的掺杂条都是P2掺杂条。

图4为本发明提供的第三种横向高压功率半导体器件的结终端结构，其中N型漂移区2表面具有超结结构，离直线结终端结构最近的超结结构中的掺杂条是P3掺杂条，离曲率终端结构最近的超结结构中的掺杂条是N3掺杂条。

图5为本发明提供的第四种横向高压功率半导体器件的结终端结构，其中N型漂移区2表面具有超结结构，离直线结终端结构最近的超结结构和离曲率终端结构最近的超结结构中的掺杂条都是N4掺杂条。

图6是图2对应结构的仿真结果，其中，（a）是不同P1掺杂条浓度下，器件击穿时的表面电场分布；（b）是击穿电压随P1掺杂条浓度的变化。

图7是图3对应结构的仿真结果，其中，（a）是不同P2掺杂条浓度下，器件击穿时的表面电场分布；（b）是击穿电压随P2掺杂条浓度的变化。

具体实施方式

本发明针对直线结终端结构和曲率结终端结构相连部分的终端结构9进行分析，达到电荷平衡，进一步提器件曲率部分的耐压能力，同时节约芯片版图面积。

一种横向高压功率半导体器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构；

所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N⁺接触区7、源极P⁺接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N⁺接触区1，P-well区6的上层具有与金属化源极相连的源极N⁺接触区7和源极P⁺接触区8，其中源极P⁺接触区8位于中间，源极N⁺接触区7位于源极P⁺接触区8两侧；源极N⁺接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。

所述曲率结终端结构包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P⁺接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N⁺接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N⁺接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N⁺接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为L_P，L_P的具体取值范围在数微米至数十微米之间。

所述直线结终端结构与曲率结终端结构的N型漂移区2表面具有由相间分布的P型掺杂条10和N型掺杂条11构成的横向超结结构，且横向超结结构的P型掺杂条10或N型掺杂条11的宽度为最小光刻精度W（所谓最小光刻精度为现有光刻工艺技术能够达到的最小的光刻精度，随着光刻工艺技术的不断提高，最小光刻精度也在不断减小）。

如图2所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条91、离直线结终端结构最近的曲率结终端超结结构中的掺杂条92和N型漂移区2构成，其中离曲率终端结构最近的直线结终端超结结构中的掺杂条91为P1掺杂条，离直线结终端结构最近的曲率结终端超结结构中的掺杂条92为N1掺杂条，P1掺杂条91、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件漏极加高压时，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又为N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3接触处增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，在N型漂移区2表面引入P1掺杂条91和N1掺杂条92，当漏极加高电压时，P1掺杂条91和N1掺杂条92相互耗尽，为器件漂移区2表面引入新的电场峰值，优化器件表面电场，提高器件耐压。直线结终端结构的N型漂移区2长度为L，曲率结终端的N型漂移区2长度为（L-L_P），漂移区表面的所有横向超结结构宽度均为最小光刻精度W，当器件浓度优化到最佳时，漂移区表面的P型掺杂条10和N型掺杂条11浓度分别为N_P和N_N，则N_P=N_N。终端结构9中的P1掺杂条91和N1掺杂条92的浓度分别为N_P1和N_N1，根据电荷平衡原理，则有：

$N_{P1}=\frac{\frac{1}{2}\×(L-L_P)\×W\×N_N+\frac{1}{2}\×L\×W\×N_N}{W\×L}=(1-\frac{L_P}{2L})\·N_N=(1-\frac{L_P}{2L})\·N_P---\left(7\right)$

N_N1=N_N=N_P                  （8）

如图3所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条、离直线结终端结构最近的曲率结终端超结结构中的掺杂条和N型漂移区2构成，其中“离曲率终端结构最近的直线结终端超结结构中的掺杂条”和“离直线结终端结构最近的曲率结终端超结结构中的掺杂条”均为P2掺杂条93，P2掺杂条93、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P2掺杂条、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相似，不同之处是，表面超结结构均为P2掺杂条，它们之间不存在相互耗尽问题，因此，P2掺杂条93都只和与其相邻的N型掺杂条11相互耗尽，如图3所示。P2掺杂条的浓度为N_P2，根据电荷平衡原理，则有：

$N_{P2}=\frac{1}{2}{N}_N=\frac{1}{2}{N}_P---\left(9\right)$

如图4所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的N3掺杂条94、离直线结终端结构最近的曲率结终端超结结构中的P3掺杂条95和N型漂移区2构成，其中，P3掺杂条95、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P3掺杂条95、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相同，不同之处是，离曲率终端结构最近的直线终端结构中的掺杂条为N3掺杂条，离直线结终端结构最近的曲率接终端结构中的掺杂条为P3掺杂条。N3掺杂条94和P3掺杂条95之间构成表面超结结构，器件耐压时，掺杂条相互耗尽，在漂移区2中引入电场尖峰，调制器件表面电场分布，提高器件击穿电压。N3掺杂条浓度为N_N3，P3掺杂条浓度为N_P3，根据电荷平衡原理，其满足的关系与图2结构相似，因此：

$N_{N3}=(1-\frac{L_P}{2L})\·N_P=(1-\frac{L_P}{2L})\·N_N---\left(10\right)$

N_P3=N_P=N_N                             （11）

如图5所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条N4掺杂条96、离直线结终端结构最近的曲率结终端超结结构中的掺杂条N4掺杂条96和N型漂移区2构成。P型掺杂条10、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P型掺杂条10、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相似，不同之处是，图5的超结结构96为N4掺杂条。器件耐压时，超结结构N4掺杂条96都只和与其相邻的P型掺杂条10相互耗尽，从而在漂移区2中引入电场尖峰，调制器件表面电场分布。终端结构9中的N4掺杂条96的浓度均为N_N4，根据电荷平衡原理，其满足的电荷平衡关系式与图3结构的相似，因此：

$N_{N4}=\frac{1}{2}{N}_P=\frac{1}{2}{N}_N---\left(12\right)$

为了使本发明所要解决的技术问题、技术方案及有益更加清楚明了，以图2和图3为实施例，对本发明进行进一步详细说明。

图6（a）给出了图2器件在不同P1掺杂条91浓度下，击穿时器件表面电场分布情况。漂移区的峰值浓度为3.5e15cm^-3，结深10微米，P型掺杂条10和N型掺杂条11的浓度为：N_P=N_N=3.35e16cm^-3。终端结构9的表面N1掺杂条92采用与N型掺杂条11相同的浓度，即，N_N1=3.35e16cm^-3，满足公式（2）。仿真中采用L为70微米，L_P为35微米，表面超结结构的结深为1.5微米，P型掺杂条和N型掺杂条的宽度均为1微米，因此，公式（1）简化为：当P1掺杂条91浓度的较低时，N型漂移区2不能完全耗尽，漏端电场很低，而源端电场集中，导致器件提前击穿，其电场分布如图中所示。随着P1掺杂条浓度提高，漂移区逐渐耗尽，表面电场分布均匀，其中P1掺杂条91和N1掺杂条92相互耗尽，在漂移区引入新的电场尖峰，进一步优化电场。图6（b）给出了不同P1掺杂条91浓度下，器件的击穿电压，如图可见，随P1掺杂条浓度增加，器件耐压先增加后降低，当漂移区浓度N_P1=2.5e16cm^-3时，器件耐压达到最大，为816V。此时，器件参数满足公式（1）的要求。

图7（a）给出了图3器件结构不同P2掺杂条浓度下，击穿时，器件表面电场分布情况。如图中所示，漂移区的峰值浓度为3.75e15cm^-3，结深为10微米，表面超结结构的结深为1微米，N_N是N掺杂条11的浓度，N_P是P型掺杂条10的浓度。同时，L为70微米，L_P为35微米。器件耐压时，P2掺杂条和P型衬底辅助耗尽N型漂移区2，当P2掺杂条浓度过低时，N型漂移区无法完全耗尽，因此在源端产生一个电场峰值，从而导致器件提前击穿，耐压降低。随着P2掺杂条浓度的增加，漂移区逐渐被耗尽，器件耐压逐渐提高，当P2条浓度达到3.125e16cm^-3时，N型漂移区刚好完全耗尽，漂移区中表面电场分布均匀。当P2条浓度继续增加，漏电压较小时，就使得N型漂移区被快速耗尽，在漏端产生一个电场峰值，导致器件提前击穿。图7（b）给出了器件不同P2掺杂条浓度下，器件击穿时对应的耐压。如图可见，随着P2掺杂条浓度的增加，器件的耐压先增加后降低，当N_P2=3.125e16cm^-3时，器件耐压最大，达到840V。仿真中采用P条10和N条11的浓度为：N_P=N_N=6.375e16cm^-3，因此P2掺杂条的浓度大概为N型掺杂条浓度的一半，满足公式（3）。

本发明针对直线结终端结构和曲率结终端结构相连部分的结终端结构9的电荷平衡问题，采用不同的公式（1）-（6），对终端结构9表面的超结的4种不同掺杂情况进行分析，不仅提高横向高压功率器件的耐压，同时节约器件版图面积。

Claims (2)

1.一种横向高压功率半导体器件的结终端结构，包括直线结终端结构和曲率结终端结构；

所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N⁺接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N⁺接触区(7)、源极P⁺接触区(8)；P-well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2)，且P-well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P-well区(6)的两侧是漏极N⁺接触区(1)，P-well区(6)的上层具有与金属化源极相连的源极N⁺接触区(7)和源极P⁺接触区(8)，其中源极P⁺接触区(8)位于中间，源极N⁺接触区(7)位于源极P⁺接触区(8)两侧；源极N⁺接触区(7)与N型漂移区(2)之间的P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；

所述曲率结终端结构包括漏极N⁺接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极P⁺接触区(8)；P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；曲率结终端结构中的N⁺接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)分别与直线结终端结构中的N⁺接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)相连并形成环形结构；其中，曲率结终端结构中的环形N⁺接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)包围环形栅极多晶硅(4)和环形栅氧化层(5)；与“直线结终端结构中的P-well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P-well区(6)与N型漂移区(2)不相连且相互间距为L_P，L_P的具体取值范围在数微米至数十微米之间；

所述直线结终端结构与曲率结终端结构的N型漂移区(2)表面具有由相间分布的P型掺杂条(10)和N型掺杂条(11)构成的横向超结结构，且横向超结结构的P型掺杂条(10)或N型掺杂条(11)的宽度为最小光刻精度W；

直线结终端结构和曲率结终端结构相连部分(9)由P型衬底(3)、离曲率终端结构最近的直线结终端超结结构中的P2掺杂条(93)、离直线结终端结构最近的曲率结终端超结结构中的P2掺杂条(93)和N型漂移区(2)构成，

设：直线结终端结构的N型漂移区(2)长度为L，曲率结终端的N型漂移区(2)长度为(L-L_P)，漂移区表面的所有横向超结结构宽度均为最小光刻精度W，漂移区(2)表面的P型掺杂条(10)浓度为N_P，漂移区(2)表面的N型掺杂条(11)浓度为N_N，且N_P＝N_N；直线结终端结构和曲率结终端结构相连部分(9)中的P2掺杂条(93)的浓度为N_P2，根据电荷平衡原理，则有：

$N_{P2}=\frac{1}{2}{N}_N=\frac{1}{2}{N}_P.---\left(3\right)$

2.一种横向高压功率半导体器件的结终端结构，包括直线结终端结构和曲率结终端结构；

所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N⁺接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N⁺接触区(7)、源极P⁺接触区(8)；P-well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2)，且P-well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P-well区(6)的两侧是漏极N⁺接触区(1)，P-well区(6)的上层具有与金属化源极相连的源极N⁺接触区(7)和源极P⁺接触区(8)，其中源极P⁺接触区(8)位于中间，源极N⁺接触区(7)位于源极P⁺接触区(8)两侧；源极N⁺接触区(7)与N型漂移区(2)之间的P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；

所述曲率结终端结构包括漏极N⁺接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极P⁺接触区(8)；P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；曲率结终端结构中的N⁺接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)分别与直线结终端结构中的N⁺接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)相连并形成环形结构；其中，曲率结终端结构中的环形N⁺接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)包围环形栅极多晶硅(4)和环形栅氧化层(5)；与“直线结终端结构中的P-well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P-well区(6)与N型漂移区(2)不相连且相互间距为L_P，L_P的具体取值范围在数微米至数十微米之间；

所述直线结终端结构与曲率结终端结构的N型漂移区(2)表面具有由相间分布的P型掺杂条(10)和N型掺杂条(11)构成的横向超结结构，且横向超结结构的P型掺杂条(10)或N型掺杂条(11)的宽度为最小光刻精度W；

直线结终端结构和曲率结终端结构相连部分(9)由P型衬底(3)、离曲率终端结构最近的直线结终端超结结构中的N4掺杂条(96)、离直线结终端结构最近的曲率结终端超结结构中的N4掺杂条(96)和N型漂移区(2)构成，

设：直线结终端结构的N型漂移区(2)长度为L，曲率结终端的N型漂移区(2)长度为(L-L_P)，漂移区表面的所有横向超结结构宽度均为最小光刻精度W，漂移区(2)表面的P型掺杂条(10)浓度为N_P，漂移区(2)表面的N型掺杂条(11)浓度为N_N，且N_P＝N_N；直线结终端结构和曲率结终端结构相连部分(9)中的N4掺杂条(96)的浓度均为N_N4，根据电荷平衡原理，则有：

$N_{N4}=\frac{1}{2}{N}_P=\frac{1}{2}{N}_N.---\left(6\right)$