CN103928509B - 具有不连续p型基区的沟槽绝缘栅双极型晶体管 - Google Patents

具有不连续p型基区的沟槽绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN103928509B
CN103928509B CN201410185538.4A CN201410185538A CN103928509B CN 103928509 B CN103928509 B CN 103928509B CN 201410185538 A CN201410185538 A CN 201410185538A CN 103928509 B CN103928509 B CN 103928509B
Authority
CN
China
Prior art keywords
type base
drift region
trench gate
discontinuous
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410185538.4A
Other languages
English (en)
Other versions
CN103928509A (zh
Inventor
李宇柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Zhongming Semiconductor Technology Co Ltd
Original Assignee
Changzhou Zhongming Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Zhongming Semiconductor Technology Co Ltd filed Critical Changzhou Zhongming Semiconductor Technology Co Ltd
Priority to CN201410185538.4A priority Critical patent/CN103928509B/zh
Publication of CN103928509A publication Critical patent/CN103928509A/zh
Application granted granted Critical
Publication of CN103928509B publication Critical patent/CN103928509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors

Abstract

本发明公开了一种具有不连续P型基区的沟槽绝缘栅双极型晶体管,包括金属集电极、P型集电极、N型场终止层和N-漂移区,晶体管顶部的沟槽栅结构由相互接触的多晶硅栅电极和栅氧化层组成,沟槽栅结构从沟槽中延伸出来,覆盖住顶部一侧的N-漂移区,在N-漂移区的另一侧顶部,还包括P型基区,金属发射极同时接触N+发射区和P+接触区。其中,沟槽栅结构所包围的P型基区沿沟槽的延伸方向被N-漂移区分割成不连续的区域。本发明在传统的Trench-FS IGBT基础上,用漂移区把沟槽栅结构所包围的P型基区再次分割成各自独立的不连续的区域,进一步提高了器件顶部沟槽两侧漂移区的载流子浓度,有效的降低了正向饱和压降。

Description

具有不连续P型基区的沟槽绝缘栅双极型晶体管
技术领域
本发明属于功率半导体器件技术领域,涉及绝缘栅双极型晶体管(IGBT),尤其涉及沟槽绝缘栅双极型晶体管(TrenchIGBT)。
背景技术
电能转换是现代化工业生产的基础和实施节能减排的主要途径,因此市场对电能转换系统的需求很大而且将持续增加。电能转换的传统器件是BJT和GTO等芯片,这些芯片的优点是功率大,但是速度慢、能耗大、控制复杂、安全工作区受限,不符合信息化和节能减排的发展潮流。20世纪80年代发明的IGBT结合了大功率和易控制的优点,而且无论在导通状态还是短路状态都可以承受电流冲击,它的并联和串联也很容易,因此IGBT成为划时代的发明。
自问世以来,IGBT技术不断推陈出新,经历了PT(穿通)结构,NPT(非穿通)结构和FS(场终止)结构等几次升级换代,芯片性能大大提高。栅结构也从Planar(平面型)升级到了Trench(沟槽型)结构。
本世纪初,英飞凌公司推出了第一款Trench-FSIGBT,其结构如图1和图2所示(为了避免图形重叠,图1中没有画出多晶硅栅和N+发射区等区域,这些区域可以在纵向剖面结构图中看到)。其主要特征为,用Trench栅结构把P型基区包围,把P型基区和侧面的N-漂移区隔开,提高了器件正面的载流子浓度,降低了器件的正向饱和压降。
发明内容
本发明的目的是进一步提高晶体管器件顶部的载流子浓度,获得更低的正向饱和压降,为此,本发明提供一种具有不连续P型基区的沟槽绝缘栅双极型晶体管,在传统的Trench-FSIGBT结构的基础上,把trench栅结构所包围的P型基区再次分割成各自独立的区域,从而进一步提高器件顶部的载流子浓度,获得更低的正向饱和压降。
本发明的技术方案如下:
具有不连续P型基区的沟槽绝缘栅双极型晶体管,包括背面的金属集电极、P型集电极、N型场终止层和N-漂移区,晶体管顶部具有沟槽栅结构,沟槽栅结构由相互接触的多晶硅栅电极和栅氧化层组成,多晶硅栅电极和栅氧化层从沟槽中延伸出来,覆盖住顶部一侧的N-漂移区,在N-漂移区的另一侧顶部,还包括P型基区,P型基区中具有N+发射区和P+接触区,金属发射极同时接触N+发射区和P+接触区。所述P型基区是不连续的,即所述沟槽栅结构所包围的P型基区沿沟槽的延伸方向被N-漂移区分割成不连续的区域。
作为本发明的进一步改进,所述多晶硅栅电极和栅氧化层从沟槽中延伸出来,还覆盖住所述不连续区域顶部的N-漂移区。
作为本发明的进一步改进,所述的不连续P型基区的宽度和间隔距离根据设计要求确定。
作为本发明的进一步改进,所述的沟槽栅结构所包围的区域形状是条形、圆形、方形或者多边形。
本发明的有益效果如下:
本发明在传统的Trench-FSIGBT基础上,用漂移区把P型基区分割成不连续的区域,进一步提高了器件顶部的载流子浓度,降低了正向饱和压降。同时由于P型基区和漂移区是周期性间隔排列的,P型基区可以屏蔽漂移区中的电场,因此对器件的耐压值基本毫无影响。
附图说明
图1是现有技术中的Trench-FSIGBT版图;
图2是图1中对应的A-A’单元连线的纵向剖面结构;
图3是本发明具有不连续P型基区的沟槽绝缘栅双极型晶体管的版图;
图4是图3中对应的A-A’单元连线的纵向剖面结构;
图5是图3中对应的B-B’单元连线的纵向剖面结构;
图6是本发明的一种变型结构的版图;
图7是图6中对应的A-A’单元连线的纵向剖面结构;
图8是图6中对应的B-B’单元连线的纵向剖面结构。
图中:1、金属发射极;2、N+发射区;3、多晶硅栅电极;4、P+接触区;5、P型基区;6、栅氧化层;7、N-漂移区;8、N型场终止层;9、P型集电极;10、金属集电极;11、沟槽。
具体实施方式
下面结合附图对本发明作进一步详细说明,为了避免图形重叠,图1、图3和图6中没有画出多晶硅栅和N+发射区等区域,这些区域可以在纵向剖面结构图中看到。
实施例一:
本发明具有不连续P型基区的沟槽绝缘栅双极型晶体管的版图结构如图3所示,版图单元中对应的A-A’单元和B-B’单元连线的纵向剖面结构分别如图4和图5所示。本发明具有不连续P型基区的沟槽绝缘栅双极型晶体管包括背面的金属集电极10、P型集电极9、N型场终止层8和N-漂移区7。器件顶部具有沟槽栅(即trench栅)结构,trench栅结构由相互接触的多晶硅栅电极3和栅氧化层6组成。多晶硅栅电极3和栅氧化层6还从沟槽11中延伸出来,覆盖住顶部一侧的漂移区7。在图4所示剖面结构中,漂移区7的一侧顶部还包括了P型基区5,P型基区5中具有N+发射区2和P+接触区4。金属发射极1同时接触N+发射区2和P+接触区4。在图5所示剖面结构中,trench栅的两侧都是N-漂移区,没有P型基区5。
图3所示的不连续P型基区5可以通过一块额外的基区注入光刻版实现。
实施例二:
图6、图7和图8所示为本发明的一种变形结构,该实施例的晶体管和实施例一的晶体管结构相比,可以使用多晶硅栅电极3作为P型基区5的注入光刻版,形成不连续的P型基区,节省了额外的基区注入光刻版。图6和图3的沟槽11版图和P型基区4的版图相同,但是多晶硅栅电极3的形状不同(图6和图3中都没有画出多晶硅栅电极,因此看不出多晶硅栅形状的不同,需要比较图8和图5才能看出多晶硅栅形状的不同)。图7和图4相同。在图8中,多晶硅栅电极3和栅氧化层6从沟槽11中延伸出来,覆盖住顶部沟槽11两侧的漂移区7,而不是象图5中只覆盖住顶部一侧的漂移区7。这样的变型结构可以使用多晶硅栅电极3做为P型基区5的注入光刻版,形成不连续的P型基区,节省了额外的基区注入光刻版。
本发明的工作原理如下:
和图1和图2所示的传统Trench-FSIGBT结构相比,本发明被trench栅结构包围的P型基区5被再次分割成不连续的区域,具体的说就是被漂移区7分割成了各自独立的区域。当IGBT开通时,多晶硅栅电极3加正电压,因此多晶硅栅3通过栅氧化层6,在漂移区7内部靠近多晶硅栅电极3的位置感应出大量的载流子。在传统的IGBT结构(图2)中,trench栅结构只能在顶部N-漂移区一侧提高载流子浓度。而trench栅另一侧的P型基区5和漂移区7形成了一个PN结,这个PN结具有耗尽层,因此则抑制了这一侧载流子浓度的提高。本发明提出的图3版图中包括图4和图5两种不同的纵向剖面结构。其中图4和图2相同。在图5所示的纵向剖面结构中,trench栅的两侧都是N-漂移区7,没有P型基区5,因此IGBT开通时,器件沟槽11两侧的漂移区7顶部都能达到较高的载流子浓度。综合对图4和图5的分析,可见本发明的器件结构比传统的器件结构具有更强的电导调制效应,降低了正向饱和压降。
图6,图7和图8所示的本发明的一种变型,图8中trench栅结构的两侧都是N-漂移区,没有P型基区5,因此IGBT开通时,器件沟槽11两侧漂移区7顶部都能达到较高的载流子浓度,降低了正向饱和压降。
本发明在传统的Trench-FSIGBT基础上,用漂移区7把沟槽11包围的P型基区5再次分割成不连续的区域,提高了器件顶部的载流子浓度,降低了正向饱和压降。同时由于P型基区5和漂移区7是周期性间隔排列的,P型基区5可以屏蔽漂移区7中的电场,因此对器件的耐压值基本毫无影响。
在上述方案中,图3和图6中的L1和L2可以根据设计要求而相应变化。L1可以在1nm~1000um之间选择。L2可以在1nm~1000um之间选择。如果L1选择的比较小,比如L1=0.1um;同时L2选择的比较大,比如L2=100um,这种结构会极大的提高器件正面的载流子浓度,降低正向饱和压降,但是耐压会降低。反之,如果L1比较大,同时L2比较小,耐压不会降低,但是同时正向饱和压降也不会有明显的改善。
在上述方案中,trench栅结构所包围的区域是条形。在具体实施时,trench栅结构所包围的区域也可以是圆形、方形、或者其他多边形。制作器件时,也可以用碳化硅,氮化镓等其他半导体代替硅。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (3)

1.具有不连续P型基区的沟槽绝缘栅双极型晶体管,包括背面的金属集电极(10)、P型集电极(9)、N型场终止层(8)和N-漂移区(7),晶体管顶部具有沟槽栅结构,沟槽栅结构由相互接触的多晶硅栅电极(3)和栅氧化层(6)组成,多晶硅栅电极(3)和栅氧化层(6)从沟槽(11)中延伸出来,覆盖住顶部一侧的N-漂移区(7),在N-漂移区(7)的另一侧顶部,还包括P型基区(5),P型基区(5)中具有N+发射区(2)和P+接触区(4),金属发射极(1)同时接触N+发射区(2)和P+接触区(4),所述P型基区(5)是不连续的,即所述沟槽栅结构所包围的P型基区(5)沿沟槽(11)的延伸方向被N-漂移区(7)分割成不连续的区域,其特征在于:所述多晶硅栅电极(3)和栅氧化层(6)从沟槽(11)中延伸出来,还覆盖住所述不连续区域顶部的N-漂移区(7)。
2.根据权利要求1所述的具有不连续P型基区的沟槽绝缘栅双极型晶体管,其特征在于:所述的不连续P型基区(5)的宽度和间隔距离根据设计要求确定。
3.根据权利要求1所述的具有不连续P型基区的沟槽绝缘栅双极型晶体管,其特征在于:所述的沟槽栅结构所包围的区域形状是条形、圆形或者多边形。
CN201410185538.4A 2014-05-04 2014-05-04 具有不连续p型基区的沟槽绝缘栅双极型晶体管 Active CN103928509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410185538.4A CN103928509B (zh) 2014-05-04 2014-05-04 具有不连续p型基区的沟槽绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410185538.4A CN103928509B (zh) 2014-05-04 2014-05-04 具有不连续p型基区的沟槽绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN103928509A CN103928509A (zh) 2014-07-16
CN103928509B true CN103928509B (zh) 2016-06-29

Family

ID=51146670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410185538.4A Active CN103928509B (zh) 2014-05-04 2014-05-04 具有不连续p型基区的沟槽绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN103928509B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332497B (zh) * 2014-11-05 2017-02-01 中国东方电气集团有限公司 注入增强型绝缘栅双极型晶体管
CN109155332B (zh) * 2016-11-17 2021-07-23 富士电机株式会社 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1011148A2 (en) * 1998-12-15 2000-06-21 Fuji Electric Co., Ltd. Semiconductor insulated gate switching device and method of driving the same
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188290A (ja) * 2008-02-08 2009-08-20 Toshiba Corp 電力用半導体装置
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1011148A2 (en) * 1998-12-15 2000-06-21 Fuji Electric Co., Ltd. Semiconductor insulated gate switching device and method of driving the same
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构

Also Published As

Publication number Publication date
CN103928509A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CN108198851B (zh) 一种具有载流子存储效应的超结igbt
CN103650147B (zh) 半导体装置
CN105322002B (zh) 反向传导igbt
CN103268886B (zh) 一种横向高压功率器件的结终端结构
CN102683402B (zh) 一种平面栅电荷存储型igbt
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
US20150187877A1 (en) Power semiconductor device
CN112234095B (zh) 含有增强元胞设计的功率mosfet器件
CN103117302A (zh) Fs型igbt器件的背面结构
CN104124274A (zh) 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN107170801B (zh) 一种提高雪崩耐量的屏蔽栅vdmos器件
US9153678B2 (en) Power semiconductor device and method of manufacturing the same
CN103928509B (zh) 具有不连续p型基区的沟槽绝缘栅双极型晶体管
CN102263125A (zh) 一种横向扩散金属氧化物功率mos器件
CN103943673B (zh) 具有不连续沟槽的沟槽双极型晶体管
CN107425070B (zh) 一种具有辅助氧化埋层的半超结mosfet
CN105140269A (zh) 一种横向高压功率器件的结终端结构
CN103887332A (zh) 一种新型功率半导体器件
CN109994549B (zh) 半导体功率器件
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
CN202454560U (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN109075211A (zh) 半导体装置
CN112271208A (zh) 碳化硅单栅极双沟道晶闸管输运igbt及制造方法
CN102832245B (zh) 一种具有优化雪崩击穿电流路径的超结mosfet器件
CN104681610A (zh) Nldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant