CN103268886B - 一种横向高压功率器件的结终端结构 - Google Patents

一种横向高压功率器件的结终端结构 Download PDF

Info

Publication number
CN103268886B
CN103268886B CN201310174274.8A CN201310174274A CN103268886B CN 103268886 B CN103268886 B CN 103268886B CN 201310174274 A CN201310174274 A CN 201310174274A CN 103268886 B CN103268886 B CN 103268886B
Authority
CN
China
Prior art keywords
termination structures
junction termination
drift region
junction
curvature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310174274.8A
Other languages
English (en)
Other versions
CN103268886A (zh
Inventor
乔明
吴文杰
李燕妃
温恒娟
陈涛
胡利志
周锌
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Original Assignee
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Institute of Electronic and Information Engineering of Dongguan UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201310174274.8A priority Critical patent/CN103268886B/zh
Publication of CN103268886A publication Critical patent/CN103268886A/zh
Application granted granted Critical
Publication of CN103268886B publication Critical patent/CN103268886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。

Description

一种横向高压功率器件的结终端结构
技术领域
本发明属于功率半导体器件技术领域，涉及一种横向高压功率器件的结终端结构。
背景技术
高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。
专利文献CN102244092B提供了“一种横向高压功率器件的结终端结构（专利号：ZL201110166312.6）”，如图1所示，器件终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、多晶硅栅极4、栅氧化层5、P-well区6、源极N+区7、源极P+区8。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-WELL区6与N型漂移区2相连，当漏极施加高电压时，P-WELL区6与N型漂移区2所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区2的耗尽区将主要承担耐压，电场峰值出现在P-WELL区6与N型漂移区2所构成的PN结冶金结面。为解决高掺杂P-WELL区6与轻掺杂N型漂移区2所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，专利采用了如图1所示的曲率结终端结构，高掺杂P-WELL区6与轻掺杂P型衬底3相连，轻掺杂P型衬底3与轻掺杂N型漂移区2相连，高掺杂P-WELL区6与轻掺杂N型漂移区2的距离为LP。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底3与轻掺杂N型漂移区2相连，代替了高掺杂P-WELL区6与轻掺杂N型漂移区2所构成的PN结冶金结面，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-WELL区6处的高电场峰值，又与N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-WELL区6与轻掺杂P型衬底3的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，器件N型漂移区2表面具有超结结构，超结结构由相间排列的P型掺杂条10和N型掺杂条11组成，超结结构的存在为开态时器件提供低阻电流通路，关态时，P条和N条相互耗尽，优化表面电场，保持高的器件耐压，很好的优化了器件比导通电阻和击穿电压的关系。该结构能够提高横向高压功率器件的曲率部分的耐压能力，同时不会占用较大的芯片面积。但该专利对直线结终端结构和曲率结终端结构相连部分的终端结构9（如图1中虚线部分）没有进行优化，在该结构9处，由于电荷的不平衡，器件耐压不是最优值。通过本发明的实施，使得结构9处电荷平衡，进一步提高器件的耐压，使得该结终端结构实现最优化。
发明内容
本发明针对中国专利ZL201110166312.6（发明名称：一种横向高压功率半导体器件的结终端结构）直线结终端结构和曲率结终端结构相连部分的结终端结构9的电荷平衡问题，在保持器件结终端结构9的表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析，提出表面超结结构满足的关系，并对其进行仿真验证，从而提高横向高压功率器件曲率部分的耐压能力，同时节约器件版图面积。
本发明技术方案为：
针对横向高压功率器件的结终端结构9（如图1中虚线部分），在保持器件结终端结构9的表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对其进行浓度优化，从而得到最优化的击穿电压。根据终端结构9的N型漂移区表面的超结结构不同，分为2种情况，如图2和3所示。
一种横向高压功率器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的上层具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间。
所述直线结终端结构与曲率结终端结构的N型漂移区2表面具有由相间分布的P型掺杂条10和N型掺杂条11构成的横向超结结构，且横向超结结构的P型掺杂条10或N型掺杂条11的宽度为最小光刻精度W的两倍（所谓最小光刻精度为现有光刻工艺技术能够达到的最小的光刻精度，随着光刻工艺技术的不断提高，最小光刻精度也在不断减小）。
N型漂移区2表面超结结构的宽度为最小光刻精度W的两倍，L为直线结终端结构中N型漂移区2的长度；所述直线结终端结构和曲率结终端结构相连部分的终端结构9由P型衬底3、离曲率终端结构最近的直线结终端超结结构中的掺杂条、离直线结终端结构最近的曲率结终端超结结构中的掺杂条和N型漂移区2构成。
本发明的工作原理可以描述如下：
如图2所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、直线结终端结构与曲率结终端结构交接处的掺杂条91和N型漂移区2构成，其中直线结终端结构与曲率结终端结构交接处的掺杂条91为P掺杂条。所述直线结终端结构与曲率结终端结构交接处的P掺杂条91既有直线结部分又有曲率结部分，其在直线结部分和曲率结部分的宽度均为最小光刻精度W，总宽度为2W。直线结终端结构与曲率结终端结构交接处的P掺杂条91、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件漏极加高压时，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又为N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3接触处增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，在N型漂移区2表面引入交替的P型掺杂条10和N型掺杂条11，当漏极加高电压时，P掺杂条10和N掺杂条11相互耗尽，为器件漂移区2表面引入新的电场峰值，优化器件表面电场，提高器件耐压。直线结终端结构的N型漂移区2长度为L，曲率结终端的N型漂移区2长度为（L-LP），漂移区表面的所有横向超结结构宽度均为最小光刻精度W的两倍，当器件浓度优化到最佳时，漂移区表面的P型掺杂条10和N型掺杂条11浓度分别为NP和NN。终端结构9中的直线结终端结构与曲率结终端结构交接处的P掺杂条91浓度为NP，根据电荷平衡原理，则有：
NP×W×(L-LP)+NP×W×L=NN×W×(L-LP)+NN×W×L   （1）
NP=NN   （2）
如图3所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、直线结终端结构与曲率结终端结构交接处的掺杂条92和N型漂移区2构成，其中，其中直线结终端结构与曲率结终端结构交接处的掺杂条92为N掺杂条。直线结终端结构与曲率结终端结构交接处的N掺杂条92既有直线结部分又有曲率结部分，其在直线结部分和曲率结部分的宽度均为最小光刻精度W，总宽度为2W。P掺杂条10、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P型掺杂条10、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相似，不同之处是，图3中直线结终端结构与曲率结终端结构交接处的掺杂条92为N掺杂条。器件耐压时，N掺杂条92都只和与其相邻的P型掺杂条10相互耗尽，从而在漂移区2中引入电场尖峰，调制器件表面电场分布。终端结构9中的N掺杂条92的浓度为NN，根据电荷平衡原理，其满足的电荷平衡关系式与图2结构的相似，因此：
NN=NP   （3）
需要说明的是，器件中漂移区2的表面超结结构宽度都采用了最小光刻精度W的两倍，这主要是考虑到直线结终端结构与曲率结终端结构交接处的掺杂条既有直线结部分又有曲率结部分，二者宽度分别为W。由于交接处的掺杂条与其他掺杂条浓度相同，因此无需对掺杂条N和掺杂条P的浓度关系进行调整，仅对P/N条的剂量进行优化。根据超结结构不同，器件结构有两种情况，但图2结构和图3结构的超结掺杂浓度关系相似。
本发明具有以下有益效果：
本发明通过对直线结终端结构与曲率结终端结构相连部分的终端结构9表面的超结结构进行分析和优化，对超结掺杂条宽度和浓量进行优化，从而得到最优化的击穿电压。
附图说明
图1为本发明和专利文献CN102244092B提供的横向高压功率半导体器件的结终端结构示意图，其中，N型漂移区2表面具有P型掺杂条10和N型掺杂条11相间分布形成的横向超结结构。
图2为本发明提供的第一种横向高压功率器件的结终端结构，其中N型漂移区2表面具有超结结构，直线结终端结构与曲率结终端结构交接处的掺杂条91为P掺杂条。
图3为本发明提供的第二种横向高压功率器件的结终端结构，其中N型漂移区2表面具有超结结构，直线结终端结构与曲率结终端结构交接处的掺杂条92为N掺杂条。
图4是图2对应结构的仿真结果，其中，（a）是不同N型漂移区2的浓度下，器件击穿时的表面电场分布；（b）是击穿电压随N型漂移区2的浓度的变化；（c）是一定N型漂移区2的浓度下，击穿电压随表面掺杂条宽度的变化。
具体实施方式
本发明针对直线结终端结构和曲率结终端结构相连部分的终端结构9进行分析，达到电荷平衡，进一步提器件曲率部分的耐压能力，同时节约芯片版图面积。
一种横向高压功率器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率器件有源区结构相同，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的上层具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。
所述曲率结终端结构包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间。
所述直线结终端结构与曲率结终端结构的N型漂移区2表面具有由相间分布的P型掺杂条10和N型掺杂条11构成的横向超结结构，且横向超结结构的P型掺杂条10或N型掺杂条11的宽度为最小光刻精度W的两倍（所谓最小光刻精度为现有光刻工艺技术能够达到的最小的光刻精度，随着光刻工艺技术的不断提高，最小光刻精度也在不断减小）。
如图2所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、直线结终端结构与曲率结终端结构交接处的掺杂条91和N型漂移区2构成，其中直线结终端结构与曲率结终端结构交接处的掺杂条91为P掺杂条。所述直线结终端结构与曲率结终端结构交接处的P掺杂条91既有直线结部分又有曲率结部分，其在直线结部分和曲率结部分的宽度均为最小光刻精度W，总宽度为2W。直线结终端结构与曲率结终端结构交接处的P掺杂条91、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件漏极加高压时，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又为N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区6与轻掺杂P型衬底3接触处增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，在N型漂移区2表面引入交替的P型掺杂条10和N型掺杂条11，当漏极加高电压时，P掺杂条10和N掺杂条11相互耗尽，为器件漂移区2表面引入新的电场峰值，优化器件表面电场，提高器件耐压。直线结终端结构的N型漂移区2长度为L，曲率结终端的N型漂移区2长度为（L-LP），漂移区表面的所有横向超结结构宽度均为最小光刻精度W的两倍，当器件浓度优化到最佳时，漂移区表面的P型掺杂条10和N型掺杂条11浓度分别为NP和NN。终端结构9中的直线结终端结构与曲率结终端结构交接处的P掺杂条91浓度为NP，根据电荷平衡原理，则有：
NP×W×(L-LP)+NP×W×L=NN×W×(L-LP)+NN×W×L   （4）
NP=NN   （5）
如图3所示，直线结终端结构和曲率结终端结构相连部分9由P型衬底3、直线结终端结构与曲率结终端结构交接处的掺杂条92和N型漂移区2构成，其中，其中直线结终端结构与曲率结终端结构交接处的掺杂条92为N掺杂条。直线结终端结构与曲率结终端结构交接处的N掺杂条92既有直线结部分又有曲率结部分，其在直线结部分和曲率结部分的宽度均为最小光刻精度W，总宽度为2W。P掺杂条10、N型漂移区2和P型衬底3构成了双重RESURF结构。当器件耐压时，漏电极加高电压，P型掺杂条10、N型漂移区2和P型衬底相互耗尽，耐压原理与图2相似，不同之处是，图3中直线结终端结构与曲率结终端结构交接处的掺杂条92为N掺杂条。器件耐压时，N掺杂条92都只和与其相邻的P型掺杂条10相互耗尽，从而在漂移区2中引入电场尖峰，调制器件表面电场分布。终端结构9中的N掺杂条92的浓度为NN，根据电荷平衡原理，其满足的电荷平衡关系式与图2结构的相似，因此：
NN=NP   （6）
为了使本发明所要解决的技术问题、技术方案及有益更加清楚明了，以图2为实施例，对本发明进行进一步详细说明。
图4（a）给出了图2所示器件在不同N型漂移区2的浓度下，击穿时器件表面电场分布情况。漂移区结深为10微米，P型掺杂条10和N型掺杂条11的浓度为：NP=NN=6e16cm-3。终端结构9的表面P掺杂条91采用与N型掺杂条11相同的浓度，即，NP=6e16cm-3，满足公式（2）。仿真中采用L为70微米，LP为35微米，表面超结结构的结深为1微米，P型掺杂条和N型掺杂条的宽度均为1微米。当N型漂移区浓度的较高时，N型漂移区2不能完全耗尽，漏端电场很低，而源端电场集中，导致器件提前击穿，其电场分布如图中所示。随着N型漂移区2浓度降低，漂移区逐渐耗尽，表面电场分布均匀，其中P掺杂条91和N掺杂条11相互耗尽，在漂移区引入新的电场尖峰，进一步优化电场。图4（b）给出了不同N型漂移区2的浓度下，器件的击穿电压，如图可见，随N型漂移区2的浓度增加，器件耐压先增加后降低，当漂移区浓度为3.5e15cm-3时，器件耐压达到最大，为830V。此时，器件参数满足公式（1）的要求。图4（c）给出了一定N型漂移区2的浓度下，击穿电压随表面掺杂条宽度的变化。由图可见，随着表面超结掺杂条的宽度增加，器件的击穿电压都会逐渐降低，这是由于当表面超结掺杂条宽度增加后，一定浓度的超结掺杂条不易相互完全耗尽，器件表面电场分布不均匀。
本发明针对直线结终端结构和曲率结终端结构相连部分的结终端结构9的电荷平衡问题，采用不同的公式（1）-（3），对终端结构9表面的超结的2种不同掺杂情况进行分析，不仅提高横向高压功率器件的耐压，同时节约器件版图面积。

Claims (5)

1.一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；
所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极N+接触区(7)、源极P+接触区(8)；P-well区(6)与N型漂移区(2)位于P型衬底(3)的上层，其中P-well区(6)位于中间，两边是N型漂移区(2)，且P-well区(6)与N型漂移区(2)相连；N型漂移区(2)中远离P-well区(6)的两侧是漏极N+接触区(1)，P-well区(6)的上层具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8)，其中源极P+接触区(8)位于中间，源极N+接触区(7)位于源极P+接触区(8)两侧；源极N+接触区(7)与N型漂移区(2)之间的P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；
所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P-well区(6)、源极P+接触区(8)；P-well区(6)表面是栅氧化层(5)，栅氧化层(5)的表面是栅极多晶硅(4)；曲率结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)分别与直线结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区(1)包围环形N型漂移区(2)，曲率结终端结构中的环形N型漂移区(2)包围环形栅极多晶硅(4)和环形栅氧化层(5)；与“直线结终端结构中的P-well区(6)与N型漂移区(2)相连”不同的是，曲率结终端结构中的P-well区(6)与N型漂移区(2)不相连且相互间距为LP，LP的具体取值为35微米；
所述直线结终端结构与曲率结终端结构的N型漂移区(2)表面具有由相间分布的P型掺杂条(10)和N型掺杂条(11)构成的横向超结结构，且横向超结结构的P型掺杂条(10)或N型掺杂条(11)的宽度为最小光刻精度W的两倍。
2.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于，直线结终端结构和曲率结终端结构相连部分(9)由P型衬底(3)、直线结终端结构与曲率结终端结构交接处的掺杂条(91)和N型漂移区(2)构成，其中直线结终端结构与曲率结终端结构交接处的掺杂条(91)为P掺杂条；所述直线结终端结构与曲率结终端结构交接处的P掺杂条(91)既有直线结部分又有曲率结部分，其在直线结部分和曲率结部分的宽度均为最小光刻精度W，总宽度为2W。
3.根据权利要求2所述的横向高压功率半导体器件的结终端结构，其特征在于，设：直 线结终端结构的N型漂移区(2)长度为L，曲率结终端的N型漂移区(2)长度为(L-LP)，漂移区表面的所有横向超结结构宽度均为最小光刻精度W的两倍，漂移区表面的P型掺杂条(10)和N型掺杂条(11)浓度分别为NP和NN，且NP＝NN；终端结构(9)中的直线结终端结构与曲率结终端结构交接处的P掺杂条(91)浓度为NP，根据电荷平衡原理，则有：
NP×W×(L-LP)+NP×W×L＝NN×W×(L-LP)+NN×W×L      (1) 
NP＝NN                             (2) 。
4.根据权利要求1所述的横向高压功率器件的结终端结构，其特征在于，直线结终端结构和曲率结终端结构相连部分(9)由P型衬底(3)、直线结终端结构与曲率结终端结构交接处的掺杂条(92)和N型漂移区(2)构成，其中直线结终端结构与曲率结终端结构交接处的掺杂条(92)为N掺杂条；所述直线结终端结构与曲率结终端结构交接处的N掺杂条(92)既有直线结部分又有曲率结部分，其在直线结部分和曲率结部分的宽度均为最小光刻精度W，总宽度为2W。
5.根据权利要求4所述的横向高压功率器件的结终端结构，其特征在于，设：直线结终端结构的N型漂移区(2)长度为L，曲率结终端的N型漂移区(2)长度为(L-LP)，漂移区表面的所有横向超结结构宽度均为最小光刻精度W的两倍，漂移区表面的P型掺杂条(10)和N型掺杂条(11)浓度分别为NP和NN，且NP＝NN；终端结构(9)中的直线结终端结构与曲率结终端结构交接处的N掺杂条(92)浓度为NN，根据电荷平衡原理，则有：
NP×W×(L-LP)+NP×W×L＝NN×W×(L-LP)+NN×W×L        (1) 
NP＝NN                             (2) 。
CN201310174274.8A 2013-05-13 2013-05-13 一种横向高压功率器件的结终端结构 Active CN103268886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310174274.8A CN103268886B (zh) 2013-05-13 2013-05-13 一种横向高压功率器件的结终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310174274.8A CN103268886B (zh) 2013-05-13 2013-05-13 一种横向高压功率器件的结终端结构

Publications (2)

Publication Number Publication Date
CN103268886A CN103268886A (zh) 2013-08-28
CN103268886B true CN103268886B (zh) 2015-06-17

Family

ID=49012506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310174274.8A Active CN103268886B (zh) 2013-05-13 2013-05-13 一种横向高压功率器件的结终端结构

Country Status (1)

Country Link
CN (1) CN103268886B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634658B (zh) * 2017-12-29 2018-09-01 新唐科技股份有限公司 半導體裝置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928527B (zh) * 2014-04-28 2016-06-08 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN105140269B (zh) * 2015-08-05 2018-10-26 电子科技大学 一种横向高压功率器件的结终端结构
CN106298874B (zh) * 2016-08-25 2019-08-02 电子科技大学 横向高压功率器件的结终端结构
TWI609487B (zh) 2016-12-30 2017-12-21 新唐科技股份有限公司 半導體裝置
TWI609486B (zh) * 2016-12-30 2017-12-21 新唐科技股份有限公司 高壓半導體裝置
CN108878305B (zh) * 2018-06-29 2020-09-25 上海华虹宏力半导体制造有限公司 超结器件的终端结构的耐压验证方法
CN109119341A (zh) * 2018-08-22 2019-01-01 盛世瑶兰（深圳）科技有限公司 一种vdmos器件终端结构及其制作方法
CN114300530A (zh) * 2022-03-09 2022-04-08 芯众享(成都)微电子有限公司 一种碳化硅功率器件结终端结构及其制备方法
CN117096178B (zh) * 2023-10-17 2024-01-16 富芯微电子有限公司 一种耐高压的平面型半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2325889A2 (en) * 1995-04-12 2011-05-25 Fuji Electric Systems Co., Ltd. High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
CN102214689A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294028A (ja) * 2007-05-22 2008-12-04 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2325889A2 (en) * 1995-04-12 2011-05-25 Fuji Electric Systems Co., Ltd. High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor
CN102214689A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634658B (zh) * 2017-12-29 2018-09-01 新唐科技股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN103268886A (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
CN103268886B (zh) 一种横向高压功率器件的结终端结构
CN103165657B (zh) 一种横向高压功率半导体器件的结终端结构
CN102244092B (zh) 一种横向高压功率半导体器件的结终端结构
CN104201206B (zh) 一种横向soi功率ldmos器件
CN103579301B (zh) 用于高压半导体器件的拐角布局及其制备方法
CN102723355B (zh) 槽栅半导体功率器件
CN101950759A (zh) 一种Super Junction VDMOS器件
CN103165678A (zh) 一种超结ldmos器件
CN102683408A (zh) 超结高压功率器件结构
CN103579353A (zh) 一种具有p型辅助埋层的半超结vdmos
CN104124274A (zh) 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN102694029B (zh) 半导体元件
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
CN105047694A (zh) 一种横向高压功率器件的结终端结构
WO2015074432A1 (zh) 具有浮结结构的igbt
CN107359194B (zh) 一种消除高电场的器件
CN105140269A (zh) 一种横向高压功率器件的结终端结构
CN107845581A (zh) 一种低漏源通态电阻的umos器件结构及制备方法
CN103928509B (zh) 具有不连续p型基区的沟槽绝缘栅双极型晶体管
CN105206659A (zh) 一种横向高压功率器件的结终端结构
CN106252393A (zh) 横向高压功率器件的结终端结构
CN102832245B (zh) 一种具有优化雪崩击穿电流路径的超结mosfet器件
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN202534651U (zh) 一种超结高压功率器件结构
CN202454560U (zh) 沟槽金属氧化物半导体场效应晶体管器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN

Effective date: 20140801

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140801

Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant after: University of Electronic Science and Technology of China

Applicant after: Institute of Electronic and Information Engineering In Dongguan, UESTC

Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant before: University of Electronic Science and Technology of China

C14 Grant of patent or utility model
GR01 Patent grant