CN102694029B - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN102694029B
CN102694029B CN201210061291.6A CN201210061291A CN102694029B CN 102694029 B CN102694029 B CN 102694029B CN 201210061291 A CN201210061291 A CN 201210061291A CN 102694029 B CN102694029 B CN 102694029B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
peristome
cylinder layer
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210061291.6A
Other languages
English (en)
Other versions
CN102694029A (zh
Inventor
斋藤涉
小野升太郎
仲敏行
谷内俊治
渡边美穗
山下浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102694029A publication Critical patent/CN102694029A/zh
Application granted granted Critical
Publication of CN102694029B publication Critical patent/CN102694029B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施方式的半导体元件，具备：在第1半导体层之上，沿着与第1半导体层的主面平行的方向，分别周期性地排列了第2半导体层和第3半导体层的周期的排列构造；设置在第3半导体层之上的第4半导体层；选择性地设置在第4半导体层的表面的第5半导体层；控制电极；设置在周期的排列构造的外侧的第1半导体层之上、且杂质浓度低于周期的排列构造所含的杂质浓度的第6半导体层；与第1半导体层电连接的第1主电极；与第4半导体层和第5半导体层连接的第2主电极。从与第1半导体层的主面垂直的方向看，第2半导体层和第3半导体层分别呈点状地配置，周期的排列构造的最外周的周期构造不同于最外周以外的周期的排列构造的周期构造。

Description

半导体元件
关联申请
本申请基于并享受于2011年3月23日提交的申请号为No.2011-064668的日本专利申请的优先权，通过引用的方式包含其全部内容。
技术领域
本发明涉及半导体元件。
背景技术
作为上下电极构造的半导体元件的例子，有上下电极构造的功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor)。该种功率MOSFET的导通电阻较大地依存于作为传导层的漂移层的电阻。决定漂移层电阻的杂质的掺杂浓度，对应于基区和漂移层所形成的pn结的耐压而不能增加到界限以上。因此，元件耐压和导通电阻存在权衡(trade-off)的关系。改善该权衡对于低消耗电力元件变得重要。该权衡存在由元件材料所决定的界限，超越该界限是通向实现超越已有功率MOSFET的低导通电阻元件的道路。
作为解决该问题的MOSFET的一个例子，在漂移层埋入被称作超级结构造(以下记作SJ构造)的p型柱体层和n型柱体层的构造，近年备受瞩目。SJ构造通过使包含在p型柱体层和n型柱体层中的充入量(杂质量)大致相同，而虚拟地做成未掺杂层，维持高耐压，通过高掺杂的n型柱体层而使电流流过，从而实现超越了材料界限的低导通电阻。
但是，在上下电极构造的功率MOSFET中，即使对于设置在元件区域外周的终端区域，也需要保持高耐压。为了保持高耐压，而存在如此结构：通过在终端区域不形成SJ构造，来抑制因杂质量的偏差而引起的耐压低下。
在该构造中，使SJ构造的最外周的柱体层的杂质浓度，为最外周以外的SJ构造的柱体层的杂质浓度的大概一半。再者，在SJ构造外的终端区域，不形成SJ构造，设置低浓度的漂移层。然后，在此种元件中，由于是功率MOSFET，所以期待耐压变得更高。
发明内容
本发明的实施方式提供高耐压的半导体元件。
本发明的实施方式的半导体元件，具备：
第1导电型的第1半导体层，
周期的排列构造，在上述第1半导体层之上，沿着与上述第1半导体层的主面平行的方向，分别周期性地排列了第1导电型的第2半导体层和第2导电型的第3半导体层，
第2导电型的第4半导体层，设置在上述第3半导体层之上，
第1导电型的第5半导体层，选择性地设置在上述第4半导体层的表面，
控制电极，隔着绝缘膜与上述第2半导体层的一部分、上述第4半导体层、及上述第5半导体层的一部分连接，
第1导电型的第6半导体层，设置在上述周期的排列构造的外侧的上述第1半导体层之上、且杂质浓度低于上述周期的排列构造中所含的杂质浓度，
第1主电极，与上述第1半导体层电连接，及
第2主电极，与上述第4半导体层和上述第5半导体层连接，
从与上述第1半导体层的主面垂直的方向看，上述第2半导体层和上述第3半导体层分别呈点状地配置，
上述周期的排列构造的最外周的周期构造不同于上述最外周以外的上述周期的排列构造的周期构造。
根据本发明的实施方式，可以提供高耐压的半导体元件。
附图说明
图1是第1实施方式涉及的半导体元件的示意图，(a)是示出半导体元件的全体的概要的平面示意图，(b)是沿着(a)的α-β线的位置的剖面示意图。
图2是参考例涉及的用于形成超级结构造的掩模图形的平面示意图。
图3是参考例涉及的超级结构造的平面示意图。
图4是第1实施方式涉及的用于形成超级结构造的掩模图形的平面示意图。
图5是第1实施方式涉及的超级结构造的平面示意图。
图6是第2实施方式涉及的用于形成超级结构造的掩模图形的平面示意图。
图7是第2实施方式涉及的超级结构造的平面示意图。
图8是第3实施方式涉及的用于形成超级结构造的掩模图形的平面示意图。
图9是第3实施方式涉及的超级结构造的平面示意图。
具体实施方式
以下，参照附图来说明实施方式。
(第1实施方式)
图1是第1实施方式涉及的半导体元件的示意图，(a)是示出半导体元件的全体的概要的平面示意图，(b)是沿着(a)的α-β线的位置的剖面示意图。
如图1(a)所示，半导体元件1具有元件区域(单元区域)1a和设置在元件区域1a周围的终端区域1b。在元件区域1a设有栅极布线1g。
如图1(b)所示，在半导体元件1中，具有超级结构造(周期的排列构造)80A，该超级结构造80A是在n+型的漏层(第1半导体层)10之上，沿与漏层10的主面平行的方向，n型柱体层(第2半导体层)11和p型柱体层(第3半导体层)12分别周期性地排列而形成的。
在半导体元件1中，在p型柱体层12之上，设有p型的基层(第4半导体层)13。在基层13的表面，选择性地设有n+型的源层(第5半导体层)14。栅电极(控制电极)21隔着栅极绝缘膜20而与n型柱体层11的一部分、基层(第4半导体层)13和源层14的一部分相接。栅电极21与上述栅极布线1g电连接。
在半导体元件1中，在终端区域1b没有SJ构造80A。n型或者p型的高电阻层(第6半导体层)15与SJ构造80A的最外周的p型柱体层12a相接。即，在SJ构造80A的外侧的漏层10之上，设有高电阻层15。高电阻层15所含的杂质浓度低于SJ构造80A所含的杂质浓度。例如，为了半导体元件1得到高耐压，而优选高电阻层15的杂质浓度在n型柱体层11或者p型柱体层12的杂质浓度的1/10以下。
在设置在SJ构造80A的最外周的p型柱体层12a之上的p型基层13中，不设n+型的源层14。
在高电阻层15的表面，选择性设有保护环层25。通过在高电阻层15的表面设有保护环层25，来抑制基层13的端部处的电场集中。由此，半导体元件1保持高的终端耐压。在高电阻层15和保护环层25之上，设有场绝缘层22。
电场终止(Fieldstop)层23和与SJ构造80A相反侧的高电阻层15的侧面相接。在电场终止层23和场绝缘层22的一部分之上，设有电场终止电极24。漏电极(第1主电极)30与漏层10电连接。源电极(第2主电极)31与基层13和源层14连接。
漏层10、n型柱体层11、p型柱体层12、12a、基层13、源层14、高电阻层15、电场终止层23及保护环层25的主成分，例如为硅(Si)。栅电极21、栅极布线1g的主成分，例如为多晶硅。栅极绝缘膜20、场绝缘层22的材质，例如为氧化硅(SiO2)。漏电极30、源电极31及电场终止电极24的材质是金属。在实施方式中，也可以设定n+型、n型为第1导电型，设定p型为第2导电型。
而且，如图中所示的Z轴方向(第1方向)，是从漏层10朝向基层13的方向，X轴方向(第2方向)是与Z轴方向垂直的方向，Y轴方向(第3方向)是与X轴方向及Z轴方向垂直的方向。半导体元件1的平面形状是矩形状的情况下，X轴方向是矩形的一条边的方向(图中的矩形的纵向的边)，Y轴方向是与X轴方向及Z轴方向垂直的方向。在漏层10的平面形状是矩形状的情况下，与该矩形的相互对置的边平行的方向(X轴方向)上的SJ构造80A的最外周的上述周期构造，不同于与平行于该边的方向正交的方向(Y轴方向)上的SJ构造80A的最外周的上述周期构造。
接着，对形成半导体元件1的SJ构造80A的方法进行说明。
SJ构造80A通过例如反复进行离子注入和结晶生长的工序来形成。这种情况，n型柱体层11的各自的杂质浓度，或者，p型柱体层12各自的杂质浓度，可以通过使离子注入时所使用的掩模的开口面积变化来进行调整。例如，也可以为了选择性地使特定的部分的柱体层的杂质浓度降低，而使与特定的部分的柱体层的位置相对应的掩模的开口部的面积变小。
掩模的开口部的面积通过光刻等来调整。例如，也可以为了使SJ构造的最外周的柱体层的杂质浓度为其他柱体层的杂质浓度的大概一半，而使与最外周的柱体层的位置相对应的掩模的开口部的面积，为与其他柱体层的位置相对应的掩模的开口部的面积的大概一半。但是，掩模的材质是蚀刻剂，掩模的开口部的面积越小，则开口部的面积的偏差变得越大。即，若通过以前的手法来形成SJ构造，则SJ构造的最外周的柱体层的杂质浓度可能存在偏差。
例如，图2是参考例涉及的用于形成超级结构造的掩模图形的平面示意图。如图2所例示的掩模图形400，在形成如图1所示的区域90时使用。在离子注入时，杂质经由掩模图形400的开口部选择性地注入半导体层。并且，在图2中，为了便于说明，合并示出用于注入n型杂质的开口部410、410a，以及用于注入p型杂质的开口部420、420a。
在掩模图形400中，用于形成p型柱体层12的开口部420、及用于形成n型柱体层11的开口部410成周期性点状地设置。开口部410a的位置和开口部420a的位置对应于SJ构造的最外周的柱体层的位置。而且，在图中，示出了元件区域1a的单位单元430的区域。
也可以为了使SJ构造的最外周的p型柱体层12a的杂质浓度为最外周以外的SJ构造的p型柱体层12的杂质浓度的大概一半，而如图2所示，而使开口部420a的面积为开口部420的面积的大概一半。由此，经由开口部420a注入的杂质的量，变为经由开口部420注入的杂质的量的大概一半。
同样，也可以为了使SJ构造的最外周的n型柱体层的杂质浓度为最外周以外的SJ构造的n型柱体层11的杂质浓度的大概一半，而如图2所示，使开口部410a的面积为开口部410的面积的大概一半。由此，经由开口部410a注入的杂质的量成为经由开口部410注入的杂质的量的大概一半。
而且，通过使开口部410a、420a各自的面积为开口部410、420各自的面积的一半，而使各自的单位单元430内的n型柱体层的杂质量及p型柱体层的杂质量的合计量为大致相同。
若使用这样的掩模图形400，则可以使SJ构造的最外周的p型柱体层(或n型柱体层)的杂质浓度，为最外周以外的SJ构造的p型柱体层(或n型柱体层)的杂质浓度的大概一半。
图3示出使用掩模图形400形成SJ构造时的SJ构造的平面形状的示意图。
图3是参考例涉及的超级结构造的平面示意图。
在图3中，为了使各柱体层的位置和掩模图形的各开口部的位置的对应清晰，在n型柱体层11、p型柱体层12等之外，还示出了掩模图形400涉及的开口部410、420等。
在参考例涉及的SJ构造100中，在设置了开口部420a的地方，形成p型柱体层12a。p型柱体层12a位于SJ构造100的最外周。在SJ构造100侧，n型柱体层11与p型柱体层12a相邻。而且，在与SJ构造100侧相反一侧，高电阻层15与p型柱体层12a相邻。
在半导体元件截止时，例如，为了使n型柱体层11、11a的电位变得高于p型柱体层12、12a的电位，而在p型柱体层12、12a和n型柱体层11、11a之间设有电位差。因此，耗尽层从由p型柱体层12和n型柱体层11形成的pn结界面向p型柱体层12侧及n型柱体层11侧延伸，各p型柱体层12和各n型柱体层11因规定的电压而完全耗尽。
例如，在图中，用箭头P1来表示从由p型柱体层12和n型柱体层11形成的pn结界面向p型柱体层12侧延伸的耗尽层的方向，用箭头N1来表示从该pn结界面向n型柱体层11侧延伸的耗尽层的方向。
但是，位于SJ构造100最外周的p型柱体层12a，与杂质浓度低于p型柱体层12a的杂质浓度的高电阻层15相邻。因此，耗尽层难以从由p型柱体层12a和高电阻层15形成的pn结界面延伸到p型柱体层12a侧。
例如，在图中，用箭头P2来表示从由p型柱体层12a和高电阻层15形成的pn结界面向p型柱体层12a侧延伸的耗尽层的方向，用箭头N2来表示从该pn结界面向高电阻层15侧延伸的耗尽层的方向。
有关高电阻层15，由于高电阻层15自体的杂质浓度低，所以从pn结界面开始的耗尽层容易延伸。因此，表示耗尽的延伸的箭头N2的长度，表记为比箭头N1、P1的长度还长。但是，存在从由p型柱体层12a和高电阻层15形成的pn结界面向p型柱体层12a侧延伸的耗尽层，变得比向p型柱体层12内延伸的耗尽层难以延伸的可能性。同样的现象，也可以在位于SJ构造100最外周的n型柱体层11a内发生。
为了消除该现象，在参考例中，使开口部420a、410a的面积小于开口部420、410的面积，来形成杂质浓度低于p型柱体层12(或n型柱体层11)的p型柱体层12a(或n型柱体层11a)。由此，在p型柱体层12a及n型柱体层11a中，耗尽层变得也容易延伸，半导体元件的终端区域成为高耐压。
例如，将SJ构造的最外周的p型柱体层12a(或n型柱体层11a)的杂质浓度调整为p型柱体层12(或n型柱体层11)的杂质浓度的大概一半，而调整成在p型柱体层12a(或n型柱体层11a)中，耗尽层也变得容易延伸。
但是，掩模的开口部的面积变得越小，则开口部的面积的偏差变得越大。例如，将开口部的“宽度”，定义为从与漏层10的主面垂直的方向看时的开口部的宽度。
在开口部的宽度的偏差为±0.1μm的情况下，开口部的一边的长度为2μm时的开口部的面积的偏差约为±10％左右，与之相对，若开口部的一边的长度为1μm时，则开口部的面积的偏差变为±20％左右。
因此，在参考例中，存在p型柱体层12a的杂质量的偏差及n型柱体层11a的杂质量的偏差变大，在SJ构造的最外周，耐压下降的可能性。
与之相对，在第1实施方式中，通过以下所示的方法，形成SJ构造80A。
图4是第1实施方式涉及的用于形成超级结构造的掩模图形的平面示意图。
第1实施方式涉及的掩模图形40在形成如图1所示的区域90时使用。在图4中，示出掩模图形40的最外周附近的样子。在离子注入时，杂质经由掩模图形40的开口部选择性地注入半导体层。在图4中，为了便于说明，合并示出用于注入n型杂质的开口部41、41a和用于注入p型杂质的开口部42、42a。在实际的掩模中，向半导体层注入n型杂质时，仅设有开口部41、41a，在向半导体层注入p型杂质时，仅设有开口部42、42a。
在掩模图形40中，开口部41、41a、42、42a分别呈点状地周期性配置。开口部41a的位置对应于在SJ构造80A的最外周配置的n型柱体层的位置。开口部42a的位置对应于在SJ构造80A的最外周配置的p型柱体层的位置。开口部41、42分别对应于在SJ构造80A的最外周以外配置的n型柱体层、p型柱体层。开口部41、41a、42、42a各自的面积大致相同。
掩模图形40的最外周的周期构造对应于SJ构造80A的最外周。掩模图形40的最外周以外的周期构造对应于SJ构造80A的最外周以外的周期构造。掩模图形40的最外周的周期构造不同于掩模图形40的最外周以外的周期构造。
例如，在X轴方向上，开口部41a的周期是开口部42的周期的2倍。在Y轴方向上，开口部42a的周期是开口部41的周期的2倍。而且，在X轴方向上，开口部41a的一部分被插入相互对置的开口部42之间。在Y轴方向上，开口部42a的一部分被插入相互对置的开口部41之间。
开口部41a及其内侧的开口部41的间隔设置得窄于在Y轴方向上相邻的开口部41的间隔。而且，开口部42a及其内侧的开口部42的间隔设置得窄于X轴方向上相邻的开口部41的间隔。
而且，在图4中，示出元件区域1a中的单位单元43的区域和最外周单位单元44X、44Y的区域。在掩模图形40中，单位单元43内的开口部41的面积和开口部42的面积大致相同。而且，在掩模图形40中，X轴方向上的最外周单位单元44X内的开口部41a的面积和开口部42的面积大致相同。而且，在掩模图形40中，Y轴方向上的最外周单位单元44Y内的开口部42a的面积和开口部41的面积大致相同。
在第1实施方式中，将单位单元43和最外周单位单元44X、44Y进行组合，而使最外周的开口部41a、42a各自的面积和最外周以外的开口部41、42各自的面积大致相同。由此，在第1实施方式涉及的掩模图形40中，各个开口部的面积的偏差被抑制。
若使用这样的掩模图形40实施离子注入，则在单位单元43内及最外周单位单元44X、44Y内，n型柱体层的杂质浓度和p型柱体层的杂质量变得大致相同。
图5示出使用掩模图形40形成SJ构造80A时的示意性平面形状。
图5是第1实施方式涉及的超级结构造的平面示意图。
图1(b)的剖面示意图对应于例如图5的α’-β’的位置。
在图5，为了使各柱体层的位置和掩模图形的各开口部的位置的对应清晰，而在n型柱体层11、p型柱体层12等之外，还示出掩模图形40涉及的开口部41、42等。而且，在图5中，示出元件区域1a中的单位单元43和最外周单位单元44X、44Y。
如图5所示，单位单元43内的n型柱体层11的面积和p型柱体层12的面积大致相同。再者，在最外周单位单元44X内，n型柱体层11a的面积和p型柱体层12的面积也大致相同，在最外周单位单元44Y内，p型柱体层12a的面积和n型柱体层11的面积也大致相同。即，在各单位单元43及各最外周单位单元44X、44Y中，n型柱体层的杂质量和p型柱体层的杂质量大致相同。
在第1实施方式涉及的SJ构造80A中，从与漏层10的主面垂直的方向看，n型柱体层11、11a和p型柱体层12、12a呈点状地配置。SJ构造80A的最外周的周期构造不同于最外周以外的SJ构造80A的周期构造。例如，X轴方向上的SJ构造80A的最外周的周期构造不同于Y轴方向上的SJ构造80A的最外周的周期构造。
具体而言，在X轴方向上，在设有开口部41a的地方，形成n型柱体层11a。n型柱体层11a位于SJ构造80A的最外周。在SJ构造80A侧，p型柱体层12与n型柱体层11a相邻。n型柱体层11a被设置在相互对置的p型柱体层12之间。而且，在与SJ构造80A侧相反一侧，高电阻层15与n型柱体层11a和p型柱体层12a相邻。
在Y轴方向上，在设有开口部42a的地方，形成p型柱体层12a。p型柱体层12a位于SJ构造80A的最外周。在SJ构造80A侧，n型柱体层11与p型柱体层12a相邻。p型柱体层12a设置在相互对置的n型柱体层11之间。而且，在与SJ构造80A侧相反一侧，高电阻层15与p型柱体层12a和n型柱体层11相邻。
而且，在第1实施方式中，X轴方向的最外周单位单元44X的图形不同于Y轴方向的最外周单位单元44Y的图形。例如，SJ构造80A的最外周的n型柱体层11a及p型柱体层12a的任意一方的周期，为沿着该最外周的最外周以外的SJ构造80A中的n型柱体层11及p型柱体层12的任意另一方的周期的2倍。而且，各最外周单位单元44X、44Y的杂质量大致相同。
在半导体元件1截止时，例如，为了使n型柱体层11、11a的电位变得高于p型柱体层12、12a的电位，而在p型柱体层12、12a和n型柱体层11、11a之间设置电位差。然后，单位单元43内的n型柱体层11的杂质浓度和p型柱体层12的杂质量大致相同。因此，耗尽层分别从由p型柱体层12和n型柱体层11形成的pn结界面，向p型柱体层12侧及n型柱体层11侧延伸，各个p型柱体层12和各个n型柱体层11因规定的电压而完全耗尽。
例如，在图中，用箭头P1来表示从由p型柱体层12和n型柱体层11形成的pn结界面向p型柱体层12侧延伸的耗尽层的方向，用箭头N1来表示从该pn结界面向n型柱体层11侧延伸的耗尽层的方向。由此，半导体元件1的元件区域1a保持高耐压。
而且，如上所述，最外周单位单元44X、44Y内的n型柱体层的杂质浓度和p型柱体层的杂质量大致相同。因此，耗尽层也从由位于SJ构造80A最外周的n型柱体层11a和与n型柱体层11a相邻的p型柱体层12形成的pn结界面，分别向p型柱体层12侧及n型柱体层11a侧延伸，各个p型柱体层12和各个n型柱体层11a因规定的电压而完全耗尽。
例如，在图中，用箭头P1来表示从由p型柱体层12和n型柱体层11a形成的pn结界面向p型柱体层12侧延伸的耗尽层的方向，用箭头N1来表示从该pn结界面向n型柱体层11a侧延伸的耗尽层的方向。同样的现象，也在位于SJ构造80A最外周的p型柱体层12a内发生。由此，半导体元件1的元件区域1a的终端(SJ构造80A的最外周)保持高耐压。
并且，若实际使用掩模图形40对半导体层实施离子注入，则，n型柱体层11a和p型柱体层12之间的距离变得还短于n型柱体层11和p型柱体层12之间的距离。这是因为在掩模图形40中，开口部41a和开口部42之间的距离短于开口部41和开口部42之间的距离。即，n型柱体层11a的杂质分布和p型柱体层12的杂质分布相互重叠。
换而言之，位于最外周的n型柱体11a和在Y轴方向上相邻的n型柱体11的间隔，窄于SJ构造80A中的n型柱体11的排列节距。而且，位于最外周的p型柱体12a和在X轴方向上相邻的p型柱体12的间隔，窄于SJ构造80A中的p型柱体11的排列节距。
在此，n型柱体11、11a和p型柱体12及12a各自的位置，为各自的杂质浓度的峰值位置。另外，各柱体的杂质浓度的峰值位置分别对应于掩模图形40的开口部的位置。
由此，有效的n型柱体层11a的杂质浓度比n型柱体层11减少。同样，与n型柱体层11和p型柱体层12之间的距离相比较，n型柱体层11和p型柱体层12a之间的距离变短。由此，有效的p型柱体层12a的杂质浓度比p型柱体层12减少。其结果，SJ构造80A的最外周与最外周以外的SJ构造80A相比较，容易完全耗尽，SJ构造80A的最外周处的耐压变高。
即，在SJ构造80A中，使位于最外周的n型柱体11a和位于其内侧的n型柱体11的间隔比n型柱体11的排列节距窄，使位于最外周的p型柱体12a和位于其内侧的p型柱体12的间隔比p型柱体11的排列节距窄。由此，可以使位于最外周的n型柱体11a及p型柱体12a的有效的杂质浓度降低，使耐压提高。
在此，所谓“有效的杂质浓度”，是在n型半导体层中，从n型杂质浓度中抵消了p型杂质浓度的浓度，或者，在p型半导体层中，从p型杂质浓度中抵消了n型杂质浓度的浓度。
并且，在图4中，虽然示出了在X轴方向上，开口部41a的一部分被插入相互对置的开口部42之间，在Y轴方向上，开口部42a的一部分被插入相互对置的开口部41之间的形态，但也可以是开口部41a被夹在相互对置的开口部42之间、开口部42a被夹在相互对置的开口部41之间的掩模图形。使用这样的掩模图形，也可以得到同样的効果。
这样，在掩模图形40中，由于开口部41、41a、42、42a各自的面积大致相同，所以n型柱体层11a的杂质浓度及p型柱体层12a的杂质浓度不易有偏差。因此，半导体元件1的耐压变得高于参考例。
(第2实施方式)
图6是第2实施方式涉及的用于形成超级结构造的掩模图形的平面示意图。
第2实施方式涉及的掩模图形50在形成如图1所示的区域90时使用。在图6中，为了便于说明，合并示出用于注入n型杂质的开口部51、51a和用于注入p型杂质的开口部52、52a。在实际的掩模中，在向半导体层注入n型杂质时，仅设有开口部51、51a，在向半导体层注入p型杂质时，仅设有开口部52、52a。
而且，在图6中，相同面积的开口部为一组，按每个组来分群。各组用虚线分群。括号内所示的数字为属于各群的开口部的面积的规格值。
在掩模图形50中，从SJ构造的最外周的内侧向SJ构造的最外周侧(图中的箭头91的方向)，开口部51的面积和开口部52的面积阶段性变小。例如，开口部51的面积和开口部52的面积，在X轴方向及Y轴方向上分别阶段性地变化。
具体而言，在开口部51中，每个群以面积变为1.0、0.9、0.8、0.7、0.6、0.5那样地阶段性变小。在开口部52中，每个群以面积变为1.0、0.9、0.8、0.7、0.6、0.5那样地阶段性变小。最外周的开口部51a、52a的面积是0.5。
若使用这样的掩模图形50形成SJ构造，则为如图7那样。
图7是第2实施方式涉及的超级结构造的平面示意图。
在图7中，为了使各柱体层的位置和掩模图形的各开口部的对应清晰，而在n型柱体层11、p型柱体层12等之外，还示出掩模图形50涉及的开口部51、52等。之外，在图7中，使出了元件区域1a中的单位单元53的区域和最外周处的最外周单位单元54X、54Y的区域。
在第2实施方式涉及的SJ构造80B中，各个n型柱体层11和各个p型柱体层12呈点状而周期性地配置。如上所述，掩模图形50的开口部的面积，从SJ构造80B的最外周的内侧向SJ构造80B的最外周侧阶段性地变小。因此，n型柱体层11的杂质浓度和p型柱体层12的杂质浓度沿着X轴方向及Y轴方向而阶段性地变化。例如，从SJ构造80B的最外周的内侧向SJ构造80B的最外周侧(图中的箭头91的方向)，n型柱体层11的杂质浓度和p型柱体层12的杂质浓度阶段性地变低。
而且，在第2实施方式涉及的SJ构造80B中，单位单元53内的n型柱体层11的面积和p型柱体层12的面积大致相同。再者，在最外周单位单元54X内，n型柱体层11a的面积和p型柱体层12的面积大致相同，最外周单位单元54Y内，p型柱体层12a的面积和n型柱体层11的面积也大致相同。即，在各单位单元53及各最外周单位单元54X、54Y中，n型柱体层的杂质量和p型柱体层的杂质量大致相同。
如上所述，在掩模图形50中，单位单元53内的开口部51和开口部52的面积变得大致相同。由此，在SJ构造80B中，单位单元53内的n型柱体层11的杂质量和p型柱体层12的杂质量变得大致相同。而且，在掩模图形50中，最外周单位单元54X内的开口部51a和开口部52的面积大致相同，最外周单位单元54Y内的开口部51和开口部52a的面积大致相同。由此，在SJ构造80B中，最外周单位单元54X内的n型柱体层11a的杂质量和p型柱体层12的杂质量变得大致相同，最外周单位单元54Y内的n型柱体层11的杂质量和p型柱体层12a的杂质量变得大致相同。
即，在第2实施方式涉及的SJ构造80B中，在各个单位单元53内及各个最外周单位单元54X、54Y内，n型柱体层的杂质量和p型柱体层的杂质量大致相同。由此，在各个单位单元53内及各个最外周单位单元54X、54Y内，n型柱体层和p型柱体层被完全耗尽成为可能。其结果，第2实施方式涉及的SJ构造80B保持高耐压。
而且，在第2实施方式涉及的SJ构造80B中，单位单元53内及最外周单位单元54X、54Y内的n型柱体层的杂质量和p型柱体层的杂质量的平衡不被打破，单位单元53内的杂质量从SJ构造80B的最外周的内侧向最外周侧(图中的箭头91的方向)阶段性地变低。由此，SJ构造80B的端部的耐压变高。
一般而言，SJ构造80B的最外周越接近基层13的端部，SJ构造80B的最外周的电场分布就越容易通过基层13的端部处的电场集中而被调制。若SJ构造80B的最外周的电场分布被调制，则存在SJ构造80B的端部的耐压降低的情形。
但是，在第2实施方式中，预先将SJ构造80B的端部的耐压设定为高，即使SJ构造80B的最外周接近基层13的端部，也难以引起SJ构造80B的端部的耐压降低。从由此，可以缩短SJ构造80B的最外周到基层13的端部为止的多余的偏移区域，元件面积变得更小。
而且，由于如图7所示的各群中所属的各个开口部的面积大致相同，所以每个群的开口部的宽度的偏差变得大致相同。其结果，SJ构造80B的端部处的柱体层的杂质浓度难以存在偏差，SJ构造80B的端部处的耐压降低被抑制。
(第3实施方式)
图8是第3实施方式涉及的用于形成超级结构造的掩模图形的平面示意图。在图8中，示出元件区域1a中的单位单元63的区域和最外周单位单元64X、64Y的区域。
第3实施方式涉及的掩模图形60在形成如图1所示的区域90的SJ构造时使用。在图8中，示出掩模图形60的最外周附近的样子。在离子注入时，杂质经由掩模图形60的开口部向半导体层选择性地注入。在图8中，为了便于说明，合并示出用于注入n型杂质的开口部61、61a和用于注入p型杂质的开口部62、62a。在实际的掩模中，对半导体层注入n型杂质时，仅设有开口部61、61a，对半导体层注入p型杂质时，仅设有开口部62、62a。
在掩模图形60中，开口部61配置成蜂巢状，开口部62被开口部61包围。掩模图形60的最外周的周期构造对应于SJ构造的最外周。掩模图形60的最外周以外的周期构造对应于SJ构造的最外周以外。掩模图形60的最外周的周期构造不同于掩模图形60的最外周以外的周期构造。
例如，在掩模图形60的最外周，在X轴方向的最外周单位单元64X中，开口部62a被开口部61夹着。在X轴方向上，2个开口部61和1个开口部62a形成为列。而且，在掩模图形60的最外周，在Y轴方向的最外周单位单元64Y中，开口部61a为终端，开口部61a形成为列。
而且，在掩模图形60中，在X轴方向上，开口部62a的周期与开口部62的周期大致相同。而且，在掩模图形60中，在Y轴方向上，开口部61a的周期与开口部62的周期大致相同。
在掩模图形60中，单位单元63内的开口部61的面积为开口部62的面积的大致2倍。而且，在掩模图形60中，X轴方向上的最外周单位单元64X内的开口部61的面积是开口部62的面积的大致2倍。而且，在掩模图形60中，Y轴方向上的最外周单位单元64Y内的开口部61的面积是开口部62的面积的2倍。
在第3实施方式中，将单位单元63和最外周单位单元64X、64Y进行组合，使各个最外周的开口部61、62的面积和各个最外周以外的开口部61、62的面积大致相同。由此，在第3实施方式涉及的掩模图形60，各个开口部的面积的偏差被抑制。
在使用掩模图形60实施离子注入时，使从开口部62注入到半导体层中的掺杂量(atoms/cm2)，为从开口部61注入到半导体层中的掺杂量(atoms/cm2)的大致2倍。由此，在单位单元63内及最外周单位单元64X、64Y内，n型柱体层11的杂质浓度和p型柱体层12的杂质量变得大致相同。
若使用这样的掩模图形60形成SJ构造，则变得如图9所示。
图9是第3实施方式涉及的超级结构造的平面示意图。
在图9中，为了使各柱体层的位置和掩模图形的各开口部的对应变得清晰，而在n型柱体层11、p型柱体层12等之外，还示出掩模图形60涉及的开口部61、62等。之外，在图9中，示出元件区域1a中的单位单元63的区域和最外周的最外周单位单元64X、64Y的区域。
在第3实施方式涉及的SJ构造80C中，从与漏层10的主面垂直的方向看，n型柱体层11配置成蜂巢状。p型柱体层12被n型柱体层11包围。SJ构造80C的最外周的周期构造不同于最外周以外的SJ构造80C的周期构造。
而且，SJ构造80C的最外周处的X轴方向的p型柱体层12a的周期，与最外周以外的SJ构造80C中的X轴方向的p型柱体层12的周期相同。SJ构造80C的最外周处的Y轴方向的n型柱体层11a的周期，与最外周以外的SJ构造80C中的Y轴方向的p型柱体层12的周期相同。
n型柱体层11的配置即使为蜂巢状，也通过将X轴方向的最外周单位单元64X和Y轴方向的最外周单位单元64Y配置在SJ构造80C的最外周，而使各最外周单位单元64X、64Y内的杂质量大致相同，而且，掩模图形的开口面积，在元件区域1a和终端区域1b，大致相同。
在第3实施方式中也可以如第2实施方式那样，使柱体层的杂质浓度阶段性地变化，使SJ构造80C的端部的耐压变高。
以上，参照具体例来说明实施方式。但是，实施方式不限于这些具体例。即，在这些具体例中，本领域的技术人员加以适当设计变更而成的，只要具备实施方式的特征，就包含在实施方式的范围内。如上所述的各具体例所具备的各要素及其配置、材料、条件、形状、尺寸等，不限于例示出的，还可以适当变更。
例如，在实施方式中，说明了将第1导电型设为n型、将第2导电型设为p型的情况，但将第1导电型设为p型，将第2导电型设为n型的构造也包含在实施方式中。
而且，虽然使用平面型栅极构造进行了说明，但使用沟槽型栅极构造形成为同样的柱体配置，也可以得到同样的効果。
而且，虽然示出了在终端区域表面形成保护环层的构造，但不限于终端构造，也能使用RESURF、场板电极等其它构造来实施。
而且，虽然使用反复进行离子注入和埋入结晶生长的工艺进行说明，但不限于SJ构造的形成工艺，也能使用使加速电压变化的工艺等其它工艺来实施。
而且，如上所述的各实施方式所具备的各要素，能在技术上可能的情况下进行复合，只要是组合了这些的包含实施方式的特征就包含在实施方式的范围内。另外，实施方式的思想的范畴内，对于本领域的技术人员而言，当然明白从各种变更例及修正例所想到的，这些变更例及修正例也属于实施方式的范围。

Claims (6)

1.一种半导体元件，其特征在于，具备：
终端区域(1b)，具有第1导电型的半导体层(15)，
第1导电型的第1半导体层(10)，
第1导电型的第2半导体层(11)和第2导电型的第3半导体层(12)，位于上述第1半导体层之上，在第1方向即Y方向、以及与上述第1方向正交的第2方向即X方向上周期性地设置有多个，
第2导电型的第4半导体层(13)，设置在上述第3半导体层之上，
第1导电型的第5半导体层(14)，选择性地设置在上述第4半导体层，
第1导电型的第6半导体层(11a)，与上述半导体层(15)相邻，并使其周期长于上述第3半导体层(12)的周期地、在上述第2方向即X方向上周期性地设置有多个，
控制电极(21)，隔着绝缘膜(20)与上述第4半导体层连接，
第1主电极(30)，与上述第1半导体层电连接，及
元件区域(1a)，具有与上述第4半导体层和上述第5半导体层连接的第2主电极(31)，被上述终端区域包围。
2.如权利要求1记载的半导体元件，其中，
上述第6半导体层在上述第2方向上的周期是上述第3半导体层在上述第2方向上的周期的2倍。
3.如权利要求1或2记载的半导体元件，其中，
上述元件区域(1a)还具有第2导电型的第7半导体层(12a)，该第2导电型的第7半导体层(12a)与上述半导体层(15)相邻，并使其周期长于上述第2半导体层(11)的周期地、在上述第1方向即Y方向上周期性地设置有多个。
4.如权利要求3记载的半导体元件，其中，
上述第7半导体层在上述第1方向上的周期是上述第2半导体层在上述第1方向上的周期的2倍。
5.如权利要求1或2记载的半导体元件，其中，
上述第6半导体层的杂质浓度低于上述第2半导体层的杂质浓度。
6.如权利要求3记载的半导体元件，其中，
上述第7半导体层的杂质浓度低于上述第3半导体层的杂质浓度。
CN201210061291.6A 2011-03-23 2012-03-09 半导体元件 Expired - Fee Related CN102694029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP064668/2011 2011-03-23
JP2011064668A JP5641995B2 (ja) 2011-03-23 2011-03-23 半導体素子

Publications (2)

Publication Number Publication Date
CN102694029A CN102694029A (zh) 2012-09-26
CN102694029B true CN102694029B (zh) 2016-02-03

Family

ID=46859381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210061291.6A Expired - Fee Related CN102694029B (zh) 2011-03-23 2012-03-09 半导体元件

Country Status (3)

Country Link
US (1) US8482028B2 (zh)
JP (1) JP5641995B2 (zh)
CN (1) CN102694029B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6375176B2 (ja) * 2014-08-13 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4882212B2 (ja) * 2003-08-20 2012-02-22 株式会社デンソー 縦型半導体装置
JP4289123B2 (ja) * 2003-10-29 2009-07-01 富士電機デバイステクノロジー株式会社 半導体装置
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4620075B2 (ja) * 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5718627B2 (ja) * 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2012204378A (ja) 2012-10-22
US20120241847A1 (en) 2012-09-27
US8482028B2 (en) 2013-07-09
JP5641995B2 (ja) 2014-12-17
CN102694029A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN102694029B (zh) 半导体元件
US8421152B2 (en) Semiconductor device and manufacturing method for the same
JP4620075B2 (ja) 電力用半導体素子
JP5741567B2 (ja) 半導体装置
JP3799888B2 (ja) 超接合半導体素子およびその製造方法
KR101795828B1 (ko) 초접합 반도체 소자 및 제조 방법
CN103996705B (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
CN103151384A (zh) 一种半导体装置及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN102867842B (zh) 超级结器件及制造方法
CN101645458A (zh) 半导体器件和制造半导体器件的方法
CN103268886B (zh) 一种横向高压功率器件的结终端结构
JP2008130775A (ja) 半導体装置
US7329921B2 (en) Lateral semiconductor transistor
JP2007116190A (ja) 半導体素子およびその製造方法
CN106165101B (zh) 半导体装置
CN103811546B (zh) 带面结型场效应管的ldmos复合管
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
CN104051540A (zh) 超级结器件及其制造方法
CN103531611A (zh) 包括存储区和边缘区的超结半导体器件
CN105103294A (zh) 用于改进垂直场效应器件的封装的器件体系结构和方法
CN101964343B (zh) 半导体装置
CN104518007B (zh) 半导体装置
US20180337230A1 (en) Power Semiconductor Devices, Methods, and Structures with Embedded Dielectric Layers Containing Permanent Charges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20170309

CF01 Termination of patent right due to non-payment of annual fee