CN102148240A - 一种具有分裂阳极结构的soi-ligbt器件 - Google Patents
一种具有分裂阳极结构的soi-ligbt器件 Download PDFInfo
- Publication number
- CN102148240A CN102148240A CN 201110057702 CN201110057702A CN102148240A CN 102148240 A CN102148240 A CN 102148240A CN 201110057702 CN201110057702 CN 201110057702 CN 201110057702 A CN201110057702 A CN 201110057702A CN 102148240 A CN102148240 A CN 102148240A
- Authority
- CN
- China
- Prior art keywords
- anode
- region
- soi
- type
- ligbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种具有分裂阳极结构的SOI-LIGBT器件,属于半导体功率器件技术领域。包括衬底层、埋氧层、N-基区、位于N-基区两侧的阴极区和阳极区以及位于阴极区之上的栅极区。所述阳极区被隔离槽分裂为第一阳极区和第二阳极区,但第一阳极区和第二阳极区仍保持电连接。第一阳极区保证器件工作时大的空穴注入效率;第二阳极区在器件开启时起到消除负微分电阻区域的作用和在器件关断瞬态提供一条电子抽出通道。本发明一方面消除了阳极短路结构中在正向特性中引入的负微分电阻区域;另一方面在提高关断速度的同时不增加导通电阻,具有优越的导通损耗与关断损耗之间的折中关系;且器件的制造工艺与常规功率集成电路工艺兼容,不会增加额外的步骤与成本。
Description
技术领域
本发明属于半导体功率器件技术领域,涉及电导调制型高压功率器件,尤其涉及一种SOI-LIGBT器件(SOI:Silicon On Insulator,绝缘层上硅;LIGBT:Lateral Insulated Gate BipolarTransistor,绝缘栅双极性晶体管)。
背景技术
SOI-LIGBT器件是SOI高压集成电路的一个关键组成部分,它具有电流能力大,易于集成的优点,但是其开关速度远比横向双扩散金属-氧化物-半导体效应晶体管(LDMOS,LateralDouble-diffused MOSFET)的关断速度慢,导致其开关损耗较大,这影响了SOI横向绝缘栅双极性晶体管在功率集成电路中的应用。
常规SOI-LIGBT器件的结构如图1所示,包括:依次层叠的衬底层6、埋氧层5和N-基区9;位于N-基区9上部由P型体区4、P+阴极2、N+阴极3、金属化阴极1组成的阴极区;位于N-基区9上部由N型阳极缓冲区10、P+阳极14和金属化阳极13组成的阳极区,阴极区和阳极区分别位于N-基区9的两侧;位于阴极区上由栅氧化层8和栅极7组成的栅极区。常规SOI-LIGBT器件存在关断速度较慢的问题,导致SOI-LIGBT关断速度慢的根本原因在于N-基区9内非平衡载流子的存贮效应。在正向导通的时候,P+阳极14向N型阳极缓冲区10和N-基区9大注入空穴,从而N-基区9中参与导电的为非平衡空穴和非平衡电子,这些非平衡载流子在输运时满足双极输运理论,故而可以大大降低器件导通时的正向压降。但是,在器件关断的瞬间,N-基区9内存储的大量非平衡载流子却使得器件的关断速度变慢。
提高常规SOI-LIGBT器件关断速度的方法有三种:一是降低N-基区9内非平衡载流子的寿命,增加复合速度,以提高关断速度。事实上降低基区非平衡载流子寿命的同时,基区的非平衡载流子总数也会减小,这将导致导通电阻增大,所以这种方法存在折衷的问题;二是控制阳极区的P+/N结空穴注入水平,以达到导通电阻和关断时间的折衷;三是在阳极区提供非平衡电子抽出的通道,在关断时迅速减少N-基区9内非平衡载流子的总数,以提高器件的关断速度。但是,目前非平衡电子抽出的通道的结构都会影响阳极注入效率,即影响导通时基区非平衡载流子总数,从而影响导通电阻。所以一般的观点认为,SOI-LIGBT器件的导通电阻和关断时间之间存在一个折衷关系。
现有技术中的一种分段阳极短路结构的SOI-LIGBT器件如图2所示,该方案是在图1所示的常规SOI-LIGBT器件结构中将P+阳极14的一部分用N+阳极15替代。N+阳极15在关断时提供了一个非平衡载流子的抽出通道,但是N+阳极15的存在也大大降低阳极注入效率,会导致器件导通电阻增大;这种结构存在更为重大的问题是正向导通特性中容易出现负微分电阻区域(NDR),影响功率集成电路工作的稳定性。
现有技术中的另一种辅助阳极开关结构的SOI-LIGBT器件如图3所示,该方案是在图1所示的常规SOI-LIGBT器件结构基础上,将阳极区设计为与阴极区对称的结构,即在阳极区上增加了阳极辅助栅结构。这种器件在导通时阳极辅助栅下的沟道不导通,以保证有大的注入效率;在关断时,通过给阳极辅助栅加偏置电压使得下面的沟道导通,以提供非平衡载流子的抽出回路。这种结构的SOI-LIGBT有较好的速度和导通电阻的折衷特性,但是因为需要外电路专门对阳极辅助栅加偏置电压,且该偏置电压为浮动电压,因此会大大增加器件及器件应用的集成电路的成本。
现有技术中的上述SOI-LIGBT,要么关断时间慢,要么导通电阻大,均存在导通电阻和关断时间的折衷处理问题,未能从根本上解决SOI-LIGBT关断时间慢或导通电阻大的缺点。
发明内容
本发明的目的在于提供一种具有分裂阳极结构的SOI-LIGBT器件,所述SOI-LIGBT器件正向导通时能够保证大的空穴注入效率并有效消除负微分电阻区域;关断时具有电子抽出通道,从而提高了器件关断速度。本发明一方面避免了阳极短路结构引起的注入效率的下降、导通电阻增大的问题,并且有效消除了阳极短路结构中在正向特性中引入的负微分电阻区域,另一方面避免了辅助阳极开关结构需外加阳极辅助栅所带来的成本增加问题,从而具有优越的导通损耗与关断损耗之间的折衷关系。
本发明技术方案如下:
一种具有分裂阳极结构的SOI-LIGBT器件,如图4所示,包括N型或P型衬底6、位于N型或P型衬底6表面的埋氧层5和位于埋氧层5表面的器件层,所述器件层包括中间的N-基区9、位于N-基区9一侧的阴极区、位于N-基区9另一侧的阳极区和位于阴极区上的栅极区。所述阴极区由金属化阴极1、P型体区4、P+阴极2和N+阴极3构成,其中P型体区4位于埋氧层5表面并与N-基区9接触,P+阴极2和N+阴极3在横向方向上并排位于P型体区4之中并与金属化阴极1相连。所述栅极区由栅电极7和栅氧化层8构成,其中栅氧化层8位于阴极区表面,栅电极7通过栅氧化层8与阴极区间隔。所述阳极区包括N型阳极缓冲区10、P+阳极14、N+阳极15和金属化阳极13,其中N型阳极缓冲区10位于埋氧层5表面并与N-基区9接触,P+阳极14和N+阳极15位于N型阳极缓冲区10之中并与金属化阳极13相连,P+阳极14的面积远大于N+阳极15的面积;所述阳极区还包括一个隔离槽17,所述隔离槽17上至与金属化阳极13、下至埋氧层5表面,将P+阳极14和N+阳极15在横向方向上完全隔离,同时将N型阳极缓冲区10在横向方向上部分隔离,同时将P+阳极14在横向方向上部分隔离。
上述方案中,所述隔离槽17内填充绝缘材料(包括空气或多晶硅)。
本发明提供的SOI-LIGBT器件,其阳极区包括两个面积不等的P+阳极14和N+阳极15,其中P+阳极14的面积远大于N+阳极15的面积;而隔离槽17的引入,相当于将阳极区分裂为两个阳极区:其中一个阳极区由N阳极缓冲区10、P+阳极14和金属化阳极13构成,该阳极区在器件正向导通时保证大的空穴注入效率;另一个阳极区由N阳极缓冲区10、彼此间隔的P+阳极14和N+阳极15、以及金属化阳极13构成,该阳极区在在器件开启时起到消除负微分电阻区域的作用并在器件关断瞬态提供一条电子抽出通道。因此,本发明提供的SOI-LIGBT器件,一方面避免了阳极短路结构引起的注入效率的下降所导致的导通电阻的增大,并且有效消除了阳极短路结构中在正向特性中引入的负微分电阻区域;另一方面避免了辅助阳极开关结构需外加阳极辅助栅所带来的成本增加问题,并且在提高关断速度的同时不增加导通电阻,具有优越的导通损耗与关断损耗之间的折衷关系。此外,本发明提供的SOI-LIGBT器件,在制备上与基于介质隔离工艺的高压CMOS-DMOS工艺全兼容,无需不增加工艺难度及成本,具备很强的可实施性。
附图说明
图1是常规的SOI-LIGBT器件的结构示意图。
图2是现有技术中分段阳极短路结构的SOI-LIGBT器件的结构示意图。
图3是现有技术中辅助阳极开关的SOI-LIGBT器件的结构示意图。
图4是本发明提供的具有分裂阳极结构的SOI-LIGBT器件的结构示意图。
图1至图4中:1是金属化阴极、2是P+阴极、3是N+阴极、4是P型体区、5是埋氧层、6是N型或者P型衬底、7是栅电极、8是栅氧化层、9是N-基区、10是N型阳极缓冲层、11是阳极辅助栅电极、12是阳极辅助栅氧化层、13是金属化阳极、14是P+阳极、15是N+阳极、16是P型阳极16、17是隔离槽。
具体实施方式
下面结合附图对本发明作进一步说明。
如图4所示,一种具有分裂阳极结构的SOI-LIGBT器件,包括N型或P型衬底6、位于N型或P型衬底6表面的埋氧层5和位于埋氧层5表面的器件层,所述器件层包括中间的N-基区9、位于N-基区9一侧的阴极区、位于N-基区9另一侧的阳极区和位于阴极区上的栅极区。所述阴极区由金属化阴极1、P型体区4、P+阴极2和N+阴极3构成,其中P型体区4位于埋氧层5表面并与N-基区9接触,P+阴极2和N+阴极3在横向方向上并排位于P型体区4之中并与金属化阴极1相连。所述栅极区由栅电极7和栅氧化层8构成,其中栅氧化层8位于阴极区表面,栅电极7通过栅氧化层8与阴极区间隔。所述阳极区包括N型阳极缓冲区10、P+阳极14、N+阳极15和金属化阳极13,其中N型阳极缓冲区10位于埋氧层5表面并与N-基区9接触,P+阳极14和N+阳极15位于N型阳极缓冲区10之中并与金属化阳极13相连,P+阳极14的面积远大于N+阳极15的面积;所述阳极区还包括一个隔离槽17,所述隔离槽17上至与金属化阳极13、下至埋氧层5表面,将P+阳极14和N+阳极15在横向方向上完全隔离,同时将N型阳极缓冲区10在横向方向上部分隔离,同时将P+阳极14在横向方向上部分隔离。
上述方案中,所述隔离槽17内填充绝缘材料(包括空气或多晶硅)。
本发明中,隔离槽17在一个器件结构单元中必须部分隔离部分连通两个阳极区的N型阳极缓冲区10;隔离槽17在一个器件结构单元中必须部分隔离部分连通两个阳极区的P+阳极14;隔离槽17在一个器件结构单元中必须完全隔离P+阳极14与N+阳极15。部分隔离槽17的作用是使阳极区分裂为两个阳极区,但同时两个阳极区必须保持电连接。如果隔离槽17在一个器件结构单元中使两个阳极区所有结构完全隔离,则其中必然会有一个阳极区将与器件其它结构完全电隔离而不能参与器件工作,此时,本发明完全等价于常规的SOI-LIGBT结构,器件速度不能得到改善。
本发明中,隔离槽17的深度必须延伸到埋氧层5并与之连接(即必须将P+阳极14和N+阳极15完全隔离),如果没有隔离槽17,P+阳极14和N+阳极15并列链接,此时本发明完全等价于阳极短路的SOI-LIGBT,即虽然能改善器件速度,但导通电阻增加显著,并且在正向导通特性中极易引入负微分电阻区域,影响功率集成电路工作的稳定性。
本发明中,阳极区被隔离槽17分裂两个阳极区。其中一个阳极区(定义为第二阳极区)由N型阳极缓冲区10、P+阳极14和金属化阳极13构成。但是,本领域的普通技术人员应该明白,现有技术中的其它阳极区的结构也可以显而易见的与本发明中的该阳极区阳极区的结构组合形成新的SOI-LIGBT的阳极区的结构,故对于其它阳极区的结构与本发明的第二阳极区的结构组合形成新的SOI-LIGBT的阳极区的结构不再详述。
本发明中,阳极区被隔离槽17分裂两个阳极区。其中另外一个阳极区(定义为第一阳极区)由N型阳极缓冲区10、P+阳极14、N+阳极15和金属化阳极13构成。但是,本领域的普通技术人员应该明白,现有技术中的其它阳极短路的结构也可以显而易见的与发明的第一阳极区的结构组合形成新的SOI-LIGBT的阳极区的结构,故对于其它阳极短路的结构与本发明的第一阳极区的结构组合形成新的SOI-LIGBT的阳极区的结构不再详述。
本领域的普通技术人员应该明白,现有技术中的其它阴极区的结构也可以显而易见的与本发明所述阳极结构组合形成新的SOI-LIGBT器件,对于其它阴极区的结构故不再详述。
本领域的普通技术人员应该明白,现有技术中的其它栅极区的结构也可以显而易见的与本发明的阳极结构组合形成新的SOI-LIGBT器件,对于其它栅极区的结构故不再详述。
在本发明提供的SOI-LIGBT器件导通过程中,首先器件工作在单极载流子导通模式。阴极区的N+阴极3、栅极区下面形成的沟道、N-基区9、N型阳极缓冲区10和N+阳极15形成电子电流通道。对于给定的阳极工作电压,所有的电子电流流入第二阳极区的N阳极缓冲区10,在第二阳极区的P+阳极14和第一阳极区的P+阳极14产生大的电势降落。此电势降落比普通阳极短路的SOI-LIGBT器件相同工作条件下的电势降落要大的多,在较低的阳极工作电压下,P+阳极14与N型阳极缓冲区10所形成的PN结能够开启,P+阳极14大注入空穴到N型阳极缓冲区10和N-基区9。因此,本发明的导通过程可以有效地消除负微分电阻区域。并且,第一阳极区P+阳极14的结构保证了器件的大注入效率,器件仍能保持和现有技术中常规的SOI-LIGBT相同的注入效率,即保证有较小的导通电阻。
在本发明提供的SOI-LIGBT器件关断过程中,N型阳极缓冲区10和第二阳极区的N+阳极15形成对N-基区9中的非平衡电子的抽出通道。阴极区的P+阴极2和P型体区4形成对N-基区9中的非平衡空穴的抽出通道。关断过程中,非平衡电子和非平衡空穴都存在快速抽出的通道,因此SOI-LIGBT的关断速度得以加快。
本发明提供的的SOI-LIGBT器件的关断速度与常规阳极短路结构的SOI-LIGBT相当。但是本发明的正向导通却和常规的SOI-LIGBT相当,比阳极短路结构的SOI-LIGBT有更低的导通电阻。因此本实施例的SOI-LIGBT具有更好的通态功耗和关断态功耗的折衷关系。
本发明提供的的SOI-LIGBT器件可以采用与现有技术中的常规结构相同的工艺流程制造,二者的差异仅体现在版图局部图形的不同。在工艺实现中,隔离槽17是与SOI功率集成电路介质隔离工艺步骤一同完成。N+阳极15和P+阳极14采用NSD(N型源漏区,N type Source &Drain)和PSD(P型源漏区,N type Source & Drain)注入形成,因此本发明与高压CMOS-DMOS工艺全兼容,不增加工艺难度及成本,具备很强的可实施性。在流片过程中,版图的局部图形一般与成本无关,因此使用实施例的器件与常规器件的制造成本相同而性能优于常规器件。
Claims (2)
1.一种具有分裂阳极结构的SOI-LIGBT器件,包括N型或P型衬底(6)、位于N型或P型衬底(6)表面的埋氧层(5)和位于埋氧层(5)表面的器件层,所述器件层包括中间的N-基区(9)、位于N-基区(9)一侧的阴极区、位于N-基区(9)另一侧的阳极区和位于阴极区上的栅极区;所述阴极区由金属化阴极(1)、P型体区(4)、P+阴极(2)和N+阴极(3)构成,其中P型体区(4)位于埋氧层(5)表面并与N-基区(9)接触,P+阴极(2)和N+阴极(3)在横向方向上并排位于P型体区(4)之中并与金属化阴极(1)相连;所述栅极区由栅电极(7)和栅氧化层(8)构成,其中栅氧化层(8)位于阴极区表面,栅电极(7)通过栅氧化层(8)与阴极区间隔;
其特征在于:所述阳极区包括N型阳极缓冲区(10)、P+阳极(14)、N+阳极(15)和金属化阳极(13),其中N型阳极缓冲区(10)位于埋氧层(5)表面并与N-基区(9)接触,P+阳极(14)和N+阳极(15)位于N型阳极缓冲区(10)之中并与金属化阳极(13)相连,P+阳极(14)的面积远大于N+阳极(15)的面积;所述阳极区还包括一个隔离槽(17),所述隔离槽(17)上至与金属化阳极(13)、下至埋氧层(5)表面,将P+阳极(14)和N+阳极(15)在横向方向上完全隔离,同时将N型阳极缓冲区(10)在横向方向上部分隔离,同时将P+阳极(14)在横向方向上部分隔离。
2.根据权利要求1所述的具有分裂阳极结构的SOI-LIGBT器件,其特征在于,所述部分隔离槽(17)内填充绝缘材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110057702A CN102148240B (zh) | 2011-03-10 | 2011-03-10 | 一种具有分裂阳极结构的soi-ligbt器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110057702A CN102148240B (zh) | 2011-03-10 | 2011-03-10 | 一种具有分裂阳极结构的soi-ligbt器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102148240A true CN102148240A (zh) | 2011-08-10 |
CN102148240B CN102148240B (zh) | 2012-08-29 |
Family
ID=44422382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110057702A Expired - Fee Related CN102148240B (zh) | 2011-03-10 | 2011-03-10 | 一种具有分裂阳极结构的soi-ligbt器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102148240B (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105336738A (zh) * | 2015-12-15 | 2016-02-17 | 电子科技大学 | 一种sa-ligbt |
WO2016095585A1 (zh) * | 2014-12-19 | 2016-06-23 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管及其制造方法 |
CN105870181A (zh) * | 2016-06-13 | 2016-08-17 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
CN105932055A (zh) * | 2016-06-13 | 2016-09-07 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
CN106024873A (zh) * | 2016-05-20 | 2016-10-12 | 电子科技大学 | 一种横向igbt |
CN106847883A (zh) * | 2017-02-27 | 2017-06-13 | 电子科技大学 | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 |
CN106876454A (zh) * | 2017-02-27 | 2017-06-20 | 电子科技大学 | 低阻且可抑制负阻效应的soi‑ligbt器件及其制造方法 |
CN106920840A (zh) * | 2015-12-28 | 2017-07-04 | 电子科技大学 | 消除横向绝缘栅双极型晶体管拖尾电流的方法 |
CN106992208A (zh) * | 2016-01-21 | 2017-07-28 | 重庆中科渝芯电子有限公司 | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 |
WO2017219968A1 (zh) * | 2016-06-21 | 2017-12-28 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管及其制造方法 |
CN107808899A (zh) * | 2017-10-27 | 2018-03-16 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
CN108122963A (zh) * | 2017-12-22 | 2018-06-05 | 重庆大学 | 一种电势控制快速横向绝缘栅双极型晶体管 |
CN108198858A (zh) * | 2017-12-29 | 2018-06-22 | 重庆大学 | 一种异质结电势控制绝缘栅双极型晶体管 |
CN114784102A (zh) * | 2022-05-05 | 2022-07-22 | 电子科技大学 | 一种具有混合导电模式的ligbt |
US20220293775A1 (en) * | 2019-08-13 | 2022-09-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2024007990A1 (zh) * | 2022-07-07 | 2024-01-11 | 电子科技大学 | 一种阳极短路横向绝缘栅双极型晶体管及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080012043A1 (en) * | 2006-07-14 | 2008-01-17 | Cambridge Semiconductor Limited | Semiconductor device and method of operating a semiconductor device |
CN101771073A (zh) * | 2010-01-15 | 2010-07-07 | 电子科技大学 | 一种高速横向soi绝缘栅双极性晶体管 |
CN101872771A (zh) * | 2010-06-08 | 2010-10-27 | 杭州电子科技大学 | 逆导型soi ligbt器件单元 |
-
2011
- 2011-03-10 CN CN201110057702A patent/CN102148240B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080012043A1 (en) * | 2006-07-14 | 2008-01-17 | Cambridge Semiconductor Limited | Semiconductor device and method of operating a semiconductor device |
CN101771073A (zh) * | 2010-01-15 | 2010-07-07 | 电子科技大学 | 一种高速横向soi绝缘栅双极性晶体管 |
CN101872771A (zh) * | 2010-06-08 | 2010-10-27 | 杭州电子科技大学 | 逆导型soi ligbt器件单元 |
Non-Patent Citations (3)
Title |
---|
《Journal of Semiconductors》 20091130 Chen Wensuo(陈文锁) et al 《Novel lateral IGBT with n-region controlled anode on SOI substrate》 第30卷, 第11期 * |
《微电子学》 19991031 杨健,等 《高压高速SOI-LIGBT的研制》 第29卷, 第5期 * |
《电子科技大学学报》 20000430 杨健,等 《高速SOI-LIGBT的数值分析》 第29卷, 第2期 * |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016095585A1 (zh) * | 2014-12-19 | 2016-06-23 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管及其制造方法 |
US10084073B2 (en) | 2014-12-19 | 2018-09-25 | Csmc Technologies Fab1 Co., Ltd. | Lateral insulated-gate bipolar transistor and manufacturing method therefor |
CN105336738A (zh) * | 2015-12-15 | 2016-02-17 | 电子科技大学 | 一种sa-ligbt |
CN105336738B (zh) * | 2015-12-15 | 2018-03-20 | 电子科技大学 | 一种sa‑ligbt |
CN106920840B (zh) * | 2015-12-28 | 2020-10-16 | 电子科技大学 | 消除横向绝缘栅双极型晶体管拖尾电流的方法 |
CN106920840A (zh) * | 2015-12-28 | 2017-07-04 | 电子科技大学 | 消除横向绝缘栅双极型晶体管拖尾电流的方法 |
CN106992208B (zh) * | 2016-01-21 | 2023-05-23 | 重庆中科渝芯电子有限公司 | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 |
CN106992208A (zh) * | 2016-01-21 | 2017-07-28 | 重庆中科渝芯电子有限公司 | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 |
CN106024873A (zh) * | 2016-05-20 | 2016-10-12 | 电子科技大学 | 一种横向igbt |
CN106024873B (zh) * | 2016-05-20 | 2018-10-26 | 电子科技大学 | 一种横向igbt |
CN105932055B (zh) * | 2016-06-13 | 2018-08-31 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
CN105870181B (zh) * | 2016-06-13 | 2019-01-29 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
CN105932055A (zh) * | 2016-06-13 | 2016-09-07 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
CN105870181A (zh) * | 2016-06-13 | 2016-08-17 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
US10770572B2 (en) | 2016-06-21 | 2020-09-08 | Csmc Technologies Fab2 Co., Ltd. | Lateral insulated-gate bipolar transistor and manufacturing method therefor |
CN107527811A (zh) * | 2016-06-21 | 2017-12-29 | 无锡华润上华科技有限公司 | 横向绝缘栅双极型晶体管及其制造方法 |
KR102158345B1 (ko) * | 2016-06-21 | 2020-09-23 | 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. | 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법 |
WO2017219968A1 (zh) * | 2016-06-21 | 2017-12-28 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管及其制造方法 |
KR20190008573A (ko) * | 2016-06-21 | 2019-01-24 | 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. | 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법 |
CN106876454A (zh) * | 2017-02-27 | 2017-06-20 | 电子科技大学 | 低阻且可抑制负阻效应的soi‑ligbt器件及其制造方法 |
CN106847883A (zh) * | 2017-02-27 | 2017-06-13 | 电子科技大学 | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 |
CN107808899B (zh) * | 2017-10-27 | 2020-05-01 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
CN107808899A (zh) * | 2017-10-27 | 2018-03-16 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
CN108122963A (zh) * | 2017-12-22 | 2018-06-05 | 重庆大学 | 一种电势控制快速横向绝缘栅双极型晶体管 |
CN108198858A (zh) * | 2017-12-29 | 2018-06-22 | 重庆大学 | 一种异质结电势控制绝缘栅双极型晶体管 |
CN108198858B (zh) * | 2017-12-29 | 2021-11-09 | 重庆大学 | 一种异质结电势控制绝缘栅双极型晶体管 |
US20220293775A1 (en) * | 2019-08-13 | 2022-09-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11894258B2 (en) * | 2019-08-13 | 2024-02-06 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN114784102A (zh) * | 2022-05-05 | 2022-07-22 | 电子科技大学 | 一种具有混合导电模式的ligbt |
CN114784102B (zh) * | 2022-05-05 | 2023-05-02 | 电子科技大学 | 一种具有混合导电模式的ligbt |
WO2024007990A1 (zh) * | 2022-07-07 | 2024-01-11 | 电子科技大学 | 一种阳极短路横向绝缘栅双极型晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102148240B (zh) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102148240B (zh) | 一种具有分裂阳极结构的soi-ligbt器件 | |
CN101771073B (zh) | 一种高速横向soi绝缘栅双极性晶体管 | |
CN107768429B (zh) | 一种具有混合导电模式的超结igbt器件 | |
CN108389900B (zh) | 一种槽栅短路阳极soi ligbt | |
CN108321195B (zh) | 一种具有阳极夹断槽的短路阳极soi ligbt | |
CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
CN106505101A (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
CN101431097B (zh) | 一种薄层soi ligbt器件 | |
CN102623492A (zh) | 一种mos场控晶闸管 | |
CN108321194A (zh) | 一种具有快速关断特性的soi ligbt | |
CN101431096A (zh) | 一种soi ligbt器件 | |
CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
CN110473917B (zh) | 一种横向igbt及其制作方法 | |
CN102446966A (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
CN102064192B (zh) | 一种soi横向绝缘栅双极型晶体管器件 | |
CN103915489B (zh) | 绝缘栅双极型晶体管 | |
CN106941115B (zh) | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 | |
CN106992208A (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
CN107785414A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
CN103887332A (zh) | 一种新型功率半导体器件 | |
CN103928507A (zh) | 一种逆导型双栅绝缘栅双极型晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120829 Termination date: 20150310 |
|
EXPY | Termination of patent right or utility model |