CN100583429C - Pmos管嵌入式双向可控硅静电防护器件 - Google Patents

Pmos管嵌入式双向可控硅静电防护器件 Download PDF

Info

Publication number
CN100583429C
CN100583429C CN 200810061728 CN200810061728A CN100583429C CN 100583429 C CN100583429 C CN 100583429C CN 200810061728 CN200810061728 CN 200810061728 CN 200810061728 A CN200810061728 A CN 200810061728A CN 100583429 C CN100583429 C CN 100583429C
Authority
CN
China
Prior art keywords
trap
active area
diffusion active
diffusion
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810061728
Other languages
English (en)
Other versions
CN101281899A (zh
Inventor
朱科翰
董树荣
韩雁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN 200810061728 priority Critical patent/CN100583429C/zh
Publication of CN101281899A publication Critical patent/CN101281899A/zh
Application granted granted Critical
Publication of CN100583429C publication Critical patent/CN100583429C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/87Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种PMOS管嵌入式双向可控硅静电防护器件,包括P型衬底,P型衬底上设有第一N阱、第二N阱以及第一N阱和第二N阱之间的P阱,N阱上设有N+扩散有源区和P+扩散有源区,P阱上设有P+扩散有源区,该P+扩散有源区两端跨设于第一N阱和第二N阱上,P+扩散有源区之间的N阱表面覆有多晶硅层,多晶硅层与N阱之间通过SiO2氧化层隔离,各扩散有源区通过浅槽沟隔离。本发明双向可控硅静电防护器件应用于集成电路时,其上P+扩散有源区之间的N阱表面的多晶硅层、N阱上的P+扩散有源区和N+扩散有源区相当于一个嵌入的PMOS管,可大大降低该器件的触发电压。

Description

PMOS管嵌入式双向可控硅静电防护器件
技术领域
本发明涉及集成电路技术领域,尤其涉及一种PMOS管嵌入式双向可控硅静电防护器件。
背景技术
静电放电(ESD,Electron Static Discharge)是当一个集成电路的管脚浮接时,大量静电荷从外向内灌入集成电路的瞬时过程,整个过程大约耗时100ns。此外,在集成电路的静电放电时会产生数百甚至数千伏特的高压,将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步,MOS管的特征尺寸越来越小,栅氧化层的厚度也越来越薄,在这种趋势下,使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层是十分重要的。
ESD现象的模型主要有四种:人体放电模型(HBM)、机械放电模型(MM)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产品来说,一般要经过人体放电模型,机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压,集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
目前已有多种静电防护器件被提出,比如二极管,栅极接地的PMOS管,其中公认效果比较好的防护器件是可控硅(SCR,Silicon ControlledRectifier)。
在现实中,静电电流从集成电路的哪个管脚打进是随机的,所以对集成电路进行ESD测试时,每两个管脚都要经过正负静电放电打击测试。但是,上述传统的ESD防护器件都只能在一个方向上提供泄放通路,而在另一个方向则依靠其寄生二极管来泄放ESD电流。
如图1所示,现有的一种基于NPNPN结构的双向可控硅ESD防护器件,P型衬底上为N阱区,在N阱区中进行P基区注入,P基区上设有P+扩散有源区和N+扩散有源区,所有扩散有源区之间是用场氧(FOX)进行隔离(A.Z.Wang and C.H.Tsay,″A low-triggering circuitry fordual-direction ESD protection,″Proceedings of the IEEE in Custom IntegratedCircuits,1999.pp.139-142.)。防护器件两端的P基区上的N+扩散有源区和P+扩散有源区分别接电学阳极(Anode)和电学阴极(Cathode)。
该双向可控硅ESD防护器件虽然能在两个方向上提供泄放通路,但触发电压一般较高,这大大限制了其应用范围。
发明内容
本发明提供了一种触发电压低的PMOS管嵌入式双向可控硅静电防护器件。
一种PMOS管嵌入式双向可控硅静电防护器件,包括P型衬底,P型衬底上设有第一N阱、第二N阱以及第一N阱和第二N阱之间的P阱,由外向内,第一N阱上依次设有第一N+扩散有源区、第一P+扩散有源区,第二N阱上依次设有第二N+扩散有源区、第二P+扩散有源区,P阱上设有第三P+扩散有源区,第三P+扩散有源区两端分别跨设于第一N阱和第二N阱上,第一P+扩散有源区与第三P+扩散有源区之间的第一N阱表面以及第二P+扩散有源区与第三P+扩散有源区之间的第二N阱表面覆有多晶硅层,多晶硅层与第一N阱和第二N阱之间通过SiO2氧化层隔离,除第三P+扩散有源区与第一P+扩散有源区和第二P+扩散有源区外,各扩散有源区通过浅槽沟(STI)隔离。
P阱上设有浅槽沟,浅槽沟将第三P+扩散有源区隔断。
上述双向可控硅静电防护器件应用于集成电路中时,其具体线路连接方式如下:
第一N阱上的第一N+扩散有源区、第一P+扩散有源区和多晶硅层通过导线连接电学阳极,第二N阱上的第二N+扩散有源区、第二P+扩散有源区和多晶硅层通过导线连接电学阴极。
本发明双向可控硅静电防护器件应用于集成电路时,其上P+扩散有源区之间的N阱表面的多晶硅层、N阱上的P+扩散有源区和N+扩散有源区相当于一个嵌入的PMOS管,可大大降低该器件的触发电压。
本发明双向可控硅静电防护器相当于一个由PMOS辅助触发的SCR,具有二次触发的特性,且由于比普通的SCR多了一条电流泄放通道,因而可以泄放更大的热击穿电流。第一次触发电压由栅极接高电位的PMOS管决定,第二次触发电压由SCR决定。由于PMOS管的触发电压低,导通电阻较大,在第一次触发后很快就可以达到第二次触发的电压,因此起主体作用的SCR很快就能导通,从而保证了ESD电流的迅速泄放。
通过调整扩散有源区的宽度和多晶硅的尺寸(二者同时变化),可以调整第一次触发电压。
附图说明
图1为现有双向可控硅静电防护器件的剖面图;
图2为图1所示器件带外加辅助触发电路的等效电路原理图;
图3为本发明双向可控硅静电防护器件的剖面图;
图4为本发明另一种双向可控硅静电防护器件的剖面图;
图5为本发明另一种双向可控硅静电防护器件的俯视图。
具体实施方式
如图3所示,一种PMOS管嵌入式双向可控硅静电防护器件,包括P型衬底3,P型衬底3上设有第一N阱1、第二N阱2以及第一N阱1和第二N阱2之间的P阱6。
由外向内,第一N阱1上依次设有第一N+扩散有源区11、第一P+扩散有源区12,第二N阱2上依次设有第二N+扩散有源区21、第二P+扩散有源区22,P阱6上设有第三P+扩散有源区7,第三P+扩散有源区7跨设于第一N阱1和第二N阱2上,即第一N阱1和第二N阱2与P阱6的边界线位于第三P+扩散有源区7下方。
如图4和图5所示,P阱6上还可以设有浅槽沟4,将第三P+扩散有源区7隔断,一分为二。
第一P+扩散有源区12与第三P+扩散有源区7之间的第一N阱1表面覆有多晶硅层5a,多晶硅层5a与第一N阱通过SiO2氧化层隔离,第二P+扩散有源区22与第三P+扩散有源区7之间的第二N阱2表面覆有多晶硅层5b,多晶硅层5b与第二N阱2之间通过SiO2氧化层隔离。
除第三P+扩散有源区7与第一P+扩散有源区12和第二P+扩散有源区22外,各扩散有源区均通过浅槽沟4隔离,即多晶硅层5a下方的第一N阱1以及多晶硅层5b下方的第二N阱2上未设浅沟槽4。
上述双向可控硅静电防护器件应用于集成电路中时,其具体线路连接方式如下:
第一N阱1上的第一N+扩散有源区11、第一P+扩散有源区12和多晶硅层5a通过导线连接电学阳极,第二N阱2上的第二N+扩散有源区21、第二P+扩散有源区22和多晶硅层5b通过导线连接电学阴极。

Claims (2)

1.一种PMOS管嵌入式双向可控硅静电防护器件,包括P型衬底(3),其特征在于:P型衬底(3)上设有第一N阱(1)、第二N阱(2)以及第一N阱(1)和第二N阱(2)之间的P阱(6),由外向内,第一N阱(1)上依次设有第一N+扩散有源区(11)、第一P+扩散有源区(12),第二N阱(2)上依次设有第二N+扩散有源区(21)、第二P+扩散有源区(22),P阱(6)上设有第三P+扩散有源区(7),第三P+扩散有源区(7)两端分别跨设于第一N阱(1)和第二N阱(2)上,第一P+扩散有源区(12)与第三P+扩散有源区(7)之间的第一N阱(1)表面以及第二P+扩散有源区(22)与第三P+扩散有源区(7)之间的第二N阱(2)表面覆有多晶硅层(5a,5b),多晶硅层(5a,5b)与第一N阱(1)和第二N阱(2)之间通过SiO2氧化层隔离,除第三P+扩散有源区(7)与第一P+扩散有源区(12)和第三P+扩散有源区(7)与第二P+扩散有源区(22)外,各扩散有源区均通过浅槽沟(4)隔离。
2.根据权利要求1所述的PMOS管嵌入式双向可控硅静电防护器件,其特征在于:所述的P阱(6)上设有浅槽沟(4),浅槽沟(4)将第三P+扩散有源区(7)隔断。
CN 200810061728 2008-05-16 2008-05-16 Pmos管嵌入式双向可控硅静电防护器件 Expired - Fee Related CN100583429C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810061728 CN100583429C (zh) 2008-05-16 2008-05-16 Pmos管嵌入式双向可控硅静电防护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810061728 CN100583429C (zh) 2008-05-16 2008-05-16 Pmos管嵌入式双向可控硅静电防护器件

Publications (2)

Publication Number Publication Date
CN101281899A CN101281899A (zh) 2008-10-08
CN100583429C true CN100583429C (zh) 2010-01-20

Family

ID=40014282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810061728 Expired - Fee Related CN100583429C (zh) 2008-05-16 2008-05-16 Pmos管嵌入式双向可控硅静电防护器件

Country Status (1)

Country Link
CN (1) CN100583429C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807374A (zh) * 2018-07-03 2018-11-13 江南大学 一种高压双向瞬态电压抑制器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054838B (zh) * 2009-11-05 2012-07-25 上海宏力半导体制造有限公司 双向晶闸管以及静电保护电路
CN102064173B (zh) * 2009-11-17 2012-09-26 无锡华润矽科微电子有限公司 一种可控硅整流器静电防护器件
CN102034858A (zh) * 2010-10-28 2011-04-27 浙江大学 一种用于射频集成电路静电放电防护的双向可控硅
CN102034857B (zh) * 2010-10-28 2011-12-14 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
CN102569360A (zh) * 2012-03-09 2012-07-11 浙江大学 一种基于二极管辅助触发的双向可控硅器件
CN105810679A (zh) * 2014-12-31 2016-07-27 湘潭大学 一种npnpn型双向可控硅静电防护器件及其版图
CN105374816B (zh) * 2015-12-23 2019-02-15 电子科技大学 一种基于锗硅异质结工艺的双向esd保护器件
CN107403797B (zh) * 2016-05-20 2020-04-07 中芯国际集成电路制造(上海)有限公司 高压esd保护器件、电路及装置
CN106783943A (zh) * 2016-11-30 2017-05-31 辽宁大学 一种用于esd保护的低压触发双向scr器件
CN108807376B (zh) * 2018-07-03 2021-05-14 江南大学 一种低压mos辅助触发scr的双向瞬态电压抑制器
CN109962098A (zh) * 2019-02-25 2019-07-02 中国科学院微电子研究所 双向可控硅静电放电保护结构及soi结构
CN109962099A (zh) * 2019-02-25 2019-07-02 中国科学院微电子研究所 双向可控硅静电放电保护结构及soi结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807374A (zh) * 2018-07-03 2018-11-13 江南大学 一种高压双向瞬态电压抑制器
CN108807374B (zh) * 2018-07-03 2020-07-24 江南大学 一种高压双向瞬态电压抑制器

Also Published As

Publication number Publication date
CN101281899A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
CN100583429C (zh) Pmos管嵌入式双向可控硅静电防护器件
CN101281909B (zh) Nmos管嵌入式双向可控硅静电防护器件
KR100638456B1 (ko) 이에스디 보호회로 및 그 제조방법
US7786504B2 (en) Bidirectional PNPN silicon-controlled rectifier
TWI287289B (en) Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
CN100590875C (zh) 多晶硅级连二极管
CN102956632B (zh) 一种低寄生电容的双向scr静电放电保护结构
CN104752417A (zh) 可控硅静电保护器件及其形成方法
TW201021189A (en) Transistor-type protection device, semiconductor integrated circuit, and manufacturing method of the same
CN102034858A (zh) 一种用于射频集成电路静电放电防护的双向可控硅
CN102769029B (zh) 具有栅极叠层的器件
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN102544115B (zh) 一种低触发电压高镇流电阻的scr esd保护器件
CN100470803C (zh) 一种增大静电电流有效流通面积的esd防护电路
CN101847633B (zh) 一种静电保护器件及其制备方法
WO2017152414A1 (zh) 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件
CN108122904A (zh) 一种esd保护结构
TWI278095B (en) High voltage operating electrostatic discharge protection device
CN102034857B (zh) 一种pmos场效应晶体管辅助触发的双向可控硅
CN103094278B (zh) Pmos嵌入的低压触发用于esd保护的scr器件
KR20100062513A (ko) 정전기 방전 보호소자 및 그 제조방법
CN100530652C (zh) 一种用于静电放电保护的可控硅
CN101236967B (zh) 一种反相器内嵌的可控硅
CN107346786B (zh) Ggnmos晶体管、多指ggnmos器件及电路
CN101017819A (zh) 一种利用多晶硅构建esd泄放通道的防护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20110516