CN106847912A - 高压半导体结构 - Google Patents

高压半导体结构 Download PDF

Info

Publication number
CN106847912A
CN106847912A CN201510876048.3A CN201510876048A CN106847912A CN 106847912 A CN106847912 A CN 106847912A CN 201510876048 A CN201510876048 A CN 201510876048A CN 106847912 A CN106847912 A CN 106847912A
Authority
CN
China
Prior art keywords
doped region
region
voltage semiconductor
area
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510876048.3A
Other languages
English (en)
Other versions
CN106847912B (zh
Inventor
林鑫成
林文新
胡钰豪
秦玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201510876048.3A priority Critical patent/CN106847912B/zh
Publication of CN106847912A publication Critical patent/CN106847912A/zh
Application granted granted Critical
Publication of CN106847912B publication Critical patent/CN106847912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种高压半导体结构,包括一基板、一第一掺杂区、一阱、一第二掺杂区、一第三掺杂区、一第四掺杂区以及一栅极结构。基板具有一第一导电型。第一掺杂区具有第一导电型,并形成在基板中。阱具有一第二导电型,并形成在基板中。第二掺杂区具有第二导电型,并形成在第一掺杂区中。第三掺杂区具有第一导电型,并形成在阱中。第四掺杂区具有第二导电型,并形成在阱中。栅极结构形成在基板之上,并重叠部分第一掺杂区及阱。通过实施本发明,可令绝缘栅双极晶体管元件快速地被导通。

Description

高压半导体结构
技术领域
本发明是有关于一种半导体结构,特别是有关于一种高压半导体结构。
背景技术
高压半导体装置技术适用于高电压与高功率的集成电路领域。传统高压半导体装置,例如垂直式扩散金属氧化物半导体(vertically diffused metal oxide semiconductor,VDMOS)晶体管及水平扩散金属氧化物半导体(LDMOS)晶体管,主要用于18V以上的元件应用领域。高压装置技术的优点在于符合成本效益,且易相容于其它工艺,已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通信、车用电子或工业控制等领域中。
发明内容
本发明提供一种高压半导体结构,包括一基板、一第一掺杂区、一阱、一第二掺杂区、一第三掺杂区、一第四掺杂区以及一栅极结构。基板具有一第一导电型。第一掺杂区具有第一导电型,并形成在基板中。阱具有一第二导电型,并形成在基板中。第二掺杂区具有第二导电型,并形成在第一掺杂区中。第三掺杂区具有第一导电型,并形成在阱中。第四掺杂区具有第二导电型,并形成在阱中。栅极结构形成在基板之上,并重叠部分第一掺杂区及阱。
通过实施本发明,可令绝缘栅双极晶体管元件快速地被导通。
为让本发明的特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为本发明的高压半导体结构的示意图。
图2A~图2D为本发明的高压半导体结构的其它可能示意图。
图3A~图3E为本发明的高压半导体结构的其它可能示意图。
附图标号
100、200A~200C、300A~300E:高压半导体结构;
110:基板;
120:阱;
131~138:掺杂区;
141~143:绝缘层;
150:栅极结构;
151:栅极介电层;
152:栅极电极;
160、171、172:间隙;
ML1~ML7:金属连接线;
AR1~AR6、AR31~AR35、AR41~AR44:区域;
161~163:电源线。
具体实施方式
图1为本发明的高压半导体结构的示意图。如图所示,高压半导体结构100包括一基板110、一阱120、掺杂区131~135、绝缘层141~142以及栅极结构150。基板110具有一第一导电型。在一可能实施例中,基板110可为一半导体基板,例如硅基板。此外,上述半导体基板亦可为元素半导体,包括锗(germanium);化合物半导体,包括碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide);合金半导体,包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。此外,基板110也可以是绝缘层上覆半导体(semiconductor oninsulator)。在一实施例中,此基板110可为未掺杂的基板。然而,在其它实施例中,基板110亦可为轻掺杂的基板,例如轻掺杂的P型或N型基板。
阱120具有一第二导电型,并形成在基板110中。在本实施例中,第一导电型与第二导电型相异。在一可能实施例中,可通过离子注入步骤形成阱120。举例而言,当此第二导电型为N型时,可于预定形成阱120的区域注入磷离子或砷离子以形成阱120。然而,当此第二导电型为P型时,可于预定形成阱120的区域注入硼离子或铟离子以形成阱120。
掺杂区131具有第一导电型,并形成在基板110中。在本实施例中,掺杂区131的杂质浓度高于基板110的杂质浓度。在一可能实施例中,通过植入P型杂质以形成P型掺杂区131。在此例中,掺杂区131作为一P型本体(PBODY)。在另一可能实施例中,通过植入N型杂质以形成N型掺杂区131。在此例中,掺杂区131作为一N型本体(PBODY)。
掺杂区132具有第一导电型,并形成在掺杂区131中。掺杂区133具有第二导电型,亦形成在第一掺杂区131中。在一可能实施例中,通过植入P型杂质以形成P+型掺杂区132,并植入N型杂质以形成N+型掺杂区133。在另一可能实施例中,通过植入N型杂质以形成N+型掺杂区132,并植入P型杂质以形成P+型掺杂区133。P型杂质包括例如硼、镓、铝、铟或其结合的杂质。N型杂质包括例如磷、砷、氮、锑或其结合的杂质。
在其它实施例中,掺杂区132与133是通过一图案化掩膜(未显示)配合执行一植入步骤所形成。另外,杂质浓度可视工艺技术及元件特性而定,在此并不加以限制。在本实施例中,掺杂区131与132均掺杂第一导电型的杂质,其中掺杂区132的杂质浓度高于掺杂区131的杂质浓度。
掺杂区134具有第一导电型,并形成在阱120中。在一可能实施例中,掺杂区134的杂质浓度相似掺杂区132的杂质浓度。在此例中,掺杂区134为一P+型掺杂区或是一N+型掺杂区。掺杂区135具有第二导电型,并形成在阱120中。在一可能实施例中,掺杂区135的杂质浓度高于阱120的杂质浓度。举例而言,掺杂区135为一N+型掺杂区或是一P+型掺杂区。
栅极结构150形成在基板110之上,并重叠部分掺杂区131及阱120。栅极结构150包括一栅极介电层151以及一栅极电极152。在一可能实施例中,可先依序毯覆性沉积一介电材料层(用以形成栅极介电层151)及位于其上的导电材料层(用以形成栅极电极1152)于基板110上,再通过一光刻与刻蚀工艺将介电材料层及导电材料层分别图案化以形成栅极介电层151及栅极电极152。
上述介电材料层的材料(亦即栅极介电层151的材料)可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料或其它任何适合的介电材料或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如,此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它适当材料的其它高介电常数介电材料或上述组合。此介电材料层可通过前述化学气相沉积法(CVD)或旋转涂布法形成。
前述导电材料层的材料(亦即栅极电极152的材料)可为非晶硅、多晶硅、一种或多种金属、金属氮化物、导电金属氧化物或上述的组合。上述金属可包括但不限于钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包括但不限于氮化钼(molybdenum nitride)、氮化钨(tungstennitride)、氮化钛(titanium nitride)以及氮化钽(tantalum nitride)。上述导电金属氧化物可包括但不限于钌金属氧化物(ruthenium oxide)以及铟锡金属氧化物(indium tin oxide)。此导电材料层的材料可通过前述的化学气相沉积法(CVD)、溅射法、电阻加热蒸发法、电子束蒸发法或其它任何适合的沉积方式形成,例如,在一实施例中,可用低压化学气相沉积法(LPCVD)在525℃~650℃之间沉积而制得非晶硅导电材料层或多晶硅导电材料层,其厚度范围可为约至约
绝缘层141形成在基板110之中。在本实例中,绝缘层141重叠部分的基板110及掺杂区131。绝缘层142形成在阱120之中,并位于掺杂区133与134之间。在一可能实施例中,第一导电型为P型,第二导电型为N型。在另一可能实施例中,第一导电型为N型,第二导电型为P型。
在一可能实施例中,掺杂区132与133通过金属连接线ML1~ML2耦接至电源线161,栅极电极152通过金属连接线ML3耦接至电源线162,掺杂区134与135通过金属连接线ML4~ML7耦接至电源线163。当电源线161~163分别被施予电压,并且电源线161的电压大于电源线163的电压时,电流将从掺杂区132、133开始,经掺杂区131、阱120、掺杂区135流入电流线163。由于掺杂区135的位准增加,故可增加掺杂区134与阱120之间的压差。当掺杂区134与阱120之间的压差到达掺杂区134与阱120之间的PN结的导通电压时,便可触发导通掺杂区132、134与栅极电极152所构成的一绝缘栅双极晶体管(Insulated Gate Bipolar Transistor;IGBT)。
图2A~图2D为本发明的高压半导体结构的其它实施例。图2A与图1相似,不同之处在于图2A的高压半导体结构200A多了掺杂区136。掺杂区136具有第二导电型,并形成在绝缘层142与掺杂区134之间。在一可能实例中,通过植入P型杂质以形成P+型掺杂区136,或是植入N型杂质以形成N+型掺杂区136。在本实施例中,掺杂区136并没有电连接至电源线163。通过形成掺杂区136,可改善掺杂区132、134与栅极电极152所构成的IGBT的崩溃电压。
图2B与图2A相似,不同之处在于图2B的高压半导体结构200B具有一间隙160。间隙160形成在掺杂区134与135之间,用以分隔掺杂区134与135。由于掺杂区134与135之间具有间隙160,因此,流经掺杂区134进入电源线163的电流变大,因而增加掺杂区134与阱120之间的压差,使得掺杂区132、134与栅极电极152所构成的IGBT快速地被触发。在本实施例中,掺杂区134与135之间的距离(即间隙160的宽度)影响IGBT的触发电压。在其它实施例中,间隙160亦可设置在图1的高压半导体结构100的掺杂区134与135之间。
图2C与图2B相似,不同之处在于图2C的高压半导体结构200C的阱120被划分成区域AR1与AR2。掺杂区135完全地位于区域AR2之中。掺杂区134完全地位于区域AR1之中。在本实施例中,区域AR1的杂质浓度高于区域AR2的杂质浓度。在一可能实施例中,区域AR1掺杂具有第二导电型的杂质,而区域AR2没有掺杂任何杂质。由于区域AR1与掺杂区135均具有第二导电型的杂质,并且杂质会往区域AR2扩散,因此,区域AR2亦具有第二导电型的杂质。在此例中,区域AR2的杂质浓度低于区域AR1的杂质浓度。
由于区域AR2的杂质浓度低于区域AR1的杂质浓度,因此,区域AR2的等效阻抗高于区域AR1的等效阻抗。由于区域AR2的电压位准高于区域AR1的电压位准,因而增加掺杂区134与阱120之间压差,使得IGBT快速地被导通。
图2D与图2C相似,不同之处在于,图2D的高压半导体结构200D的阱120的区域AR3涵括掺杂区134的一部分,而阱120的区域AR4涵括掺杂区134的另一部分。举例而言,掺杂区134具有区域AR5与AR6。区域AR5位于阱120的区域AR3中。区域AR6位于阱120的区域AR4中。
在本实施例中,区域AR3的杂质浓度高于区域AR4的杂质浓度。因此,区域AR4的等效阻抗高于区域AR3的等效阻抗,故区域AR4的电压位准高于区域AR3的电压位准,因而增加掺杂区134与阱120之间的压差,使得掺杂区132、134与栅极电极152所构成的IGBT元件快速地被导通。
图3A~图3E为本发明的高压半导体结构的其它可能实施例。图3A与图1相似,不同之处在于高压半导体结构300A多了掺杂区137。掺杂区137具有第一导电型,并形成在阱120之中。在本实施例中,掺杂区137电连接至电源线163。在一可能实施例中,掺杂区134与137为同一掺杂区,此掺杂区围绕掺杂区135。
图3B与图3A相似,不同之处在于,高压半导体结构300B多了掺杂区136与138。掺杂区136与138具有第二导电型。掺杂区136位于绝缘层142与掺杂区134之间。掺杂区138位于绝缘层143与掺杂区137之间。在本实施例中,掺杂区136与138均未电连接至电源线163。
图3C与图3B相似,不同之处在于图3C的高压半导体结构300C多了间隙171与172。间隙171位于掺杂区134与135之间,用以分隔掺杂区134与135。间隙172位于掺杂区135与137之间,用以分隔掺杂区135与137。由于掺杂区134与135之间具有间隙171,因此,流经掺杂区134的电流变多,使得掺杂区134与阱120之间的PN结快速被导通。同样地,由于掺杂区135与137之间具有间隙172,因此,流经掺杂区137的电流变多,使得掺杂区137与阱120之间的PN结快速被导通。本发明并不限定间隙171与172的宽度。间隙171的宽度可能相同或不同于间隙172的宽度。
图3D与图3C相似,不同之处在于高压半导体结构300D的阱120具有区域AR31~AR33。在本实施例中,区域AR31与AR33的杂质浓度相似,均高于区域AR32的杂质浓度。在一可能实施例中,区域AR32并没有掺杂杂质。由于区域AR31与AR33以及掺杂区135的杂质扩散至区域AR32中,故区域AR32仍具有第二导电型的杂质。在本实施例中,掺杂区135完全地设置在区域AR32中。掺杂区136与134完全地设置在区域AR31中。掺杂区137与138完全地设置在区域AR33中。
图3E与图3D相似,不同之处在于,图3E中的阱120具有区域AR33~AR35。区域AR33与AR35的杂质浓度相似,均大于区域AR34的杂质浓度。在本实施例中,掺杂区134具有区域AR41~AR42,掺杂区137具有区域AR43~AR44。区域AR41位于区域AR33之中。区域AR42~AR43位于区域AR34中。区域AR44位于区域AR35中。
除非另作定义,在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中普通技术人员的一般理解。此外,除非明白表示,词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致,而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种高压半导体结构,其特征在于,该高压半导体结构包括:
一基板,具有一第一导电型;
一第一掺杂区,具有该第一导电型,并形成在该基板中;
一阱,具有一第二导电型,并形成在该基板中;
一第二掺杂区,具有该第二导电型,并形成在该第一掺杂区中;
一第三掺杂区,具有该第一导电型,并形成在该阱中;
一第四掺杂区,具有该第二导电型,并形成在该阱中;以及
一栅极结构,形成在该基板之上,并重叠部分该第一掺杂区及该阱。
2.如权利要求1所述的高压半导体结构,其特征在于,该第一导电型为P型,该第二导电型为N型。
3.如权利要求1所述的高压半导体结构,其特征在于,该第一导电型为N型,该第二导电型为P型。
4.如权利要求1所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
一第五掺杂区,具有该第二导电型,并形成在一绝缘层与该第三掺杂区之间。
5.如权利要求4所述的高压半导体结构,其特征在于,该绝缘层位于该第二掺杂区及第五掺杂区之间。
6.如权利要求5所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
多个金属导线,用以电连接该第三掺杂区及第四掺杂区。
7.如权利要求5所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
一间隙,形成在该第三掺杂区及第四掺杂区之间,用以分隔该第三掺杂区及第四掺杂区。
8.如权利要求4所述的高压半导体结构,其特征在于,该阱具有一第一区域以及一第二区域,该第一区域的杂质浓度高于该第二区域的杂质浓度,该第四掺杂区位于该第二区域中。
9.如权利要求5所述的高压半导体结构,其特征在于,该第三掺杂区位于该第一区域中。
10.如权利要求5所述的高压半导体结构,其特征在于,该第三掺杂区具有一第三区域以及一第四区域,该第三区域位于该第一区域中,该第四区域位于该第二区域中。
11.如权利要求1所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
一间隙,形成在该第三掺杂区及第四掺杂区之间,用以分隔该第三掺杂区及第四掺杂区。
12.如权利要求11所述的高压半导体结构,其特征在于,该阱具有一第一区域以及一第二区域,该第一区域的杂质浓度高于该第二区域的杂质浓度,该第四掺杂区位于该第二区域之中。
13.如权利要求12所述的高压半导体结构,其特征在于,该第三掺杂区完全位于该第一区域之中。
14.如权利要求12所述的高压半导体结构,其特征在于,该第三掺杂区具有一第三区域以及一第四区域,该第三区域位于该第一区域之中,该第四区域位于该第二区域中。
15.如权利要求1所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
一第六掺杂区,具有该第一导电型,并形成在该阱之中。
16.如权利要求15所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
一第一间隙,位于该第三掺杂区及第四掺杂区之间;以及
一第二间隙,位于该第四掺杂区及第六掺杂区之间。
17.如权利要求16所述的高压半导体结构,其特征在于,该阱具有一第一区域、第二区域以及一第三区域,该第一及第三区域的杂质浓度高于该第二区域的杂质浓度,该第四掺杂区位于该第二区域之中。
18.如权利要求17所述的高压半导体结构,其特征在于,该第三掺杂区完全位于该第一区域中,该第六掺杂区完全位于该第三区域中。
19.如权利要求17所述的高压半导体结构,其特征在于,该第三掺杂区具有一第三区域以及一第四区域,该第六掺杂区具有一第五区域以及一第六区域,该第三区域位于该第一区域中,该第四区域及第六区域位于该第二区域中,该第五区域位于该第三区域中。
20.如权利要求16所述的高压半导体结构,其特征在于,该高压半导体结构更包括:
一第七掺杂区,具有该第二导电型,并形成在一第一绝缘层与该第三掺杂区之间;以及
一第八掺杂区,具有该第二导电型,并形成在一第二绝缘层与该第六掺杂区之间。
CN201510876048.3A 2015-12-03 2015-12-03 高压半导体结构 Active CN106847912B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510876048.3A CN106847912B (zh) 2015-12-03 2015-12-03 高压半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510876048.3A CN106847912B (zh) 2015-12-03 2015-12-03 高压半导体结构

Publications (2)

Publication Number Publication Date
CN106847912A true CN106847912A (zh) 2017-06-13
CN106847912B CN106847912B (zh) 2019-11-26

Family

ID=59150241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510876048.3A Active CN106847912B (zh) 2015-12-03 2015-12-03 高压半导体结构

Country Status (1)

Country Link
CN (1) CN106847912B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066879A (en) * 1999-05-03 2000-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Combined NMOS and SCR ESD protection device
CN1913174A (zh) * 2005-08-09 2007-02-14 台湾积体电路制造股份有限公司 半导体装置及高压p型金属氧化物半导体装置
US8283727B1 (en) * 2008-05-02 2012-10-09 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection
CN102832233A (zh) * 2012-08-30 2012-12-19 北京大学 Scr型ldmos esd器件
CN103137615A (zh) * 2011-11-25 2013-06-05 旺宏电子股份有限公司 高压半导体结构及其操作方法
CN103311277A (zh) * 2012-03-07 2013-09-18 旺宏电子股份有限公司 半导体结构及其制备方法
CN104465755A (zh) * 2013-09-12 2015-03-25 新唐科技股份有限公司 半导体元件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066879A (en) * 1999-05-03 2000-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Combined NMOS and SCR ESD protection device
CN1913174A (zh) * 2005-08-09 2007-02-14 台湾积体电路制造股份有限公司 半导体装置及高压p型金属氧化物半导体装置
US8283727B1 (en) * 2008-05-02 2012-10-09 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection
CN103137615A (zh) * 2011-11-25 2013-06-05 旺宏电子股份有限公司 高压半导体结构及其操作方法
CN103311277A (zh) * 2012-03-07 2013-09-18 旺宏电子股份有限公司 半导体结构及其制备方法
CN102832233A (zh) * 2012-08-30 2012-12-19 北京大学 Scr型ldmos esd器件
CN104465755A (zh) * 2013-09-12 2015-03-25 新唐科技股份有限公司 半导体元件

Also Published As

Publication number Publication date
CN106847912B (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US10629726B2 (en) High-voltage semiconductor device and method for manufacturing the same
US10276679B2 (en) Semiconductor device and method for manufacturing the same
TWI646653B (zh) 橫向擴散金屬氧化物半導體場效電晶體
TWI683437B (zh) 高壓半導體裝置
CN105789280B (zh) 高压半导体装置及其制造方法
US9978864B2 (en) Semiconductor device and method for manufacturing the same
US9343572B1 (en) High-voltage semiconductor device and method for manufacturing the same
US9768283B1 (en) High-voltage semiconductor structure
US10475784B2 (en) Semiconductor structure with a resistor and a transistor and method for forming the same
CN105529362B (zh) 高压半导体装置及其制造方法
CN106847912B (zh) 高压半导体结构
TWI620330B (zh) 半導體裝置及其製造方法
TWI587505B (zh) 高壓半導體結構
US11362085B2 (en) High-voltage semiconductor device
CN106783629B (zh) 半导体装置及其制造方法
CN107799595B (zh) 高压半导体装置
US9666711B1 (en) Semiconductor device and method for manufacturing the same
CN107180828B (zh) 半导体装置及其制造方法
US11664450B2 (en) High voltage semiconductor device
TWI575734B (zh) 半導體裝置及其製造方法
TWI817285B (zh) 半導體裝置及其形成方法
CN107301975A (zh) 半导体装置及其制造方法
TWI587507B (zh) 半導體裝置及其製造方法
TWI559531B (zh) 絕緣閘極雙極性電晶體及其製造方法
CN110444582A (zh) 高压半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant