CN101266930A

CN101266930A - 一种横向双扩散场效应晶体管的制备方法

Info

Publication number: CN101266930A
Application number: CNA2008101038710A
Authority: CN
Inventors: 肖韩; 黄如; 王鹏飞; 杨淮洲
Original assignee: Peking University
Current assignee: Peking University; Semiconductor Manufacturing International Beijing Corp
Priority date: 2008-04-11
Filing date: 2008-04-11
Publication date: 2008-09-17
Anticipated expiration: 2028-04-11
Also published as: CN101266930B

Abstract

本发明公开了一种横向双扩散场效应晶体管的制备方法，属于场效应晶体管的制备领域，该方法完全采用标准CMOS工艺来制备LDMOS的办法，仅仅需要通过如下版图设计来实现LDMOS，即定义有源区版以形成LDMOS器件的体引出区、源区、漏区、沟道区和漂移区，并定义栅区线条版；源区、栅区和漏区采用重掺杂注入版形成；漂移区位于漏区和沟道区之间；体区引出和源区一起接地；采用N阱的版图以形成N型LDMOS的低掺杂漂移区，或P阱的版图形成P型LDMOS的低掺杂漂移区；并采用硅化阻止版防止漂移区被硅化；源区、漏区和栅区设计和常规的MOS相同。本发明对于任何标准工艺均有效，最大程度的降低了成本，拓展了标准工艺制备特殊器件的能力。

Description

一种横向双扩散场效应晶体管的制备方法

技术领域

本发明是关于场效应晶体管的制备方法，具体涉及一种横向双扩散场效应晶体管的制备方法。

背景技术

横向双扩散MOS晶体管(lateral double-diffused MOS transistor，LDMOS)，是一种轻掺杂漏的MOS器件。与普通MOS器件相比，LDMOS在漏端有一个较长的轻掺杂注入区，通常这部分结构的掺杂浓度在10¹⁶cm^-3量级，被称为漂移区。LDMOS结构则是通过漂移区来承受较高的电压降。由于LDMOS技术具有简单、可靠、成熟的特点，以及良好的RF表现，同时由于LDMOS晶体管的制造工艺可以与现有的标准CMOS工艺完全兼容，所以更加易于实现与低压CMOS电路的大规模集成，降低制造成本。它主要应用于各种功率电路，在2GHz以下的单管功率放大器中得到了非常广泛的应用。

LDMOS和现在的CMOS工艺兼容，可以利用和标准CMOS制备方法接近的工艺，甚至是改进标准CMOS工艺流程来制备。不过，这些方法需要引入一些特殊的步骤，比如引入掺杂，掩膜版等方法，仍然增加了成本。

发明内容

本发明克服了现有技术中的不足，提供了制备LDMOS器件的简单方法，该方法仅仅需要通过版图设计，可完全采用标准CMOS工艺来制备LDMOS。

本发明的技术方案是：

1)版图设计：定义有源区版以形成LDMOS器件的体引出区、源区、漏区、沟道区和漂移区，并定义栅区线条版；源区、栅区和漏区采用重掺杂注入版形成；漂移区位于漏区和沟道区之间；体区引出和源区一起接地；采用N阱的版图以形成N型LDMOS的低掺杂漂移区，或P阱的版图形成P型LDMOS的低掺杂漂移区；并采用硅化阻止版防止漂移区被硅化；源区、漏区和栅区设计和常规的MOS相同；

2)利用标准的CMOS工艺制备LDMOS器件，步骤依次为：

a)采用标准工艺流程进行阱注入工艺时，利用上述N阱的版图，进行低掺杂，形成的N型LDMOS器件的漂移区，或利用P阱的版图，进行低掺杂，形成PMOS的漂移区；采用标准工艺流程的STI隔离工艺，定义器件的有源区，形成LDMOS的体引出区、源区、漏区、沟道区及漂移区；

b)接下来进行沟道区注入和栅区形成工艺，LDMOS结构和常规MOS结构几乎完全相同，依次为沟道注入和阈值调整注入，形成栅介质层，淀积和刻蚀栅材料，形成栅，低掺杂形成LDD区，形成侧墙；

c)采用标准工艺流程的源漏注入工艺，对LDMOS进行源漏区掺杂；并且，利用NMOS源漏注入，在P型LDMOS的体区高掺杂定义体引出区；或利用PMOS源漏注入，在N型LDMOS的体区高掺杂定义体引出区；将未被硅化阻止版保护的区域硅化，降低电阻；

d)采用常规的MOS的制备工艺完成后续的LDMOS制备步骤，制得横向双扩散场效应晶体管。

本发明针对漂移区可以进一步优化：(1)漂移区可以被分裂成两部分，这两部分的间隔引入一STI绝缘介质区。(2)还可以在漂移区内再加入一不同掺杂类型的高掺杂注入版，以提高器件的性能。而STI和重掺杂的区域都应该位于漂移区内，被漂移区的N阱版所包围。

上述漂移区中的STI绝缘介质区或掺杂注入区，与漂移区的边界距离分别为1nm至1μm。

上述漂移区中的STI绝缘介质区以及高掺杂注入区可以同时引入，这两个区域可以相隔，部分重叠或者掺杂注入区覆盖STI区。优化地，要求高掺杂注入区的边界比STI绝缘介质区的边界更靠近沟道区。

漂移区的版图设计长度的优化范围为10nm至10μm。漂移区中STI区域的横向长度范围为10nm至10μm；

上述漂移区掺杂浓度取值范围在10¹²至10¹⁹ cm^-3。

上述所述绝缘介质区采用介电常数低于硅的材料或者由两种或两种以上的介电常数低于硅的材料组合。

与现有技术相比，本发明的有益效果是：

本发明采用标准CMOS工艺来制备LDMOS的办法，仅仅需要通过版图设计来实现LDMOS，并且，这种办法对于任何标准工艺均有效，最大程度的降低了成本，拓展了标准工艺制备特殊器件的能力。

附图说明

图1三种横向扩散场效应晶体管结构(n型)的剖面示意图。(a)为普通LDMOS的剖面结构，(b)为漂移区中引入STI绝缘介质区的LDMOS的剖面结构，(c)为漂移区中引入STI绝缘介质区和重掺杂区的LDMOS结构的剖面图；图中：1-栅区引出，2-源区和体区引出，3-漏区引出，4-体区，5-衬底，6-p型掺杂注入区，7-介质区，8-n型掺杂的漂移区。

图2采用标准工艺制备LDMOS的版图设计示意图。(a)为普通的LDMOS结构的版图示意图，(b)为漂移区中引入STI绝缘介质区的LDMOS版图示意图，(c)为漂移区中引入STI绝缘介质区和重掺杂区的LDMOS结构版图示意图，图中：10-栅版，11-n阱注入版，12-有源区版，13-p阱注入版，14-NMOS源漏注入版(N⁺掺杂)，15-PMOS源漏注入版(P⁺掺杂)，16-接触孔版，17-硅化保护版。

图3采用标准工艺制备LDMOS的过程示意图。图中：20-衬底，21-LDMOS漂移区，22-STI隔离区，23-体区，24-栅介质层，25-栅区，26-栅侧墙区，27-N⁺掺杂源区，28-N⁺掺杂漏区，29-P⁺掺杂注入区，30-体引出区。

具体实施方式

下面结合附图和N型LDMOS器件的具体实施方式对本发明作进一步详细描述：

图1示出了采用本方法制备的三个LDMOS结构。LDMOS相对于常规的MOS场效应管，主要区别在于存在一个低掺杂的漂移区(图1(a))。而LDMOS的漂移区又可以引入掺杂注入区或绝缘杂质区，进行进一步优化，见图1(b)和图1(c)。而图1中所示的LDMOS结构均可以通过版图设计的方法，仅仅利用标准的CMOS工艺就能实现。

图2中给出了制备图1(c)所示结构的版图设计示意图。图中：版图中采用N阱的版图以形成N型LDMOS的低掺杂漂移区，P阱的版图形成体区，并且，体引出区通常与源区一起接地。利用制备PMOS工艺过程中的源漏注入版，可以在LDMOS的体区引入高掺杂，作为体引出。另外将LDMOS器件的有源区分成两块，分开的部分将引入STI绝缘区，这个绝缘区将置入LDMOS的低掺杂漂移区中；利用PMOS的源漏注入版，可以在低掺杂的漂移区中引入RESURF结构，使器件特性进一步优化。当器件漂移区不进行重掺杂注入，实现的器件将如图1(b)所示。如果同时不引入重掺杂注入和STI区，实现的器件就是图1(a)所示的常规LDMOS器件。当然，图2只是一个示意图，并没有包括实际设计中所有的版，比如各层金属线版图以及对应的引线孔版图等。

LDMOS的具体制备如下：

制备开始时，采用和常规MOS相同的衬底材料；

首先，采用标准工艺流程的阱注入工艺时，利用图2中N阱的版图，进行低掺杂，形成的LDMOS器件的漂移区，如图3(a)。该步骤应用于图1中三个结构的制备。

接下来，利用标准工艺中的STI隔离工艺中，通过有源区的版图，在将要形成的LDMOS器件的漂移区引入STI绝缘介质区，得到如图3(b)所示结构；该步骤应用于图1(b)和图1(c)所示结构的制备；

接下来进行沟道区注入和栅区形成工艺，LDMOS结构和常规MOS结构完全相同，大致上，依次为沟道注入和阈值调整注入，形成栅介质层，淀积和刻蚀栅材料，形成栅，低掺杂形成LDD区，形成侧墙，得到如图3(c)所示的结构；该步骤应用于图1中三个结构的制备；

接下来，依照图2中的N⁺注入版，对LDMOS进行源漏注入，形成图3(d)所示的结构；该步骤应用于图1中三个结构的制备；

接着，在标准工艺中对PMOS的源漏区进行掺杂注入时，采用图2中所示P⁺注入版，分别形成N型LDMOS的体引出区和漂移区中的高掺杂注入区；该步骤中，体引出区掺杂应用于三个结构中，而漂移区高掺杂仅仅应用于图1(c)结构的制备过程中，得到如图3(e)所示结构；

后面的工艺流程中，LDMOS结构和常规的MOS结构完全一样。先后进行：源漏硅化，淀积隔离层，光刻引线孔；淀积金属，光刻引线；钝化，等等。该步骤应用于图1中三个结构的制备。

上述过程同样可以用来制备P型LDMOS，只需要改变上述的掺杂类型。

上述版图设计，漂移区应该被硅化保护版覆盖，使不受后续的源漏区硅化工艺的影响。

上述横向双扩散场效应晶体管的制备方法中，LDMOS的源漏高掺杂、LDD掺杂注入版应该不能覆盖低掺杂的漂移区而引起漂移区掺杂浓度的改变。

上述横向双扩散场效应晶体管的制备步骤中，STI工艺和阱注入工艺先后顺序可以颠倒，视标准工艺顺序而定。

上述漂移区内可以同时存在STI绝缘介质区以及高掺杂注入区。这两个区域可以相隔，部分重叠或者掺杂注入区覆盖STI区。优化地，要求高掺杂注入区的边界比STI绝缘介质区的边界更靠近沟道区。

上述所有的版图设计不应该受到参数选择的限制。

漂移区的横向长度的优化范围为10nm至10μm。漂移区中STI区域的横向长度范围为10nm至10μm；

漂移区中引入STI绝缘介质区或高掺杂注入区，与漂移区的边界的优化距离为1nm至1um。

上述实施例中，绝缘介质区可采用介电常数低于硅的材料，如氧化硅，氮化硅或者由上述介质材料的组合。

另外，高掺杂注入区的杂质浓度范围可为10¹²至10²¹cm^-3。

此外，漂移区掺杂浓度取值范围可在10¹²至10¹⁹cm^-3。

以上通过详细实施例描述了本发明所提供的方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明做一定的变形或修改。

Claims

1、一种横向双扩散场效应晶体管的制备方法，步骤包括：

2)利用标准的CMOS工艺制备LDMOS器件，步骤依次为：

2、如权利要求1所述的横向双扩散场效应晶体管的制备方法，其特征在于，在上述漂移区内引入一STI绝缘介质区，即在版图设计中，将用来形成漂移区的有源区域分裂为不相连的两部分，这两部分的间隙将用来引入STI绝缘介质区，通过上述步骤a)中的STI隔离标准工艺，在LDMOS器件的漂移区中形成上述STI绝缘介质区。

3、如权利要求1或2所述的横向双扩散场效应晶体管的制备方法，其特征在于，在上述漂移区内引入一掺杂类型不同的掺杂注入区，即在版图设计中，漂移区中增加一掺杂类型不同的掺杂注入版，所述掺杂注入区的掺杂浓度要比漂移区的掺杂浓度高，通过上述步骤c)中的对LDMOS进行源漏区掺杂，在LDMOS器件的漂移区中形成上述掺杂注入区。

4、如权利要求书3所述的横向双扩散场效应晶体管的制备方法，其特征在于，所述STI绝缘介质区和所述掺杂注入区相隔、部分重叠或者掺杂注入区覆盖STI绝缘介质区。

5、如权利要求书4所述的横向双扩散场效应晶体管的制备方法，其特征在于，所述STI绝缘介质区和所述掺杂注入区相隔，掺杂注入区比STI绝缘介质区更靠近沟道区。

6、如权利要求书1所述的横向双扩散场效应晶体管的制备方法，其特征在于，所述漂移区的版图设计长度范围为10nm至10μm。

7、如权利要求书2所述的横向双扩散场效应晶体管的制备方法，其特征在于，所述漂移区中STI绝缘介质区的横向长度范围为10nm至10μm，其与漂移区的边界距离为1nm至1μm。

8、如权利要求3所述的横向双扩散场效应晶体管的制备方法，其特征在于，所述漂移区中的掺杂注入区与漂移区的边界距离为1nm至1μm。

9、如权利要求2所述的横向双扩散场效应晶体管的制备方法，其特征在于，上述所述绝缘介质区采用介电常数低于硅的材料或者由两种或两种以上的介电常数低于硅的材料组合。