CN104037233B - 薄膜晶体管及其制作方法、oled背板和显示装置 - Google Patents

薄膜晶体管及其制作方法、oled背板和显示装置 Download PDF

Info

Publication number
CN104037233B
CN104037233B CN201410256092.XA CN201410256092A CN104037233B CN 104037233 B CN104037233 B CN 104037233B CN 201410256092 A CN201410256092 A CN 201410256092A CN 104037233 B CN104037233 B CN 104037233B
Authority
CN
China
Prior art keywords
layer
gate electrode
tft
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410256092.XA
Other languages
English (en)
Other versions
CN104037233A (zh
Inventor
王灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410256092.XA priority Critical patent/CN104037233B/zh
Priority to US14/435,825 priority patent/US20160181290A1/en
Priority to PCT/CN2014/086079 priority patent/WO2015188476A1/zh
Publication of CN104037233A publication Critical patent/CN104037233A/zh
Application granted granted Critical
Publication of CN104037233B publication Critical patent/CN104037233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明实施例公开了一种薄膜晶体管及其制作方法、OLED背板和显示装置，涉及显示领域，能够有效减少铝膜表面小丘(hillock)的产生，提高有源层性能的稳定性，并且降低产品的功耗。本发明的实施例提供一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，其中，所述栅电极形成于基板和所述栅绝缘层之间，所述栅电极和所述基板之间设置有第一过渡层，所述第一过渡层形成材料的热膨胀系数介于所述基板的形成材料的热膨胀系数和所述栅电极的形成材料的热膨胀系数之间；且，所述栅绝缘层形成材料的成膜温度低于第一极限温度。

Description

薄膜晶体管及其制作方法、OLED背板和显示装置
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管及其制作方法、OLED背板和显示装置。
背景技术
薄膜晶体管是一种绝缘栅场效应晶体管，应用广泛。于显示领域如OLED(OrganicLight Emitting Diode，有机发光)显示，薄膜晶体管主要用于形成驱动电路，控制一个独立像素上显示信号的加载。
薄膜晶体管主要包括：有源层、栅电极、栅绝缘层、源电极和漏电极。目前，在OLED显示领域中，一般先在基板上沉积一层铝膜(或者铝的合金薄膜，本文以下统称铝膜)用以形成栅电极；栅电极之上，使用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)方法沉积氧化硅作为栅绝缘层，但用以形成栅电极的铝膜再经该工序后，表面容易出现小丘(hillock)，变得不平整，影响栅绝缘层与后续形成的有源层之间的匹配性，导致薄膜晶体管的性能受到影响。
发明内容
本发明提供一种薄膜晶体管及其制作方法、OLED背板和显示装置，能够有效减少铝膜表面小丘(hillock)的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明的实施例提供一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，其中，所述栅电极形成于基板和所述栅绝缘层之间，所述栅电极和所述基板之间设置有第一过渡层，所述第一过渡层形成材料的热膨胀系数介于所述基板的形成材料的热膨胀系数和所述栅电极的形成材料的热膨胀系数之间；且，所述栅绝缘层形成材料的成膜温度低于第一极限温度。
优选地，所述栅电极的形成材料为铝，所述第一极限温度为150℃。
优选地，所述基板为玻璃基板，所述第一过渡层的形成材料为氧化铝。
优选地，所述第一过渡层的厚度为50～200nm。
优选地，所述有源层的形成材料为氧化物半导体材料。
优选地，所述栅绝缘层的形成材料为氧化铝。
进一步地，所述有源层和所述栅绝缘层之间还设置有第二过渡层，所述第二过渡层的材料为所述有源层形成材料的高氧化物。
可选地，所述高氧化物中含氧量的质量百分比为50％～80％。
本发明还提供一种OLED背板，包括：任一项所述的薄膜晶体管。
本发明还提供一种显示装置，包括：任一项所述的薄膜晶体管，或者，所述的OLED背板。
另一方面，本发明还提供一种薄膜晶体管的制造方法，包括：
在基板上形成第一过渡层，所述第一过渡层形成材料的热膨胀系数介于所述基板的形成材料的热膨胀系数和栅电极的形成材料的热膨胀系数之间，所述栅电极设置在所述第一过渡层上；
形成包括所述栅电极在内的栅金属层图形；
在低于第一极限温度的条件下，形成栅绝缘层；
继续后续工序形成有源层、源电极和漏电极。
可选地，所述形成包括所述栅电极在内的栅金属层图形，具体为：在所述第一过渡层上形成铝薄膜，并通过构图工艺形成包括栅电极在内的栅金属层图形；所述第一极限温度为150℃。
可选地，所述基板为玻璃基板，所述第一过渡层的形成材料为氧化铝。
可选地，所述在基板上形成第一过渡层，具体为：采用溅射方法在基板上形成氧化铝薄膜；所述在所述第一过渡层上形成铝薄膜，具体为：采用溅射方法在所述氧化铝薄膜上形成铝薄膜。
可选地，所述有源层的形成材料为氧化物半导体材料；在形成有源层之前，所述制造方法还包括：在所述栅绝缘层上形成第二过渡层，所述第二过渡层的材料为所述有源层形成材料的高氧化物。
现有技术中，栅电极一般是在基板沉积一层铝膜(或铝的合金)然后刻蚀而成；栅电极之上，使用PECVD方法沉积氧化硅(或氮化硅)作为栅绝缘层，发明人发现：PECVD成膜温度较高(一般大于300℃)，而用以形成栅电极的铝膜再经高温处理，很容易造成铝膜的hillock(表面出现小丘)问题。发明人仔细研究后发现产生hillock的原因是由于基板(一般为玻璃)与铝膜之间的热膨胀大小不同，因此导致铝膜发生膨胀变形时其在基板一侧的膨胀将受到限制，随温度的不断升高，铝膜的弹性形变增大，在某一极限温度下(对纯铝膜而言，大约在100～150℃之间)，铝膜内部承受的压缩应力达到极限，这时它将通过原子扩散的方式释放压缩应力，此时就会在薄膜表面就形成小丘，即hillock。
本发明实施例提供的薄膜晶体管及其制作方法、OLED背板和显示装置，在栅电极和基板之间设置热膨胀系数介于基板形成材料的热膨胀系数和栅电极形成材料的热膨胀系数之间的第一过渡层；且，改变栅绝缘层的材料或成膜方式以使栅绝缘层形成材料的成膜温度低于栅电极材料内部承受的压缩应力的极限值(栅电极形成材料如果为铝膜，则该极限值对应的温度在100～150℃之间，具体取值可以预先通过试验确定)，这样可以有效缓解基板与栅电极形成膜层(如铝膜)之间受热时应力释放不一致的问题，从而在一定程度下减少hillock的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一提供的薄膜晶体管的结构示意图一；
图2为本发明实施例一提供的薄膜晶体管的结构示意图二；
图3为本发明实施例一提供的薄膜晶体管的制造方法流程图；
图4为本发明实施例一提供的IPS阵列基板的结构示意图。
附图标记
10-基板，11-第一过渡层，12-栅电极，13-栅绝缘层，14-有源层，141-第二过渡层，15-源电极，16-漏电极，17-刻蚀阻挡层，18-钝化层，19-第一透明导电层，20-第二透明导电层。
具体实施方式
本发明提供一种薄膜晶体管及其制作方法、OLED背板和显示装置，能够有效减少铝膜表面小丘(hillock)的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
实施例一
本发明实施例提供一种薄膜晶体管，如图1所示，该薄膜晶体管包括栅电极12、栅绝缘层13、有源层14、源电极15和漏电极16，其中，栅电极12形成于基板10和栅绝缘层13之间上，本实施例在栅电极12和基板10之间设置有第一过渡层11，第一过渡层11形成材料的热膨胀系数介于基板10的形成材料的热膨胀系数和栅电极12的形成材料的热膨胀系数之间；且，栅绝缘层13形成材料的成膜温度低于第一极限温度。
基于发明内容部分已经描述过的栅电极形成膜层(如铝膜)出现hillock的产生原因，本发明实施例提供的薄膜晶体管，在栅电极和基板之间设置热膨胀系数介于基板的热膨胀系数和栅电极的热膨胀系数之间的第一过渡层，同时降低栅绝缘层的成膜温度，从而有效缓解基板与栅电极形成膜层之间受热时应力释放不一致的问题，从而在一定程度下减少hillock的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
上述实施例中栅电极12的形成材料目前一般为铝或者铝的合金，也可以是其他金属或合金材料。显示领域使用的基板10一般为玻璃基板，实际材料的热膨胀规律为：玻璃＜氧化物材料＜金属物＜高聚物，因此第一过渡层11一般选择氧化物材料。在一种具体实施方式中，基板10选择石英玻璃，栅电极12的形成材料为现有技术中常用的纯铝材料，则第一过渡层11一般选择氧化铝，厚度为50～200nm，其中，铝的热膨胀系数为23.6x10-6/K，石英玻璃的热膨胀系数为0.57×10-6/K；氧化铝的热膨胀系数为8.8x10-6/K，可以有效缓解基板与栅电极形成膜层之间受热时应力释放不一致的问题，而且纯铝薄膜和氧化铝薄膜均可采用溅射方法在同一腔室内制备，中途无需更换制膜设备，工艺简单，成本低，不需额外的投入。
基于发明内容部分已经描述过的hillock的产生原因，可知本实施例中所述的第一极限温度指栅电极12的形成膜层在其内部承受压缩应力的极限值对应的温度，超过该温度，栅电极12的形成膜层将通过原子扩散的方式释放压缩应力，在薄膜表面就形成小丘，即hillock。如果栅电极12的形成材料为纯铝，则此第一极限温度对应值在100～150℃之间。具体实施时可以根据栅电极12的形成材料，通过实验或理论计算确定栅电极12的形成材料对应的第一极限温度的具体取值。
其中，上述有源层14的形成材料优选为氧化物半导体材料，所述氧化物半导体材料包括氧化锌ZnO、IGZO、IZO、ZTO等。
氧化物薄膜晶体管中，氧化物半导体作为有源层材料，由于其性能较之多晶硅(LTPS)薄膜晶体管制作工艺简单，制造成本低，并且大多是非晶结构，具有优异的大面积均匀性，非常适合高分辨的(AMOLED)、柔性显示(Flexible)等新型显示的需求，尤其适用于大世代的产线使用。氧化物薄膜晶体管因其制程与非晶硅薄膜晶体管(a-Si TFT)制程的兼容性好，可以在原有a-Si TFT生产线基础上通过技术改造实现，可以大幅度节约设备投资，降低生产成本。但随着氧化物薄膜晶体管量产投入使用，有源层稳定性的问题越来越突出，氧化物半导体器件在高温或低温长期使用过程中出现电流电压特性(IV特性)中的阈值电压Vth偏移现象，目前最有可能的原因是氧化物半导体有源层与栅绝缘层材料直接接触，在性能上存在不匹配，因此易造成氧化物半导体陷阱态问题放大，引起电荷的聚集，导致IV特性的漂移。为解决这一问题，选择合适的栅绝缘层13以及改善栅绝缘层13和有源层14的界面接触就显得尤为重要。本实施例中选择带隙宽度能达到8.9ev的氧化铝，可使载流子不容易越过势垒进入栅绝缘层13，避免造成有源层14不稳定，实现与氧化物半导体的良好的接触，减少界面缺陷，提高载流子迁移率。
另外，栅绝缘层13形成材料的选择除考虑与氧化物半导体界面匹配性，以及为避免栅电极形成膜层hillock的产生考虑成膜温度之外，还需考虑介电常数K。
常规的栅绝缘层材料一般使用SiO2，但SiO2一般是使用PECVD沉积而来，一方面PECVD成膜温度较高(＞300℃)很容易造成纯铝薄膜hillock的问题，另一方面SiO2(SiO2的介电常数k≈3.9)作为栅极绝缘层的TFT电容率较低，工作电压较高，造成器件的功耗较大。在现今智能机发展的时代，由于受到电池容量的限制，低功耗是必须考虑的重要因素。降低功耗的其中一个途径就是选择高k值的栅极绝缘层材料来降低驱动电压，如像Al2O3、Y2O3、BaSrTiO、Ta2O5等高k值的材料。
综上所述，本实施例中栅绝缘层13形成材料优选为氧化铝(Al2O3)，一方面氧化铝具有较高的介电常数(k≈8.7)，能实现低工作电压、高输出电流，并且有良好的绝缘特性，是TFT器件有很低的泄露电流；另一方面，氧化铝同时能达到8.9eV的带隙宽度，载流子容易越过势垒进入栅绝缘层13，避免造成有源层14不稳定，从而实现与氧化物半导体的良好接触，减少界面缺陷，提高载流子迁移率。同时，氧化铝薄膜可采用溅射方法制备，成膜温度低，可以避免栅电极形成膜层hillock的产生，而且工艺简单，成本低，不需额外的投入。
如图2所示，为进一步地有效改善栅绝缘层与氧化物半导体有源层的界面接触，降低氧化物半导体有源层与栅绝缘层在性能的不匹配，本实施例在有源层14和栅绝缘层13之间还设置有第二过渡层141，第二过渡层141的材料为有源层14形成材料的高氧化物。具体实施时，在沉积氧化物半导体形成有源层之前，首先进行高氧氧化物薄膜的沉积，氧含量的质量百分比约为50％-80％，该薄膜基本为绝缘性薄膜，其可作为栅绝缘层到氧化物半导体材料之间的过渡层，有效的改善栅绝缘层与氧化物有源层的界面匹配。
本发明提供的薄膜晶体管，能够有效抑制铝膜表面小丘(hillock)的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
本发明实施例还提供一种OLED背板，包括：任一项所述的薄膜晶体管。鉴于已描述的原因，本实施例提供的OLED背板，有源层性能的稳定性提升，能在一定程度上消弱阈值电压Vth偏移现象，降低产品的功耗。
本发明实施例还提供一种显示装置，包括：上述任一项所述的薄膜晶体管，或者，上述的OLED背板。鉴于已描述的原因，本实施例提供的显示装置有源层性能的稳定性提升，能在一定程度上消弱阈值电压Vth偏移现象，提高显示效果，同时所述显示装置驱动电压小，节能省电。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例二
另一方面，本发明实施例还提供一种薄膜晶体管的制造方法，如图3所示，该制造方法包括：
101、在基板10上形成第一过渡层11，所述第一过渡层11形成材料的热膨胀系数介于基板10的形成材料的热膨胀系数和栅电极12的形成材料的热膨胀系数之间，所述栅电极12设置在第一过渡层11上；
102、形成包括栅电极12在内的栅金属层图形；
103、在低于第一极限温度的条件下，形成栅绝缘层13；
104、继续后续工序形成有源层14、源电极15和漏电极。
本发明提供的薄膜晶体管的制造方法，在基板上先沉积热膨胀系数介于基板形成材料的热膨胀系数和栅电极形成材料的热膨胀系数之间的第一过渡层，改变栅绝缘层的材料或成膜方式以使栅绝缘层形成材料的成膜温度低于栅电极材料内部承受的压缩应力的极限值，从而能够有效减少栅电极形成膜层表面小丘(hillock)的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
其中，步骤102形成包括所述栅电极12在内的栅金属层图形，具体为：在所述第一过渡层11上形成铝薄膜，并通过构图工艺形成包括栅电极12在内的栅金属层图形；栅电极12形成材料为铝薄膜，对应的所述第一极限温度本实施例中取值为150℃。
可选地，本实施例所述基板10为玻璃基板，所述第一过渡层11的形成材料为氧化铝。步骤101在基板10上形成第一过渡层11，具体为：采用溅射方法在基板10上形成氧化铝薄膜；步骤102在第一过渡层11上形成铝膜，具体为：采用溅射方法在氧化铝薄膜上形成铝薄膜。氧化铝薄膜可采用溅射方法制备，成膜温度低，可以避免栅电极形成膜层即铝薄膜表面hillock的产生，而且工艺简单，成本低，不需额外的投入。
可选地，所述有源层14的形成材料为氧化物半导体材料；在形成有源层14之前，所述制造方法还包括：在栅绝缘层13上形成第二过渡层141，第二过渡层141的材料为有源层14形成材料的高氧化物。具体实施时，在沉积氧化物半导体形成有源层之前，直接在同一腔室内富氧气氛下，首先进行高氧氧化物薄膜的沉积；然后改变腔室内的气氛，再进行化物半导体膜层的沉积。该高氧氧化物薄膜的氧含量质量百分比约为50％-80％，该薄膜基本为绝缘性薄膜，可作为栅绝缘层到氧化物半导体材料之间的过渡层，有效的改善栅绝缘层与氧化物有源层的界面匹配。
为了本领域技术人员更好的理解本发明实施例提供的薄膜晶体管的制造方法，以下列举几种本发明的具体实施方案对本发明提供的制造方法进行详细说明：
实施方案一，如图1所示，适用于OLED背板结构中：
步骤一、首先在基板10上进行氧化铝薄膜的制作，在溅射纯铝腔室中通入氧气(5％左右)，进行纯铝反应溅射，溅射厚度在50-200埃，该膜层作为第一过渡层11，不需图形化。
步骤二、之后直接原位进行纯铝栅电极的溅射(温度选择100～150℃)，溅射腔室中不通入氧气，并且要重新抽真空避免纯铝氧化，然后使用常规方法进行图形化，刻蚀出栅电极图形。
步骤三、之后，在低温下进行栅绝缘层氧化铝薄膜的溅射，同样在溅射纯铝腔室中通入氩气Ar和氧气O2，氧气浓度在5％左右，进行氧化铝薄膜的溅射成膜，厚度约1000-2000埃，之后使用铝刻蚀液进行栅绝缘层图形化过程。
步骤四、沉积氧化物半导体进行有源层的工艺过程，该氧化物半导体材料可以为IGZO、IZO、ZnO、ZTO等材料。
步骤五、使用常规的方法完成刻蚀阻挡层17、源漏金属层、钝化层18的工艺过程。
实施方案二，如图2所示,适用于OLED背板结构中：
步骤一、首先在基板10上进行氧化铝薄膜的制作，在溅射纯铝腔室中通入氧气(5％左右)，进行纯铝反应溅射，溅射厚度在50-200埃，该膜层作为第一过渡层11，不需图形化。
步骤二、之后直接原位进行纯铝栅电极的溅射(温度选择100～150℃)，溅射腔室中不通入氧气，并且要重新抽真空避免纯铝氧化，然后使用常规方法进行图形化，刻蚀出栅电极图形。
步骤三、之后，在低温下进行栅绝缘层氧化铝薄膜的溅射，同样在溅射纯铝腔室中通入Ar和氧气，氧气浓度在5％左右，进行氧化铝薄膜的溅射成膜，厚度约1000-2000埃，之后使用铝刻蚀液进行栅绝缘层图形化过程。
步骤四、沉积氧化物半导体进行有源层的工艺过程，该氧化物半导体材料可以为IGZO、IZO、ZnO、ZTO等材料。与方案一不同的是，在之前首先进行高氧化物薄膜的沉积，然后原位直接进行氧化物半导体薄膜的沉积。上述高氧化物薄膜的氧含量约为50％～80％，该高氧化物薄膜基本为绝缘性薄膜，其可作为栅绝缘层材料到氧化物半导体材料之间的过渡层，可以有效的改善栅绝缘层与氧化物有源层的界面接触。
步骤五、使用常规的方法完成刻蚀阻挡层17、源漏金属层、钝化层18的工艺过程。
实施方案三，如图4所示，使用在IPS液晶显示装置结构中：
步骤一、首先在基板10上进行氧化铝薄膜的制作，在溅射纯铝腔室中通入氧气(5％左右)，进行纯铝反应溅射，溅射厚度在50-200埃，该膜层作为第一过渡层11，不需图形化。
步骤二、之后直接原位进行纯铝栅电极的溅射(温度选择100～150℃)，溅射腔室中不通入氧气，并且要重新抽真空避免纯铝氧化，然后使用常规方法进行图形化，刻蚀出包括栅电极12在内的栅金属层图形。
步骤三、之后，在低温下进行栅绝缘层13氧化铝薄膜的溅射，同样在溅射纯铝腔室中通入Ar和氧气，氧气浓度在5％左右，进行氧化铝薄膜的溅射成膜，厚度约1000-2000埃，之后使用铝刻蚀液进行栅绝缘层13图形化过程。
步骤四、沉积氧化物半导体进行有源层14的工艺过程，该氧化物半导体材料可以为IGZO、IZO、ZnO、ZTO等材料。
步骤五、使用常规的方法完成IPS液晶显示装置结构中的刻蚀阻挡17、源漏金属层(包括源电极15和漏电极16)、第一透明导电层19、钝化层18、第二透明导电层20的工艺过程。
实施方案四，参照图4所示，使用在IPS液晶显示装置结构中：
与方案三的不同之处在于有源层14使用两层结构，即高氧化物薄膜层+正常氧化物半导体层。
本发明实施例提供一种薄膜晶体管的制造方法，能够有效减少栅电极形成膜层表面小丘(hillock)的产生，提高有源层性能的稳定性，并且降低产品的功耗，提高产品市场竞争力。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (13)

1.一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，其中，所述栅电极形成于基板和所述栅绝缘层之间，其特征在于，
所述栅电极和所述基板之间设置有非图形化的第一过渡层，所述第一过渡层形成材料的热膨胀系数介于所述基板的形成材料的热膨胀系数和所述栅电极的形成材料的热膨胀系数之间；且，
所述栅绝缘层形成材料的成膜温度低于第一极限温度；
所述第一极限温度指栅电极的形成膜层在其内部承受压缩应力的极限值对应的温度；
所述有源层的形成材料为氧化物半导体材料；
所述栅绝缘层的形成材料为氧化铝。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅电极的形成材料为铝，所述第一极限温度为150℃。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述基板为玻璃基板，所述第一过渡层的形成材料为氧化铝。
4.根据权利要求3所述的薄膜晶体管，其特征在于，
所述第一过渡层的厚度为50～200nm。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层和所述栅绝缘层之间还设置有第二过渡层，所述第二过渡层的材料为所述有源层形成材料的高氧化物。
6.根据权利要求5所述的薄膜晶体管，其特征在于，
所述高氧化物中含氧量的质量百分比为50％～80％。
7.一种OLED背板，其特征在于，包括：权利要求1-6任一项所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括：权利要求1-6任一项所述的薄膜晶体管，或者，权利要求7所述的OLED背板。
9.一种薄膜晶体管的制造方法，其特征在于，包括：
在基板上形成非图形化的第一过渡层，所述第一过渡层形成材料的热膨胀系数介于所述基板的形成材料的热膨胀系数和栅电极的形成材料的热膨胀系数之间，所述栅电极设置在所述第一过渡层上；
形成包括所述栅电极在内的栅金属层图形；
在低于第一极限温度的条件下，形成栅绝缘层；
所述第一极限温度指栅电极的形成膜层在其内部承受压缩应力的极限值对应的温度；
继续后续工序形成有源层、源电极和漏电极；
形成所述有源层的形成材料为氧化物半导体材料；
形成所述栅绝缘层的形成材料为氧化铝。
10.根据权利要求9所述的制造方法，其特征在于，所述形成包括所述栅电极在内的栅金属层图形，具体为：在所述第一过渡层上形成铝薄膜，并通过构图工艺形成包括栅电极在内的栅金属层图形；
所述第一极限温度为150℃。
11.根据权利要求10所述的制造方法，其特征在于，
所述基板为玻璃基板，所述第一过渡层的形成材料为氧化铝。
12.根据权利要求11所述的制造方法，其特征在于，所述在基板上形成第一过渡层，具体为：采用溅射方法在基板上形成氧化铝薄膜；
所述在所述第一过渡层上形成铝薄膜，具体为：采用溅射方法在所述氧化铝薄膜上形成铝薄膜。
13.根据权利要求9或10所述的制造方法，其特征在于，所述有源层的形成材料为氧化物半导体材料；在形成有源层之前，所述制造方法还包括：
在所述栅绝缘层上形成第二过渡层，所述第二过渡层的材料为所述有源层形成材料的高氧化物。
CN201410256092.XA 2014-06-10 2014-06-10 薄膜晶体管及其制作方法、oled背板和显示装置 Active CN104037233B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410256092.XA CN104037233B (zh) 2014-06-10 2014-06-10 薄膜晶体管及其制作方法、oled背板和显示装置
US14/435,825 US20160181290A1 (en) 2014-06-10 2014-09-05 Thin film transistor and fabricating method thereof, and display device
PCT/CN2014/086079 WO2015188476A1 (zh) 2014-06-10 2014-09-05 薄膜晶体管及其制作方法、oled背板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410256092.XA CN104037233B (zh) 2014-06-10 2014-06-10 薄膜晶体管及其制作方法、oled背板和显示装置

Publications (2)

Publication Number Publication Date
CN104037233A CN104037233A (zh) 2014-09-10
CN104037233B true CN104037233B (zh) 2018-01-09

Family

ID=51467935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410256092.XA Active CN104037233B (zh) 2014-06-10 2014-06-10 薄膜晶体管及其制作方法、oled背板和显示装置

Country Status (3)

Country Link
US (1) US20160181290A1 (zh)
CN (1) CN104037233B (zh)
WO (1) WO2015188476A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701383B (zh) * 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN104766802B (zh) * 2015-03-26 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
JP6294417B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
KR102556021B1 (ko) 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP6871184B2 (ja) * 2018-01-31 2021-05-12 日機装株式会社 半導体発光装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246874B (en) * 2004-02-17 2006-01-01 Chi Mei Optoelectronics Corp Hillock-free aluminum metal layer and method of forming the same
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
JP2007273949A (ja) * 2006-03-30 2007-10-18 Korea Univ Industrial & Academic Collaboration Foundation ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法
CN101174650A (zh) * 2006-10-30 2008-05-07 中华映管股份有限公司 薄膜晶体管及其制造方法
US8017045B2 (en) * 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101652790B1 (ko) * 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法
CN102074585B (zh) * 2010-10-22 2012-07-04 友达光电股份有限公司 薄膜晶体管与显示面板
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
EP3050108A1 (en) * 2013-09-27 2016-08-03 Covestro Deutschland AG Fabrication of igzo oxide tft on high cte, low retardation polymer films for lcd-tft applications

Also Published As

Publication number Publication date
CN104037233A (zh) 2014-09-10
US20160181290A1 (en) 2016-06-23
WO2015188476A1 (zh) 2015-12-17

Similar Documents

Publication Publication Date Title
US9947757B2 (en) Display device, array substrate, and thin film transistor
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
TWI514475B (zh) 形成無氫含矽介電層的方法
CN104037233B (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
JP4870404B2 (ja) 薄膜トランジスタの製法
TWI416737B (zh) 薄膜電晶體及其製造方法
CN208507683U (zh) 静电保护电路、阵列基板及显示装置
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
TWI234288B (en) Method for fabricating a thin film transistor and related circuits
CN103745955B (zh) 显示装置、阵列基板及其制造方法
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
JP2011129923A (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
TWI416736B (zh) 薄膜電晶體及其製造方法
CN102723359B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
TWI497689B (zh) 半導體元件及其製造方法
CN102945828A (zh) 一种主动矩阵有机发光二极体驱动背板及其制备方法
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103745954B (zh) 显示装置、阵列基板及其制造方法
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN104952935B (zh) 一种薄膜晶体管结构及其制备方法
CN104701255B (zh) 液晶显示器下基板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant