CN101174650A

CN101174650A - 薄膜晶体管及其制造方法

Info

Publication number: CN101174650A
Application number: CNA2006101598658A
Authority: CN
Inventors: 杨其燃; 张秀郁; 李育舟; 吴英明
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2006-10-30
Filing date: 2006-10-30
Publication date: 2008-05-07

Abstract

本发明公开了一种薄膜晶体管，其包括一基板、一第一缓冲层、栅极、栅绝缘层、沟道层、源极及漏极。第一缓冲层配置基板上，且第一缓冲层为一硅化物。栅极覆盖第一缓冲层的一部分。此栅极包括第一铝金属层及第一保护层，其中第一保护层配置于第一铝金属层上。栅绝缘层覆盖栅极，且沟道层配置于栅极上方的部分栅绝缘层上。源极及漏极配置于沟道层上并互相分隔，且源极及漏极包括第二缓冲层、第二铝金属层及第二保护层。第二铝金属层配置于第二缓冲层上，且第二保护层配置于第二铝金属层上。因此，此薄膜晶体管具有较佳的可靠度。

Description

薄膜晶体管及其制造方法

技术领域

本发明有关于一种主动元件及其制造方法，且特别有关于一种薄膜晶体管及其制造方法。

背景技术

在一般的半导体制程或液晶显示器的金属化制程中，一般是选用钼、钽、铬、钨等金属或其合金做为金属层的材料，其中又以铝为最常用。铝是地球上含量最丰富的金属，其价格便宜且具有多项特点，如电阻系数低、对基板的附着性(adhesion)佳、且蚀刻特性(etching characteristics)好。

然而，由于铝的热膨胀系数(coefficient of thermal expansion)较大，因此在进行热制程如化学汽相沉积制程(CVD)、退火(annealing)制程时，铝与基板之间会产生热应变(thermal strain)的不匹配(mismatch)现象。铝层因为受到极大的应力，而造成铝原子沿着铝晶粒边界扩散，导致在铝层上形成小凸起(或称铝尖凸(hillock))。小凸起会造成漏电、短路、断路或影响场效应管的性能。

避免产生小凸起的传统方法是在铝中加入少许熔点高于铝的金属，如钕、钛、锆、钽、硅或铜，其中又以神户制钢公司(Kobelco)的铝钕合金最为知名且被广泛应用。然而，钕是高价的稀有金属，且具有高电阻值，因此这种方法的应用范围受到很大的限制。

第二种避免产生小凸起的方法是在铝层上方覆盖一层高熔点的保护层，此保护层像盖子一样地盖住晶粒边界，以防止小凸起形成。举例而言，中国台湾专利公告第I233178号揭示了一种不具小凸起的栅层及其制造方法，其原理是在形成铝层之后，再以一含氮的铝层(例如氮化铝或氮氧化铝)覆盖于铝层上。

另举一例，中国台湾专利公告第I232541号的权利要求第12及13项揭示了一种电子元件，其原理是在铝层的上方形成有一层保护层，以避免产生铝尖突。这一层保护层是选自钼、氮化钼(MoN)、钛及其合金材料。此外，由美国专利第6333518号可知，钼、钼钨合金(MoW)、钼钽合金(MoTa)及钼铌合金(MoNb)都可以用来覆盖铝层，以防止小凸起的形成。

另一方面，因为铝很容易被氧化或侵蚀，所以必须提出解决之道。举例而言，美国专利第6921698号揭示了一种薄膜晶体管，其栅极是采用钼铌合金来完全取代铝或铝合金。另一个例子是美国专利公告第20040263706号，其揭示一种阵列基板(array substrate)，在铝层上形成钽、钛、钼等合金来保护铝层。

第三种避免产生小凸起的方法是在铝层与基板之间配置一层缓冲层(bufferlayer)，其热膨胀系数低于铝层的热膨胀系数，从而缓和上述的热应变不匹配现象。例如，中国台湾专利公告第I246874号所揭示的一种薄膜晶体管元件的栅极就是由一层缓冲层及一层铝层所构成，其中缓冲层的材质包括氮化铝(AlN_x)、氧化铝(AlO_x)或含氮氧化铝(AlO_xN_y)。此外，前述的中国台湾专利公告第I232541号也揭示了一个类似的方法，即以铝钕合金(AlNd)来作为缓冲层，也可以达到相同的效果。

如上所述，虽然可用的现有技术很多，业界仍需要更好的解决方案，从而以较低的成本改善小凸起的问题。

发明内容

有鉴于此，本发明的目的是提供一种薄膜晶体管，以改善栅极、源极及漏极的铝金属层的小凸起现象。

此外，本发明的另一目的是提供一种薄膜晶体管的制造方法，以低成本的技术手段来改善栅极、源极及漏极的铝金属层的小凸起现象。

本发明提出一种薄膜晶体管，其包括一基板、一第一缓冲层、栅极、栅绝缘层、沟道层(channel layer)、源极及漏极。第一缓冲层配置基板上，且第一缓冲层为一硅化物。栅极覆盖第一缓冲层的一部分。此栅极包括第一铝金属层及第一保护层，其中第一保护层配置于第一铝金属层上。栅绝缘层覆盖栅极，且沟道层配置于栅极上方的部分栅绝缘层上。源极及漏极配置于沟道层上并互相分隔，且源极及漏极包括第二缓冲层、第二铝金属层及第二保护层。第二铝金属层配置于第二缓冲层上，且第二保护层配置于第二铝金属层上。

在本发明的一实施例中，硅化物包括氧化硅或氮化硅。

在本发明的一实施例中，第一缓冲层的厚度为100埃至500埃。

在本发明的一实施例中，第二缓冲层包括钼或钼铌合金。

在本发明的一实施例中，第二缓冲层的厚度为100埃至1000埃。

在本发明的一实施例中，第一保护层包括钼或钼铌合金。

在本发明的一实施例中，第一保护层的厚度为100埃至1000埃。在本发明的一实施例中，第二保护层包括钼或钼铌合金。

在本发明的一实施例中，第一保护层的厚度为100埃至1000埃。

在本发明的一实施例中，第二保护层的厚度为100埃至1000埃。

在本发明的一实施例中，第一铝金属层的厚度为1000埃至4000埃。

在本发明的一实施例中，第二铝金属层的厚度为1000埃至4000埃。

本发明提出一种薄膜晶体管的制造方法。首先，于基板上形成一层第一缓冲层。第一缓冲层为一硅化物，且覆盖基板的全部。然后，于第一缓冲层上依序形成第一铝金属层及第一保护层，以构成一个栅极。接着，形成栅绝缘层，以覆盖栅极。于栅极上方的部分栅绝缘层上形成沟道层。之后，于沟道层上依序形成第二缓冲层、第二铝金属层及第二保护层，以构成互相分隔的源极及漏极。

在本发明的一实施例中，形成第一保护层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

在本发明的一实施例中，形成第二保护层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

在本发明的一实施例中，形成第二缓冲层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

在本发明的一实施例中，形成第一铝金属层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

在本发明的一实施例中，形成第二铝金属层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

本发明采用缓冲层与保护层，以抑制铝金属层的小凸起的现象，因此薄膜晶体管的可靠度能够被提高。此外，与现有技术相比，本发明需要的材料及制程的成本均较低廉。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个实施例，并配合附图作详细说明如下。

附图说明

图1A至图1E是本发明一实施例的一种薄膜晶体管的制造流程上视图。

图2A至图2E分别是沿图1A至图1E的剖面线I-I的剖面图。

具体实施方式

有鉴于现有技术的缺点，本发明提出一种缓冲层/铝金属层/保护层的三层结构，并能够改善铝金属层受热而产生小凸起的现象。再者，当这种三层结构应用在薄膜晶体管时，第一缓冲层全面地覆盖基板，从而避免基板变形。

图1A至图1E是本发明一实施例的一种薄膜晶体管的制造流程上视图，而图2A至图2E分别是沿图1A至图1E的剖面线I-I的剖面图。

请参照图1A及图2A，本实施例的薄膜晶体管的制造流程包括下列步骤。首先，于基板10上形成第一缓冲层11，第一缓冲层11的形成方法例如是化学汽相沉积法(plasma enhanced chemical vapor deposition，CVD)。此外，形成第一缓冲层11的厚度例如是介于100至500埃之间。接着，于第一缓冲层11上依序形成第一铝金属层22及第一保护层24，以构成栅极20g。

更详细而言，第一铝金属层22及第一保护层24的形成方法包括在第一缓冲层11上形成一铝金属材料层(未图示)与一保护材料层(未图示)。然后，对于此铝金属材料层与保护材料层进行光刻制程及蚀刻制程，以形成第一铝金属层22及第一保护层24。此外，第一铝金属层22及第一保护层24的形成方法可以是溅镀制程(sputtering process)，其中形成第一保护层24的成膜压力例如为0.1至1Pa，成膜功率密度例如为0.2至10.9w/cm2，成膜温度例如为摄氏25度至150度。此外，形成第一铝金属层22的成膜压力例如为0.1至1Pa，成膜功率密度例如为0.2至10.9w/cm2，成膜温度例如为摄氏25度至150度。

然后，请参照图1B及图2B，形成一层栅绝缘层12，以覆盖栅极20g。栅绝缘层12的材质例如是氧化硅或氮化硅，其形成方法例如是化学汽相沉积法。继之，于栅极20g上方依序形成栅绝缘层12、沟道材料层A与欧姆接触材料层B。。其中，栅绝缘层12的材质例如是氮化硅，而沟道材料层A的材质例如是非晶硅。欧姆接触材料层B的材质例如是N型掺杂硅。此外，栅绝缘层12与沟道材料层A的形成方法例如是化学汽相沉积法。

请参照图1C及图2C，接着进行光刻制程及蚀刻制程，以图案化沟道材料层A与欧姆接触材料层B，而形成沟道层14与欧姆接触层14a。

之后，请参照图1D及图2D，于沟道层14上依序形成第二缓冲层34、第二铝金属层36及第二保护层38，以构成互相分隔的源极30s及漏极32d。源极30s及漏极32d的形成方法例如是在基板10上方依序形成一缓冲材料层(未图示)、铝金属材料层(未图示)与保护材料层(未图示)。然后，对于缓冲材料层、铝金属材料层与保护材料层进行光刻制程及蚀刻制程，以形成第二缓冲层34、第二铝金属层36及第二保护层38。此外，形成第二铝金属层36的成膜压力例如为0.1至1Pa，成膜功率密度例如为0.2至10.9w/cm2，成膜温度例如为摄氏25度至150度。

在本实施例中，第二保护层38的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。至此，已完成了本发明的薄膜晶体管的制造过程。

随后，请参照图1E及图2E，当薄膜晶体管是应用于薄膜晶体管阵列基板的像素结构时，后续制程还包括于基板10上依序形成第三保护层40及像素电极50。其中，像素电极50与漏极32d电性连接。此外，对本技术领域中具有通常知识者而言，第三保护层40及像素电极50的材质及其形成方法是众所周知的，故于此不再赘述。再者，有关于此薄膜晶体管的结构方面将详述如后。

请同时参照图1E及图2E，此薄膜晶体管包括基板10、第一缓冲层11、栅极20g、栅绝缘层12、沟道层14、源极30s及漏极32d。其中，第一缓冲层11全面覆盖基板10，而第一缓冲层11为硅化物，其包括氧化硅或氮化硅。此外，第一缓冲层11较佳是氧化硅，而这是因为氧化硅可透光。另外，第一缓冲层11的厚度例如是自100埃至500埃。

栅极20g覆盖于第一缓冲层11的一部份，而栅极20g包括一第一铝金属层22与一第一保护层24，其中第一铝金属层22配置于第一缓冲层11上，而第一保护层24配置于第一铝金属层22上。此外，上述的第一铝金属层22及第一保护层24也会构成扫描配线(scan line)20。第一铝金属层22的厚度例如是自1000埃至4000埃，而第一保护层24是钼或钼铌合金，且第一保护层24的厚度为100埃至1000埃。另外，由于第一保护层24配置于第一铝金属层22上，因此在后续的制程中，第一保护层24便会对抑制铝金属层22产生小凸起。

此外，由于第一铝金属层22配置于缓冲层11上，因此在后续的制程如退火(annealing)及化学汽相沉积制程中，第一铝金属层22因受热而膨胀的幅度便可受到抑制，以改善小凸起的现象。另外，由于第一缓冲层11全面地覆盖基板10，因此第一缓冲层11也可以抑制基板10翘曲的幅度。此外，第一缓冲层11还能够阻止基板10所含有的杂质扩散至第一铝金属层22中，因此基板10便可选择杂质含量较高的种类，以降低成本。

栅绝缘层12覆盖栅极20g，且沟道层14配置于栅极20g上方的部分栅绝缘层12上。源极30s及漏极32d配置于沟道层14上并互相分隔。一般而言，源极30s与沟道层14之间，以及漏极32d与沟道层14之间还会包括一层欧姆接触层14a。

如图1E所示，源极30s及漏极32d均包括第二缓冲层34、第二铝金属层36及第二保护层38，其中第二铝金属层36配置于第二缓冲层34上，且第二保护层38配置于第二铝金属层36上。此外，第二缓冲层34、第二铝金属层36及第二保护层38还包括构成数据配线(data line)30。在本实施例中，第二缓冲层34例如是钼或钼铌合金，且第二缓冲层34的厚度可以是100埃至1000埃。第二铝金属层的厚度可以是1000埃至4000埃。另外，第二保护层38例如是钼或钼铌合金，且第二保护层38的厚度可以是100埃至1000埃。同样地，第二保护层38的功能与第一保护层24的功能相似，而第二缓冲层34的功能与第一缓冲层11的功能相似。

如前所述，当此薄膜晶体管是应用于薄膜晶体管阵列基板的一个像素结构中时，此像素结构还包括一第三保护层40与一像素电极50，其中第三保护层40配置于基板10上，并覆盖此薄膜晶体管。此外，第三保护层40具有一接触窗40a，其暴露出漏极32d。像素电极50配置于第三保护层40上，并与漏极32d电性连接。

由于配置有第二缓冲层34及第二保护层38，因此本发明的薄膜晶体管能够防止源极30s、漏极32d及数据配线30产生小凸起，从而增加薄膜晶体管的可靠度(reliability)。

纵上所述，本发明的薄膜晶体管及其制造方法至少具有下列优点：

一、本发明采用缓冲层与保护层，以抑制铝金属层所产生的小凸起的现象。

二、基板上的第一缓冲层可以防止基板内的杂质扩散至铝金属层中，且能够抑制基板的变形幅度，因此制造商可以采用较低品质的基板，以降低材料成本。

三、本发明的薄膜晶体管的制造方法能够以低成本的材料及制程条件而达成改善小凸起的效果，从而增加薄膜晶体管的可靠度。

虽然本发明已以数个实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims

1.一种薄膜晶体管，包括：

一基板；

一第一缓冲层，配置该基板上，该第一缓冲层为一硅化物；

一栅极，覆盖该第一缓冲层的一部分，该栅极包括：

一第一铝金属层；

一第一保护层，配置于该第一铝金属层上；

一栅绝缘层，覆盖该栅极；

一沟道层，配置于该栅极上方的部分该栅绝缘层上；以及

一源极及一漏极，配置于该沟道层上并互相分隔，该源极及该漏极包括：

一第二缓冲层；

一第二铝金属层，配置于该第二缓冲层上；以及

一第二保护层，配置于该第二铝金属层上。

2.如权利要求1所述的薄膜晶体管，其特征在于，该硅化物包括氧化硅或氮化硅。

3.如权利要求1所述的薄膜晶体管，其特征在于，该第一缓冲层的厚度为100埃至500埃。

4.如权利要求1所述的薄膜晶体管，其特征在于，该第二缓冲层包括钼或钼铌合金。

5.如权利要求4所述的薄膜晶体管，其特征在于，该第二缓冲层的厚度为100埃至1000埃。

6.如权利要求1所述的薄膜晶体管，其特征在于，该第一保护层包括钼或钼铌合金。

7.如权利要求6所述的薄膜晶体管，其特征在于，该第一保护层的厚度为100埃至1000埃。

8.如权利要求1所述的薄膜晶体管，其特征在于，该第二保护层包括钼或钼铌合金。

9.如权利要求8所述的薄膜晶体管，其特征在于，该第二保护层的厚度为100埃至1000埃。

10.如权利要求1所述的薄膜晶体管，其特征在于，该第一铝金属层的厚度为1000埃至4000埃。

11.如权利要求1所述的薄膜晶体管，其特征在于，该第二铝金属层的厚度为1000埃至4000埃。

12.一种薄膜晶体管的制造方法，包括：

于一基板上形成一第一缓冲层，该第一缓冲层为一硅化物，且覆盖该基板的全部；

于该第一缓冲层上依序形成一第一铝金属层及一第一保护层，以构成一栅极；

形成一栅绝缘层，以覆盖该栅极；

于该栅极上方的部分该栅绝缘层上形成一沟道层；以及

于该沟道层上依序形成一第二缓冲层、一第二铝金属层及一第二保护层，以构成互相分隔的一源极及一漏极。

13.如权利要求12所述的薄膜晶体管的制造方法，其特征在于，形成该第一保护层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

14.如权利要求12所述的薄膜晶体管的制造方法，其特征在于，形成该第二保护层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

15.如权利要求12所述的薄膜晶体管的制造方法，其特征在于，形成该第二缓冲层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

16.如权利要求12所述的薄膜晶体管的制造方法，其特征在于，形成该第一铝金属层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。

17.如权利要求12所述的薄膜晶体管的制造方法，其特征在于，形成该第二铝金属层的成膜压力为0.1至1Pa，成膜功率密度为0.2至10.9w/cm2，成膜温度为摄氏25度至150度。