CN1307694C - 降低半导体组件中二硅化钴层的电阻值的方法 - Google Patents

Abstract

本发明公开了一种降低半导体组件中二硅化钴层的电阻值的制造方法。首先，形成一金属钴层于一硅衬底上。再进行两次退火处理。第一次退火处理是先将金属钴层转变成一硅化钴(CoSi)层。然后，形成一覆盖层于硅化钴层上方，厚度约在1000至3000，以抑制硅化钴晶粒在后续高温工艺中再生长。接着，再进行第二次退火处理，将硅化钴层转变成二硅化钴(CoSi2)层。

Description

降低半导体组件中二硅化钴层的电阻值的方法

技术领域

本发明涉及一种半导体组件的制造方法，且特别涉及一种可降低组件中二硅化钴(CoSi2)层的电阻值的方法。

背景技术

在半导体组件的工艺中，多在内部电连接点例如栅极、源极或漏极上，形成低阻值的二硅化钴(CoSi2)层。一般而言，二硅化钴的制造方法是先将金属钴(Co)层形成于一含硅的衬底上，再经过两次的退火处理(annealingtreatment)将钴转变成二硅化钴。其中，第一次的退火处理是先令钴扩散到含硅的衬底内，以形成一硅化钴(CoSi)层。第二次的退火处理则是将硅化钴层转变成低阻值的二硅化钴，藉以降低组件的电阻值。

参照图1A至1D，其示出一种半导体组件中二硅化钴层的传统制造方法。首先，提供一硅衬底10，如图1A所示。硅衬底10上已形成源极/漏极区域12，栅极14，栅极氧化层16，和侧壁缓冲层18。

接着，以溅镀方式将一金属钴层(cobalt layer)20形成于硅衬底10上，如图1B所示。之后，钛或氮化钛层可再沉积于金属钴层上方(未示出)，以保护金属钴免于氧化。

然后，进行第一次退火处理，使部分的金属钴层20转变成硅化钴(CoSi)层22，如图1C所示。其余未反应的钴则标示为20A。其中，第一次退火处理的实施温度约在450℃至550℃范围之间。在第一次退火处理后，移除未反应的钴20A。

接着，进行第二次退火处理，其实施温度比第一次退火处理的温度还要高，约在750℃至880℃范围之间，以使硅化钴(CoSi)层22转变成二硅化钴(CoSi2)层23。其中，二硅化钴(CoSi2)层23的阻值很低，因此可降低如栅极、源极或漏极的电阻。

然而，在高温的第二次退火处理进行时，原先硅化钴(CoSi)层22的晶粒会再生长(re-grow)，并形成更大的晶粒。而具有大尺寸晶粒的二硅化钴(CoSi2)，在后续高温处理的热压力下会更容易再生长。此种现象即为熟知的“结块现象”(agglomeration)。因此，依照上述传统的方法，会使二硅化钴层产生结块现象，而造成组件的缺陷。例如图1D所示，所形成的二硅化钴层23表面十分粗糙，或是二硅化钴的大颗晶粒232穿过源极/漏极区域12而与硅衬底10接触，或是晶粒再生长后无法形成连续的二硅化钴层23而产生一不连续区域231。

在图1D中，由于结块现象所造成二硅化钴层23的粗糙表面，会降低二硅化钴层23的平坦度，进而影响后续沉积于上方的层的平坦度。此处的不平坦(unevenness)除了指二硅化钴层23的表面外观，还有二硅化钴层23与源极/漏极区域12的界面的不平坦。若于一中间绝缘层中形成一接触孔(未示出)，并对二硅化钴层23进行蚀刻，则不平坦的二硅化钴层23会使蚀刻无法精确的被控制，而使硅衬底10有被过度蚀刻的可能。一旦接触孔与硅衬底10接触，在接触孔和硅衬底10之间将会产生漏电的情形。再者，若二硅化钴的大颗晶粒232穿过源极/漏极区域12而与硅衬底10接触，当电压一施加至半导体组件上，也会造成漏电。此外，因晶粒再生长所产生的不连续区域231会增加二硅化钴层23的电阻值，而对组件的性能造成影响。而上述的缺陷在二硅化钴层23经历后续一连串高温的退火处理后，会变得更加严重。

因此，如何使形成的二硅化钴层更为平坦，实为研发人员努力的重要目标。

发明内容

有鉴于此，本发明的目的是提供一种半导体组件中二硅化钴层的制造方法，以增加二硅化钴层的平坦度，并降低二硅化钴层的电阻值。

根据本发明的目的，提出一种降低半导体组件中二硅化钴层的电阻值的制造方法。首先，提供一硅衬底，并形成一金属钴层于硅衬底上。接着，藉由第一次退火处理，形成一硅化钴(CoSi)层，而未反应的金属钴则以选择性蚀刻方式移除。然后，形成一覆盖层于硅化钴层上方，以抑制硅化钴晶粒在后续高温处理中再生长。接着，藉由第二次退火处理，将硅化钴层转变成二硅化钴(CoSi2)层。根据本发明，覆盖层例如是一层氧化硅层、或一层氮化硅层。且覆盖层的厚度约在1000_至3000_范围之间。

根据本发明，提供一种降低半导体组件中二硅化钴层的电阻值的制造方法，包括步骤如下：提供一硅衬底；形成一金属钴层于该硅衬底上；藉由一第一次退火处理，形成一硅化钴层于该硅衬底与该金属钴层的交界处，其中，一未反应的金属钴层残留于该硅化钴层上方；以选择性蚀刻方式移除该未反应的金属钴层；形成一覆盖层于该硅化钴层上方；以及藉由一第二次退火处理，将该硅化钴层转变成一层二硅化钴层，其中该覆盖层物理上地抑制硅化钴晶粒，使其无法在该第二次退火处理时再生长。

根据本发明，提供一种利用以上制造方法形成的半导体组件，包括：一硅衬底；一层二硅化钴层，形成于该硅衬底上；以及一覆盖层，形成于该二硅化钴层上方，该覆盖层的厚度为1000_至3000_范围之间，且该覆盖层的材料为氧化硅或氮化硅。

根据本发明，提供一种降低半导体组件中二硅化钴层的电阻值的制造方法，包括步骤如下：提供一硅衬底；形成一金属钴层于该硅衬底上；在一第一加热温度下对该组件加热，使该金属钴层转变成一层硅化钴层；以选择性蚀刻方式，移除残留于该硅化钴层上方的一未反应的金属钴层；形成一覆盖层于该硅化钴层上方，该覆盖层的厚度为1000_至3000_范围之间，且该覆盖层的材料为氧化硅或氮化硅；以及在一第二加热温度下对该组件加热，使该硅化钴层转变成一层二硅化钴层。

根据本发明，提供一种利用上述制造方法所得的半导体组件，包括：一硅衬底；一层二硅化钴层，形成于该硅衬底上；以及一覆盖层，形成于该二硅化钴层上方。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至1D示出一种半导体组件中二硅化钴层的传统制造方法；以及

图2A至2E图示出依照本发明优选实施例的降低半导体组件中二硅化钴层的电阻值的制造方法。

其中，图式标记说明如下：

10：硅衬底                       12：源极/漏极区域

14：栅极                         16：栅极氧化层

18：侧壁缓冲层                    20：金属钴(Co)

20A：未反应的钴                   22：硅化钴(CoSi)层

23、26：二硅化钴(CoSi2)层         24：覆盖层

232：大颗的二硅化钴晶粒           231：二硅化钴层的不连续区域

具体实施方式

参照图2A至2E，其示出依照本发明优选实施例的降低半导体组件中二硅化钴层的电阻值的制造方法。如图2A所示，先提供一硅衬底10。源极/漏极区域12依传统方法形成于硅衬底10处，以定义出一通道区。栅极14，主要材质为多晶硅，形成于通道区，并位于一栅极氧化层16的上方。而侧壁缓冲层18，材质例如是氧化硅，可形成于栅极14的两侧壁上。

接着，如图2B所示，于硅衬底10上形成一金属钴层20，且金属钴层20并覆盖栅极14。金属钴层可藉由溅镀方式形成。之后，一钛层或氮化钛层可沉积于金属钴层20的上方(未示出)，以保护金属钴免于氧化。

然后，如图2C所示，进行第一次退火处理，使部分的金属钴层20转变成硅化钴(CoSi)层22。包含硅成分的底材，如硅基材10和栅极14，会与金属钴反应而消耗一部份的硅。其余未反应的钴则标示为20A。其中，第一次退火处理的实施温度约在450℃至550℃范围之间，进行时间约30秒至90秒。

接着，移除未反应的钴20A，并进行本发明的一重要步骤。如图2D所示，形成一覆盖层24于硅化钴层22的上方。此覆盖层可以是一层氧化硅层、或一层氮化硅层。且覆盖层的厚度约为1000_至3000_范围之间，优选约为2000_。

然后，如图2E所示，进行第二次退火处理，使硅化钴(CoSi)层22转变成二硅化钴(CoSi2)层26。第二次退火处理的实施温度比第一次退火处理的实施温度要高，约在750℃至880℃范围之间，实施时间约30秒至90秒。形成二硅化钴(CoSi2)层26后，覆盖层可被移除或是留下，视工艺需求而定，并没有特别限制。

本发明中，以覆盖层24物理上地抑制硅化钴(CoSi)晶粒，使其无法在第二次退火处理时再生长(re-grow)，即使组件经历后续一连串高温处理的热压力，也不容易再生长。因此，按照本发明的制造方法所形成的二硅化钴(CoSi2)层不但具有十分平坦的表面外观，二硅化钴层与源极/漏极区域的界面亦十分平坦，而顺利解决传统工艺的问题。例如：表面粗糙的二硅化钴层、或过大的二硅化钴晶粒刺穿源极/漏极区域而与硅衬底10接触、或晶粒再生长后使二硅化钴层不连续等诸多缺陷，均可被避免。

此外，本发明的降低二硅化钴阻值的制造方法，可应用于任何需要在一含硅的基底上形成二硅化钴的工艺。以下即对制造后的组件进行阻值测试。

阻值测试

测试组件包括两组样品，薄层电阻(sheet resistance，Rs)的量测结果列于表一。其中，样品A是依照本发明的制造方法(如图2A至2E所示)所制作的样品，含有覆盖层。样品B是依照传统的制造方法(如图1A至1D所示)所制作的样品，没有覆盖层。

表一

首先，将样品A(如图2E所示)和样品B(如图1D所示)在950℃的高温下，退火360秒。然后，分别量测其薄层电阻值。量测结果显示：样品A(具有覆盖层)的平均薄层电阻值约只有样品B(不具覆盖层)的平均薄层电阻值的一半(7.88∶14.630)。因此，测试结果证明，依照本发明方法所制作的样品A，其覆盖层的确可有效抑制薄层电阻值的上升。

此外，具有覆盖层的样品A在还未进行950℃、360秒的退火时，先量测其薄层电阻值，约为6.6。与高温退火后的平均薄层电阻值7.88相较，退火后样品A的薄层电阻值并没有增加多少。因此，依照本发明的制作方法，具有覆盖层的样品A的确可增加二硅化钴层的热稳定性。

综上所述，虽然本发明已以通过优选实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，可作各种的更动与改进，因此本发明的保护范围当视所附权利要求为准。

Claims (24)

1.一种降低半导体组件中二硅化钴层的电阻值的制造方法，包括步骤如下：

提供一硅衬底；

形成一金属钴层于该硅衬底上；

藉由一第一次退火处理，形成一硅化钴层于该硅衬底与该金属钴层的交界处，其中，一未反应的金属钴层残留于该硅化钴层上方；

以选择性蚀刻方式移除该未反应的金属钴层；

形成一覆盖层于该硅化钴层上方；以及

藉由一第二次退火处理，将该硅化钴层转变成一层二硅化钴层，

其中该覆盖层物理上地抑制硅化钴晶粒，使其无法在该第二次退火处理时再生长。

2.如权利要求1所述的制造方法，其中该覆盖层为一层氧化硅层。

3.如权利要求1所述的制造方法，其中该覆盖层为一层氮化硅层。

4.如权利要求1所述的制造方法，其中该覆盖层的厚度为1000_至3000_范围之间。

5.如权利要求4所述的制造方法，其中该覆盖层的厚度为2000_。

6.如权利要求1所述的制造方法，其中该第二次退火处理的实施温度高于该第一次退火处理的实施温度。

7.如权利要求1所述的制造方法，其中该第一次退火处理的进行温度在450℃至550℃范围之间。

8.如权利要求7所述的制造方法，其中该第一次退火处理的实施时间在30秒至90秒范围之间。

9.如权利要求1所述的制造方法，其中该第二次退火处理的实施温度在750℃至880℃范围之间。

10.如权利要求8所述的制造方法，其中该第二次退火处理的实施时间在30秒至90秒范围之间。

11.如权利要求1所述的制造方法，其中在实施该第一次退火处理之前，先在该金属钴层上方形成一钛层。

12.如权利要求1所述的制造方法，其中在实施该第一次退火处理之前，先在该金属钴层上方形成一层氮化钛层。

13.如权利要求1所述的制造方法，其中在该硅化钴层转变成该二硅化钴层之后，移除该覆盖层。

14.一种利用权利要求1所述的制造方法所得的半导体组件，包括：

一硅衬底；

一层二硅化钴层，形成于该硅衬底上；以及

一覆盖层，形成于该二硅化钴层上方，该覆盖层的厚度为1000_至3000_范围之间，且该覆盖层的材料为氧化硅或氮化硅。

15.一种降低半导体组件中二硅化钴层的电阻值的制造方法，包括步骤如下：

提供一硅衬底；

形成一金属钴层于该硅衬底上；

在一第一加热温度下对该组件加热，使该金属钴层转变成一层硅化钴层；

以选择性蚀刻方式，移除残留于该硅化钴层上方的一未反应的金属钴层；

形成一覆盖层于该硅化钴层上方，该覆盖层的厚度为1000_至3000_范围之间，且该覆盖层的材料为氧化硅或氮化硅；以及

在一第二加热温度下对该组件加热，使该硅化钴层转变成一层二硅化钴层。

16.如权利要求15所述的制造方法，其中该覆盖层的厚度为2000_。

17.如权利要求15所述的制造方法，其中该第二加热温度高于该第一加热温度。

18.如权利要求15所述的制造方法，其中该第一加热温度在450℃至550℃范围之间。

19.如权利要求18所述的制造方法，其中将该金属钴层转变成该硅化钴层的加热步骤，进行30秒至90秒。

20.如权利要求15所述的制造方法，其中该第二加热温度在750℃至880℃范围之间。

21.如权利要求20所述的制造方法，其中将该硅化钴层转变成该二硅化钴层的加热步骤，进行30秒至90秒。

22.如权利要求15所述的制造方法，其中在形成该金属钴层的步骤后，更在该金属钴层上方形成一钛层或一层氮化钛层。

23.如权利要求15所述的制造方法，其中在该硅化钴层转变成该二硅化钴层之后，移除该覆盖层。

24.一种利用权利要求15所述的制造方法所得的半导体组件，包括：

一硅衬底；

一层二硅化钴层，形成于该硅衬底上；以及

一覆盖层，形成于该二硅化钴层上方。