CN101645415A - 金属连线的制造方法 - Google Patents
金属连线的制造方法 Download PDFInfo
- Publication number
- CN101645415A CN101645415A CN200910053707A CN200910053707A CN101645415A CN 101645415 A CN101645415 A CN 101645415A CN 200910053707 A CN200910053707 A CN 200910053707A CN 200910053707 A CN200910053707 A CN 200910053707A CN 101645415 A CN101645415 A CN 101645415A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- manufacture method
- metal level
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种金属连线的制造方法,包括以下步骤:提供一半导体基底;在所述基底上形成阻挡层;对所述阻挡层进行热处理;在所述阻挡层上形成金属层;在所述金属层上形成隔离层和抗反射层;在所述抗反射层涂覆光刻胶层,图案化光刻胶层定义出导线图案;依次刻蚀所述抗反射层、所述金属层和所述阻挡层,形成导线结构。该制造方法是在半导体基底上形成阻挡层步骤和形成金属层步骤之间增加热处理步骤,对阻挡层起到退火的效果,使阻挡层重新结晶而硬化,减小了后续在阻挡层上形成的金属层因退火等热处理所导致的金属晶格的压应力,使金属层不会出现凸起或尖凸的情况,进而保证了制造出的器件的电子稳定性,提高了产品的良品率。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种金属连线的制造方法。
背景技术
半导体集成电路的制作是极其复杂的过程,目的在于将特定电路所需的各种电子元件和线路,缩小制作在一小面积基底上。近年来,随着半导体集成电路制造技术的发展,晶片中所含元件的数量不断增加,元件的尺寸也随集成度的提高而不断缩小,晶片的表面渐渐无法提供足够的面积来制作所需的内连导线。为了适应新的需求,两层以上的金属导电设计,已逐渐成为许多集成电路所必须采用的方式,特别是一些功能较复杂的产品,如微处理器等,甚至需要五层或六层以上的金属导线,才能使各元件发挥应用的功效。因此,内连导线制程工艺已成为现今半导体制程中不可或缺的重要技术之一。
为了清楚的阐述该内连导线制程,请结合参见图1A至图1C。
首先,如图1A所示,提供一半导体基底100,如一硅晶圆。在基底上依次形成阻挡层110、金属层120和抗反射层130。在实际制造过程中,先在基底上沉积底氮化钛层,接着沉积铜铝合金层,然后再沉积顶氮化钛层。
其次,如图1B所示,在形成各层的基底上涂覆光刻胶层140,图案化光刻胶层定义出导线图案。
请参见图1C,利用上述的图案化的光刻胶层140作为掩模,依次刻蚀抗反射层130、金属层120和阻挡层110,形成内连导线结构。
在对金属层120热处理过程时,例如退火处理,金属层表面可能出现凸起。其详细描述如下。
请参见图2A,其所示为铝沉积于半导体基底上的示意图。在形成金属层时,先在较低的温度下将金属铝沉积在半导体基底200上,在半导体基底200上形成铝晶格210(grain),晶格210与晶格210之间则形成有晶界220。
接着进行退火(Anneal)处理,其加热温度通常为400℃,随着温度的升高,金属层与半导体基底会受热膨胀,由于金属层与半导体基底材料的膨胀系数不一致,因此会使得金属层与基材之间产生相当大的不协调。
请参见图2B,其所示为退火后的铝在半导体基底上的示意图。退火过程的高温,使铝晶格210和半导体基底200均产生热膨胀,由于铝是附着在半导体基底200上,但铝的热膨胀系数大于半导体基底材料的热膨胀系数,导致铝晶格210受到极大的压应力,为使压应力舒缓,铝原子会沿着晶界220扩散,进而累积成长,而在其上方形成小凸起或尖凸230(Hillock)。这种在金属层上形成的小凸起或尖凸230,会造成元件表面粗糙而造成漏电、短路,且不均匀的金属内部晶格也会导致金属导线在高温高压的情况下电子迁移,造成可靠性下降,等情形。
发明内容
本发明旨在解决现有技术在制造半导体金属连线的工艺中,进行退火等热处理时,由于金属层和半导体基底的膨胀系数不同,导致金属层上出现的小凸起或尖凸,进而是产生出来的金属内连导线性能低下,可靠性差等技术问题。
有鉴于此,本发明提供一种金属连线的制造方法,包括以下步骤:
提供一半导体基底;
在所述基底上形成阻挡层;
对所述阻挡层进行热处理;
在所述阻挡层上形成金属层;
在所述金属层上形成隔离层;
在所述金属层上形成抗反射层;
在所述抗反射层涂覆光刻胶层,图案化光刻胶层定义出导线图案;
依次刻蚀所述抗反射层、所述金属层和所述阻挡层,形成导线结构。
进一步的,所述阻挡层为氮化钛层。
进一步的,所述阻挡层与所述基底之间有第一黏附层。
进一步的,所述第一黏附层为钛层。
进一步的,所述金属层为铝层。
进一步的,所述隔离层为氮化钛。
进一步的,所述抗反射层为氮氧化硅层。
进一步的,所述抗反射层与所述基底之间有第二层黏附层。
进一步的,所述第二黏附层为钛层。
进一步的,所述热处理的温度为350度至450度。
进一步的,所述热处理的时间为40秒至60秒。
综上所述,本发明提供的金属连线的制造方法是在半导体基底上形成阻挡层步骤和形成金属层步骤之间增加热处理步骤,对阻挡层起到退火的效果,使阻挡层重新结晶而硬化,减小了后续在阻挡层上形成的金属层因退火等热处理所导致的金属晶格的压应力,使金属层不会出现凸起或尖凸的情况,进而保证了制造出的器件的电子稳定性,提高了产品的良品率。
附图说明
图1A至图1C所示为现有技术中金属内连导线制程工艺示意图;
图2A所示为金属层沉积于半导体基底上的示意图;
图2B所示为退火后的金属层在半导体基底上的示意图;
图3所示为本发明实施例提供的金属连线的制造方法的流程图。
具体实施方式
为使本发明的目的、特征更明显易懂,给出较佳实施例并结合附图,对本发明作进一步说明。
请参见图3,其所示为本发明实施例提供的金属连线的制造方法的流程图。该制造方法包括:
S310:提供一半导体基底;
S320:在所述基底上形成阻挡层;
在本实施例中,所述阻挡层为氮化钛(TiN)层。所述阻挡层与所述基底之间有第一黏附层。所述第一黏附层为钛(Ti)层。
Ti层的作用是作为介质层与金属层之间的粘附层,以提供两层材料间更好的粘附性,而TiN层是作为阻挡层避免Ti与金属层,如铝(Al),接触反应而产生电阻较高的TiAl3,同时也可以避免金属层与上下层产生相互扩散。
S330:对所述阻挡层进行热处理;
在本实施例中,所述热处理的温度为350℃至450℃。优选的为400℃,进行热处理的时间为40秒至60秒。
该热处理过程对阻挡层,如TiN,起到退火的效果,使TiN重新结晶并硬化,减小了后续在阻挡层上形成的金属层因退火等热处理所导致的金属晶格的压应力,使金属层的晶格排列更加整齐,不会使金属层出现凸起或尖凸的情况。
S340:在所述阻挡层上形成金属层;
在本实施例中,所述金属层为铝层。选用铝的优点是铝具有较低的电阻系数,且与半导体基底间具有良好的附着性,在刻蚀制程中也表现出较佳的刻蚀特性。
S350:在所述金属层上形成隔离层;
在本实施例中,所述隔离层为氮化钛(TiN)层。所述抗反射层与所述基底之间有第二层黏附层。所述第二黏附层为钛(Ti)层。
S360:在所述金属层上形成抗反射层;
在本实施例中,所述抗反射层为氮氧化硅(SiON)层。
S370:在所述抗反射层涂覆光刻胶层,图案化光刻胶层定义出导线图案;
S380:依次刻蚀所述抗反射层、所述金属层和所述阻挡层,形成内连导线结构。
试验对比传统方法和本发明实施例提供的方法形成的金属层的特性,经过对同一环境下生长的金属层进行观察和测量,得出如下结果:
按照传统方法的金属层的金属晶格间的间隔平均值为1.276um,标准方差为1.108;按照办发明提供的方法形成的金属层的金属晶格间的间隔平均值为0.826um,标准方差为0.375。结果说明经过本发明所提供的方法处理后,金属层的金属间隔的均匀度有明显的改善。
通过对同一环境下生长的金属层的电子迁移性测试(215℃,电流密度15mA/um2),得出如下结果:按照传统方法的金属层平均寿命在90小时左右,按照办发明提供的方法的金属层平均寿命在130小时左右。结果说明经过本发明所提供的方法处理后,寿命有明显延长,可靠性有明显改善。
综上所述,本发明实施例提供的金属连线的制造方法是在半导体基底上形成阻挡层步骤和形成金属层步骤之间增加热处理步骤,对阻挡层起到退火的效果,使阻挡层重新结晶而硬化,减小了后续在阻挡层上形成的金属层因退火等热处理导致的金属晶格的压应力,使金属层不会出现凸起或尖凸的情况,进而保证了制造出的器件的电子稳定性,提高了产品的良品率。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (11)
1.一种金属连线的制造方法,其特征在于,包括以下步骤:
提供一半导体基底;
在所述基底上形成阻挡层;
对所述阻挡层进行热处理;
在所述阻挡层上形成金属层;
在所述金属层上形成隔离层;
在所述金属层上形成抗反射层;
在所述抗反射层涂覆光刻胶层,图案化光刻胶层定义出导线图案;
依次刻蚀所述抗反射层、所述金属层和所述阻挡层,形成导线结构。
2.根据权利要求1所述的制造方法,其特征在于,所述阻挡层为氮化钛层。
3.根据权利要求1所述的制造方法,其特征在于,所述阻挡层与所述基底之间有第一黏附层。
4.根据权利要求3所述的制造方法,其特征在于,所述第一黏附层为钛层。
5.根据权利要求1所述的制造方法,其特征在于,所述金属层为铝层。
6.根据权利要求1所述的制造方法,其特征在于,所述隔离层为氮化钛。
7.根据权利要求1所述的制造方法,其特征在于,所述抗反射层为氮氧化硅层。
8.根据权利要求1所述的制造方法,其特征在于,所述抗反射层与所述基底之间有第二层黏附层。
9.根据权利要求8所述的制造方法,其特征在于,所述第二黏附层为钛层。
10.根据权利要求1所述的制造方法,其特征在于,所述热处理的温度为350度至450度。
11.根据权利要求1所述的制造方法,其特征在于,所述热处理的时间为40秒至60秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910053707A CN101645415A (zh) | 2009-06-24 | 2009-06-24 | 金属连线的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910053707A CN101645415A (zh) | 2009-06-24 | 2009-06-24 | 金属连线的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101645415A true CN101645415A (zh) | 2010-02-10 |
Family
ID=41657224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910053707A Pending CN101645415A (zh) | 2009-06-24 | 2009-06-24 | 金属连线的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101645415A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157357A (zh) * | 2011-03-17 | 2011-08-17 | 上海集成电路研发中心有限公司 | 半导体硅片的清洗方法 |
CN102420129A (zh) * | 2011-09-28 | 2012-04-18 | 上海宏力半导体制造有限公司 | 一种防止在金属层上形成光刻胶孔洞的方法 |
CN102709232A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | 一种用于铜互连的金属硬掩膜层的制备方法 |
CN103631092A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN103730412A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 金属互连线的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801096A (en) * | 1996-06-03 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Self-aligned tungsen etch back process to minimize seams in tungsten plugs |
US20040203230A1 (en) * | 2002-01-31 | 2004-10-14 | Tetsuo Usami | Semiconductor device having multilayered conductive layers |
CN1567547A (zh) * | 2003-06-12 | 2005-01-19 | 矽统科技股份有限公司 | 金属层的改质方法 |
-
2009
- 2009-06-24 CN CN200910053707A patent/CN101645415A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801096A (en) * | 1996-06-03 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Self-aligned tungsen etch back process to minimize seams in tungsten plugs |
US20040203230A1 (en) * | 2002-01-31 | 2004-10-14 | Tetsuo Usami | Semiconductor device having multilayered conductive layers |
CN1567547A (zh) * | 2003-06-12 | 2005-01-19 | 矽统科技股份有限公司 | 金属层的改质方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157357A (zh) * | 2011-03-17 | 2011-08-17 | 上海集成电路研发中心有限公司 | 半导体硅片的清洗方法 |
CN102157357B (zh) * | 2011-03-17 | 2016-04-06 | 上海集成电路研发中心有限公司 | 半导体硅片的清洗方法 |
CN102420129A (zh) * | 2011-09-28 | 2012-04-18 | 上海宏力半导体制造有限公司 | 一种防止在金属层上形成光刻胶孔洞的方法 |
CN102709232A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | 一种用于铜互连的金属硬掩膜层的制备方法 |
CN103631092A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN103631092B (zh) * | 2012-08-29 | 2017-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN103730412A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 金属互连线的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3128811B2 (ja) | 半導体装置の製造方法 | |
CN101645415A (zh) | 金属连线的制造方法 | |
US7823260B2 (en) | Method for manufacturing metal-insulator-metal capacitor | |
US8735904B2 (en) | Semiconductor device | |
US6348403B1 (en) | Suppression of hillock formation in thin aluminum films | |
CN101174650A (zh) | 薄膜晶体管及其制造方法 | |
CN109273350B (zh) | 金属薄膜的制造方法 | |
JP2009099760A (ja) | メンブレン構造素子及びその製造方法 | |
JP2007110127A (ja) | 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板 | |
KR100595330B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
CN106972000A (zh) | 半导体集成电路装置及其制造方法 | |
JP2006148046A (ja) | 半導体素子の製造方法 | |
TWI654339B (zh) | Wiring film | |
JPS5823489A (ja) | 半導体装置作製方法 | |
KR100523658B1 (ko) | 구리 확산 장벽 제조 방법 | |
JP2007281046A (ja) | 薄膜コンデンサ | |
CN101567316A (zh) | 淀积金属的方法 | |
KR100996331B1 (ko) | 반도체 소자용 배선의 제조 방법 | |
JP2003060082A5 (zh) | ||
JP2004104032A (ja) | 金属配線のための積層構造及びその形成方法 | |
KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
TW478070B (en) | Method to improve stability of low dielectric constant spin on polymer with repetitive thermal treatment and manufacturing process to form low dielectric constant dielectric layer | |
JP6298312B2 (ja) | 半導体装置の製造方法 | |
JP2011249584A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100210 |