JP2007110127A - 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板 - Google Patents
薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板 Download PDFInfo
- Publication number
- JP2007110127A JP2007110127A JP2006277769A JP2006277769A JP2007110127A JP 2007110127 A JP2007110127 A JP 2007110127A JP 2006277769 A JP2006277769 A JP 2006277769A JP 2006277769 A JP2006277769 A JP 2006277769A JP 2007110127 A JP2007110127 A JP 2007110127A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film capacitor
- dielectric layer
- heat treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 title abstract description 3
- 238000010438 heat treatment Methods 0.000 claims abstract description 53
- 238000001953 recrystallisation Methods 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229920000307 polymer substrate Polymers 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 22
- 230000003647 oxidation Effects 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 239000010949 copper Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
Abstract
【課題】下部電極の酸化を防止し、さらに下部電極と誘電体層の界面で欠陥を防止してBDV特性を確保できる薄膜キャパシタの製造方法と該薄膜キャパシタが内蔵された印刷回路基板を提供すること。
【解決手段】薄膜キャパシタの製造方法は、金属ホイールを再結晶熱処理する段階と、上記再結晶熱処理した金属ホイールの上部に誘電体層を形成する段階と、上記金属ホイールと誘電体層を熱処理する段階と、上記熱処理した誘電体層の上部に上部電極を形成する段階と、を含んで成る。本発明において金属ホイールの再結晶は、低温から短時間で行われるため金属ホイールの酸化が防止されながら再結晶される。従って、誘電体層の高温熱処理が可能となり、これによって薄膜キャパシタの電気的特性及び製品の信頼性を改善できる。
【選択図】 図1
【解決手段】薄膜キャパシタの製造方法は、金属ホイールを再結晶熱処理する段階と、上記再結晶熱処理した金属ホイールの上部に誘電体層を形成する段階と、上記金属ホイールと誘電体層を熱処理する段階と、上記熱処理した誘電体層の上部に上部電極を形成する段階と、を含んで成る。本発明において金属ホイールの再結晶は、低温から短時間で行われるため金属ホイールの酸化が防止されながら再結晶される。従って、誘電体層の高温熱処理が可能となり、これによって薄膜キャパシタの電気的特性及び製品の信頼性を改善できる。
【選択図】 図1
Description
本発明は、薄膜キャパシタの製造方法と、それにより製造される薄膜キャパシタと、この薄膜キャパシタが内蔵された印刷回路基板に関する。より詳細には、本発明は、静電容量の特性とBDV(絶縁破壊電圧)の特性を向上させることのできる薄膜キャパシタの製造方法と、それにより製造される薄膜キャパシタと、これを有する薄膜キャパシタ内蔵型印刷回路基板に関する。
印刷回路基板上に搭載されていた各種の受動素子は、製品の小型化に大きな妨害となっている。特に、半導体能動素子が漸次に内蔵化されその入出力端子数が増加するにつれ、その能動素子の周囲にさらに多くの受動素子の確保空間が要求されている。
代表的な受動素子にはキャパシタがある。キャパシタは運用周波数の高周波化によってインダクタンスを減少させるため入力端子と最近接距離に配置されることが有利である。
このような小型化と高周波化の要求を満足させるため最近内蔵型キャパシタの具現方案が活発に研究されつつある。内蔵型キャパシタは印刷回路基板に内蔵された形態として、製品のサイズを画期的に減少させることができる。また、能動素子の入力端子に近接距離に配置することができるため導線長さを最小化して誘導インダクタンスを大きく低減させることができ、高周波ノイズ除去にも有利である。
内蔵型キャパシタの代表的な例として特許文献1〜3に提案されている。これら特許は、米国のサンミナ(Sanmina)社が提案した技術として、印刷回路基板(PCB)の内層にキャパシタ特性を有する別途の誘電体層を挿入してキャパシタを具現している。該技術において誘電体層は、FR4として知られたPCB資材を用いても特性が具現されることが知られている。また、要求する静電容量を具現するために誘電体層として、誘電率が高い強誘電体粉末が分散されたエポキシのポリマー(ポリマー−セラミック複合体)が使用できることが知られている。
しかし、ポリマー−セラミックの複合体を誘電体層として使用する場合、静電容量の限界によってパッケージ水準の小型サイズに内蔵できないという問題点がある。従って、電子産業で要求される大部分のディカップリングキャパシタを内蔵させるためには、誘電率を向上させ誘電体層の厚さを減らす様々な薄膜化技術が要求される。
内蔵型薄膜キャパシタの誘電体層としてポリマー−セラミックの複合体ではないセラミックを使用する技術が特許文献4に提案されている。この技術は、未処理金属ホイールの上部にセラミックの誘電体層を形成した後に800〜1050℃の温度でアニーリングし、得られた誘電体を再−酸素化処理した後に伝導性層を形成するものである。該方法では、未処理金属ホイールを誘電体層と共に高温でアニーリングするため、金属ホイールが酸化によって静電容量が減少される。また、金属ホイールが誘電体層にストレスを付加して金属ホイールと誘電体層との界面で欠陥が生じBDV特性が低下される等の限界を有している。
熱処理過程中に金属ホイールの酸化を防止するため、金属ホイールと誘電体層との間にNi等のバリア層を形成して酸化を防止する方法(特許文献5)と、誘電体層とのアニーリング工程で分圧を調節する方法(特許文献6)等が提案されている。このような方法によって、金属ホイールの酸化はある程度防止することができる。
一方、特許文献7には、ニッケルコーティングされた銅基板を誘電体層のアニーリング温度(500〜600℃)より高い温度から無酸素雰囲気で予備アニーリングする方法が提案されている。この方法は、金属ホイールと誘電体層のアニーリング過程において、銅イオンの誘電体層への移動を防止するため予備アニーリングするが、予備アニーリングは400〜820℃の温度で充分時間を持って熱処理することである。予備アニーリング温度が400℃の場合には約120分間長時間熱処理する。そして、バリア層のニッケル膜の厚さは0.1〜2.0μm水準である。
該技術によって無酸素雰囲気で予備熱処理をしても銅の酸化が進行され静電容量の特性が急激に低下される問題点がある。
本発明は、薄膜キャパシタの下部電極の酸化を防止し、さらに下部電極と誘電体層との界面で欠陥の生成を防止してBDV特性を確保できる薄膜キャパシタの製造方法と該薄膜キャパシタが内蔵された印刷回路基板を提供することを目的とする。
上記目的を達成するための本発明の薄膜キャパシタの製造方法は、金属ホイールを再結晶熱処理する段階と、上記再結晶熱処理した金属ホイールの上部に誘電体層を形成する段階と、上記金属ホイールと誘電体層を熱処理する段階と、上記熱処理した誘電体層の上部に上部電極を形成する段階と、を含んで成る。
本発明では金属ホイールを事前に再結晶熱処理して誘電体層との熱処理過程において金属ホイールと誘電体層の界面で欠陥の発生を防止する。
本発明によると、金属ホイールの再結晶熱処理は、金属ホイールの再結晶のためのものであるため高温でなくとも可能であり、短時間でも可能である。高温でなく短時間で行うため再結晶熱処理を大気雰囲気で行っても金属ホイールの酸化に対する恐れがないのである。
好ましい金属ホイールの再結晶熱処理温度は100〜450℃であって、400〜450℃のようにやや高い温度領域では短時間で行うことが好ましい。長時間行うと酸化によって静電容量の誘電特性が低下される。
本発明の特許請求範囲に記載された技術思想に基づいて様々な変更が可能であるが、最も好ましい実施形態は次の通りである。
金属ホイールを100〜450℃の温度で5〜30分間再結晶熱処理する段階と、上記再結晶熱処理した金属ホイールの上部に誘電体層を形成する段階と、上記金属ホイールと誘電体層を熱処理する段階と、上記熱処理した誘電体層の上部に上部電極を形成する段階と、を含んで構成される。
本発明において、再結晶熱処理でその雰囲気に特別な管理をしなくともよいため大気雰囲気でも行うことができる。
本発明において金属ホイールは、CuまたはCu合金から選択された1種からなることが好ましい。
再結晶熱処理前の下部電極膜の上部には、バリア層がさらに形成されるが、バリア層はNiが最も好ましい。
本発明において誘電体層は、強誘電体であれば可能で、その例としてPZT、PLZTから選択された1種であることができる。
本発明において上部電極は、導電性金属であれば可能であり、その例としてCu、Ni、Au、Ag、Pt、Pdのグループから選択された1種であることができる。
本発明によって製造される薄膜キャパシタは、印刷回路基板に適用することができる。
本発明によると、金属ホイールの酸化を防止しながら再結晶熱処理を行うため誘電体層の高温熱処理が可能となり、これによって薄膜キャパシタの電気的特性及び製品の信頼性を改善できる。
以下、本発明を詳細に説明する。本発明は、薄膜キャパシタから静電容量の減少とBDVの特性が低下される原因を分析した結果によって完成されたものである。即ち、金属ホイールと誘電体層の同時熱処理過程では、金属ホイールの再結晶によって、誘電体層に応力を付加すると金属ホイールと誘電体層の界面で欠陥が発生してBDV特性が低下され、また金属ホイールの酸化によって静電容量が減少される。
金属ホイールの再結晶の問題を克服するためには、結晶化温度が低い誘電体材料を使用するか、或いは金属電極として再結晶化温度が高い金属材料を使用する方法がある。しかし、前者の場合、金属の再結晶化温度より低い温度で結晶化する誘電体材料は知られておらず、後者の場合、Pt、Pd等の金属材料があるが、これら材料を使用する場合材料単価が高くなる。
従って、本発明では金属ホイールの再結晶熱処理技術を導入した。これまで金属ホイールの酸化に起因した様々な問題に対しては対応策が報告されているが、金属ホイールの再結晶の観点から金属ホイールを熱処理する技術についての報告は無い。
勿論、特許文献7では誘電体層の形成前に銅ホイールを予備熱処理している。ここで予備熱処理は、再結晶の観点ではなく銅の原子が誘電体層へ拡散するのを防止する観点でなされており、高温で、または低温の場合には長時間熱処理が行われている。
この技術で銅イオンの拡散防止は、薄い酸化膜の誘導によることと推定される。本発明者等の実験によると、無酸化雰囲気から低温で熱処理しても長時間熱処理する場合には銅ホイールの酸化によって静電容量の減少が必然的に伴う問題を確認した。また、この技術ではバリア層であるニッケル膜の厚さは0.1〜2.0μm水準であるが、本発明者等の実験結果によると、このようなニッケル膜の厚さは熱処理過程で揮発される問題点を示した。
従って、本発明者等は金属ホイールの酸化を防止できる再結晶熱処理技術を導入して静電容量の減少とBDV特性の低下を解決して本発明を達成した。これを工程段階別に具体的に説明する。
先ず、本発明によって金属ホイールを再結晶熱処理する。金属ホイールはキャパシタを支持する基材として下部電極の役割をするものである。金属ホイールには安価で取扱いが容易なCuまたはCuの合金を使用することが好ましい。
金属ホイールにはバリア層をさらに形成することができる。この場合、バリア層は金属ホイールの一側面または両側面上に形成される。バリア層は酸化を防止するものであって、このような作用を有する金属であれば制限なく採用可能である。その例としてはNiがある。この場合、Pが3〜15%程度含まれていてもよい。バリア層はメッキまたは蒸着のような手段によって形成することができる。メッキは電解メッキと無電解メッキのいずれも適用可能である。バリア層としてNiが採用される場合にNiは熱処理過程で揮発されてもよい。バリア層の厚さは0.8μm以上が好ましく、より好ましくは0.8〜4μmの厚さである。
次に、再結晶熱処理を行う。金属ホイールまたはバリア層が形成された金属ホイールの再結晶熱処理は、金属ホイールの再結晶のためのことであるため高温でなくとも可能で、短時間でも可能である。高温でなく短時間で行うため再結晶熱処理を大気雰囲気で行っても金属ホイールの酸化に対する恐れがないのである。
好ましい金属ホイールの再結晶熱処理温度は100〜450℃であって、400〜450℃のようにやや高い温度領域では短時間で行うことが好ましい。長時間行うと酸化によって静電容量の誘電特性が低下される。100℃以上〜400℃未満の領域では時間の制限はないが、400〜450℃の区間では酸化の恐れが高くなるため5〜30分間行うことが好ましい。再結晶熱処理温度が低過ぎたり、或いは時間が充分でないと再結晶が起きず、再結晶熱処理温度が高過ぎたり400〜450℃のような温度で熱処理時間が30分を超過すると酸化の恐れがある。400℃未満の低温では多少時間が長くなっても酸化の恐れは少ない。
本発明の再結晶熱処理において雰囲気は特に制御されず、大気雰囲気で行っても構わない。再結晶熱処理が低温または400〜450℃の区間では短時間で行うため、酸化の恐れがないからである。非酸化雰囲気より大気雰囲気は工程上管理が容易である。
再結晶熱処理した後に、金属ホイールまたはバリア層が形成された金属ホイールの上部には誘電体層を形成する。誘電体層の形成は、ゾル−ゲル、スピンコーティングまたは蒸着方法が適用されることができる。蒸着はPVD、ALD、CVD法がある。誘電体層は10〜1000nmの厚さで形成することが好ましい。誘電体は薄膜キャパシタで使用する通常の誘電体であれば適用可能で、好ましくは強誘電体である。強誘電体にはPZT[Pb(Zr、Ti)O3]またはPLZT[(Pb、La)(Zr、Ti)O3]、BTO(BaTiO3)等がある。
誘電体層を形成した後に熱処理する。熱処理は誘電体層の結晶化のための温度で行う。
結晶化された誘電体薄膜の上部には上部電極を形成する。上部電極は薄膜キャパシタに適用される金属であれば任意の金属を用いることが可能であり、そのような金属の例としてはPt、Au、Ag、Cu、Ni、Pd等がある。上部電極膜の形成は蒸着またはメッキまたはこれらを併行して使用されることができる。蒸着としてはPVD、CVD等を用いることが可能であり、メッキは無電解メッキまたは電解メッキ等を適用することができる。上部電極膜の厚さは0.1〜100μmが好ましい。
本発明によって製造される薄膜キャパシタは、印刷回路基板に内蔵されるに適している。本発明の薄膜キャパシタは、一つ以上のラミネート層に積層することができる。例えばCCL(Copper Clad Laminate)のように資材の上部にポリマー基材を積層し、該ポリマーの基材上に薄膜キャパシタを積層して圧着し印刷回路基板を製造することができる。本発明によって製造された薄膜キャパシタは、通常の印刷回路基板の製造工程によって印刷回路基板に内蔵することができる。
以下、本発明を実施例を通じてより具体的に説明する。
[実施例1]
Cuホイールの上部にNi(Pを8〜12%含有)を無電解メッキによって4μmの厚さで形成した。NiメッキされたCuホイールを300℃で10分間大気雰囲気で熱処理して再結晶化させた。再結晶化処理した後、Niの上部にPZTの強誘電体ゾルを3000rpmで20秒間スピンコーティングして誘電体層を形成した。次いで450℃で10分間熱処理した後、窒素雰囲気で550℃、30分間維持して結晶化させた。窒素雰囲気下で熱処理時昇温速度は分当たり2℃、窒素ガス流入量は5リットルにした。熱処理された誘電体層の上部にDCスパッタを用いてAuを蒸着した。これを上部電極にして電気的特性を測定した。電気的特性は図1に示した。
Cuホイールの上部にNi(Pを8〜12%含有)を無電解メッキによって4μmの厚さで形成した。NiメッキされたCuホイールを300℃で10分間大気雰囲気で熱処理して再結晶化させた。再結晶化処理した後、Niの上部にPZTの強誘電体ゾルを3000rpmで20秒間スピンコーティングして誘電体層を形成した。次いで450℃で10分間熱処理した後、窒素雰囲気で550℃、30分間維持して結晶化させた。窒素雰囲気下で熱処理時昇温速度は分当たり2℃、窒素ガス流入量は5リットルにした。熱処理された誘電体層の上部にDCスパッタを用いてAuを蒸着した。これを上部電極にして電気的特性を測定した。電気的特性は図1に示した。
図1(a)に示された通り、金属再結晶層がない従来例の場合、低い漏れ電流特性を示すが電圧が増加するにつれ漏れ電流の増加が大きくなった。また、6〜8Vの電圧の間で絶縁破壊現象を示すことを確認した。このようなブレイクダウンは、誘電体がそれ以上誘電体としての役割ができないことを意味する。その反面、本発明によって再結晶熱処理した場合には10VまでBDVの特性を表さなかった。
図1(b)には、周波数による静電容量密度特性が示されている。本発明によって再結晶熱処理した場合には、再結晶熱処理しない従来例に比べ静電容量特性が改善されることが確認できた。
[実施例2]
Cuホイールの上部にNi(Pを8〜12%含有)を無電解メッキによって4μmの厚さで形成した。NiメッキされたCuホイールを大気雰囲気で図2の条件で熱処理して再結晶化させた。
Cuホイールの上部にNi(Pを8〜12%含有)を無電解メッキによって4μmの厚さで形成した。NiメッキされたCuホイールを大気雰囲気で図2の条件で熱処理して再結晶化させた。
再結晶化処理した後Niの上部にPZTの強誘電体ゾルを3000rpmで20秒間スピンコーティングして誘電体層を形成した。次いで450℃で10分間熱処理した後、窒素雰囲気で550℃、30分間維持して結晶化させた。窒素雰囲気下で熱処理時昇温速度は分当たり2℃、窒素ガス流入量は5リットルにした。熱処理された誘電体層の上部にDCスパッタリングを用いてAuを蒸着した。これを上部電極にして電気的特性を測定した。電気的特性は図2に示した。
図2に示された通り、300℃で10分間熱処理した場合が静電容量特性が最も優れていた。400℃で60分間熱処理した場合は漏れ電流の特性は良いものの静電容量の特性が衰えていた。
本発明において上記実施形態は一つの例示として示されたものであり、本発明はこれに限定されるものではない。本発明の特許請求範囲に記載された技術的思想と実質的に同様の構成を有し同様の作用効果を奏するのは如何なるものも本発明の技術的範囲に含まれる。例えば、本発明の実施例では誘電体としてPZTを使用しているが、他にも内蔵型キャパシタで使用される強誘電体は適用可能である。
Claims (13)
- 金属ホイールを再結晶熱処理する段階と、
前記再結晶熱処理した金属ホイールの上部に誘電体層を形成する段階と、
前記金属ホイールと誘電体層を熱処理する段階と、
前記熱処理した誘電体層の上部に上部電極を形成する段階と、
を含んで成る薄膜キャパシタの製造方法。 - 前記再結晶熱処理は、100℃以上〜400℃未満の温度で行うことを特徴とする請求項1に記載の薄膜キャパシタの製造方法。
- 前記再結晶熱処理は、400〜450℃の温度で5〜30分間行うことを特徴とする請求項1に記載の薄膜キャパシタの製造方法。
- 金属ホイールを100〜450℃の温度で5〜30分間再結晶熱処理する段階と、
前記再結晶熱処理した金属ホイールの上部に誘電体層を形成する段階と、
前記金属ホイールと誘電体層を熱処理する段階と、
前記熱処理した誘電体層の上部に上部電極を形成する段階と、
を含んで成る薄膜キャパシタの製造方法. - 前記再結晶熱処理は、大気雰囲気で行うことを特徴とする請求項1〜4のいずれか一項に記載の薄膜キャパシタの製造方法。
- 前記金属ホイールは、CuまたはCu合金から選択された1種であることを特徴とする請求項1〜5のいずれか一項に記載の薄膜キャパシタの製造方法。
- 前記再結晶熱処理前下部電極膜の上部には、バリア層がさらに形成されることを特徴とする請求項1〜6のいずれか一項に記載の薄膜キャパシタの製造方法。
- 前記バリア層は、Niであることを特徴とする請求項7に記載の薄膜キャパシタの製造方法。
- 前記Niのバリア層は、0.8〜4μmであることを特徴とする請求項8に記載の薄膜キャパシタの製造方法。
- 前記誘電体層は、PZT、PLZTから選択された1種であることを特徴とする請求項1〜9のいずれか一項に記載の薄膜キャパシタの製造方法。
- 前記上部電極は、Cu、Ni、Au、Ag、Pt、Pdのグループから選択された1種であることを特徴とする請求項1〜10のいずれか一項に記載の薄膜キャパシタの製造方法。
- 請求項1または請求項4に記載の方法により製造された薄膜キャパシタ。
- ポリマーの基材上に請求項12に記載の薄膜キャパシタが積層されて成る薄膜キャパシタ内蔵型印刷回路基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050095957A KR100691370B1 (ko) | 2005-10-12 | 2005-10-12 | 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110127A true JP2007110127A (ja) | 2007-04-26 |
Family
ID=37910894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277769A Pending JP2007110127A (ja) | 2005-10-12 | 2006-10-11 | 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070081297A1 (ja) |
JP (1) | JP2007110127A (ja) |
KR (1) | KR100691370B1 (ja) |
CN (1) | CN1949421B (ja) |
TW (1) | TW200731306A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108520825A (zh) * | 2018-04-02 | 2018-09-11 | 华中科技大学 | 一种用于井下特种电源的高温脉冲电容器及其制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100024181A1 (en) * | 2008-07-31 | 2010-02-04 | E. I. Dupont De Nemours And Company | Processes for forming barium titanate capacitors on microstructurally stable metal foil substrates |
CN102129910B (zh) * | 2010-12-24 | 2012-12-05 | 珠海格力新元电子有限公司 | 一种降低薄膜电容器噪音的工艺方法 |
CN102354600B (zh) * | 2011-07-01 | 2013-05-29 | 上海上电电容器有限公司 | 高比能脉冲电容器元件热定型工艺 |
CN103173704B (zh) * | 2013-03-01 | 2015-04-01 | 溧阳华晶电子材料有限公司 | 一种薄膜电容器用复合基板的制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4189331A (en) * | 1978-06-22 | 1980-02-19 | Canada Wire And Cable Limited | Oxidation resistant barrier coated copper based substrate and method for producing the same |
US5079069A (en) * | 1989-08-23 | 1992-01-07 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US5261153A (en) * | 1992-04-06 | 1993-11-16 | Zycon Corporation | In situ method for forming a capacitive PCB |
US5800575A (en) * | 1992-04-06 | 1998-09-01 | Zycon Corporation | In situ method of forming a bypass capacitor element internally within a capacitive PCB |
KR20000041957A (ko) * | 1998-12-24 | 2000-07-15 | 윤종용 | 반도체 디램 셀 캐패시터의 제조 방법 |
DE10009762B4 (de) * | 2000-03-01 | 2004-06-03 | Infineon Technologies Ag | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat |
US6679951B2 (en) * | 2000-05-15 | 2004-01-20 | Asm Intenational N.V. | Metal anneal with oxidation prevention |
US6649930B2 (en) * | 2000-06-27 | 2003-11-18 | Energenius, Inc. | Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same |
US6541137B1 (en) * | 2000-07-31 | 2003-04-01 | Motorola, Inc. | Multi-layer conductor-dielectric oxide structure |
US6936301B2 (en) * | 2002-05-06 | 2005-08-30 | North Carolina State University | Methods of controlling oxygen partial pressure during annealing of a perovskite dielectric layer |
US7029971B2 (en) * | 2003-07-17 | 2006-04-18 | E. I. Du Pont De Nemours And Company | Thin film dielectrics for capacitors and methods of making thereof |
US7541265B2 (en) * | 2005-01-10 | 2009-06-02 | Endicott Interconnect Technologies, Inc. | Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate |
-
2005
- 2005-10-12 KR KR1020050095957A patent/KR100691370B1/ko not_active IP Right Cessation
-
2006
- 2006-10-02 TW TW095136508A patent/TW200731306A/zh unknown
- 2006-10-03 US US11/541,676 patent/US20070081297A1/en not_active Abandoned
- 2006-10-11 CN CN2006101400454A patent/CN1949421B/zh not_active Expired - Fee Related
- 2006-10-11 JP JP2006277769A patent/JP2007110127A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108520825A (zh) * | 2018-04-02 | 2018-09-11 | 华中科技大学 | 一种用于井下特种电源的高温脉冲电容器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200731306A (en) | 2007-08-16 |
CN1949421A (zh) | 2007-04-18 |
KR100691370B1 (ko) | 2007-03-12 |
US20070081297A1 (en) | 2007-04-12 |
CN1949421B (zh) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039759B2 (en) | Method for manufacturing a printed circuit board with a thin film capacitor embedded therein having a dielectric film by using laser lift-off, and printed circuit board with a thin film capacitor embedded therein manufactured thereby | |
JP6015159B2 (ja) | 薄膜コンデンサ | |
JP5287644B2 (ja) | 薄膜コンデンサ | |
JP4406420B2 (ja) | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 | |
JP5267251B2 (ja) | 薄膜コンデンサ、及び薄膜コンデンサの製造方法 | |
JP4770628B2 (ja) | キャパシタの製造方法 | |
JP2017183574A (ja) | 電子部品及び電子部品内蔵型基板 | |
JP4770627B2 (ja) | キャパシタの製造方法 | |
JP2007110127A (ja) | 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板 | |
JP4409558B2 (ja) | 薄膜キャパシタを内蔵した印刷回路基板の製造方法及びそれにより製造された印刷回路基板 | |
US8085523B2 (en) | Method of manufacturing capacitor | |
EP1578543A2 (en) | A method for forming ceramic film capacitors | |
KR100898974B1 (ko) | 박막 커패시터, 적층구조물 및 그 제조방법 | |
KR100735396B1 (ko) | 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 | |
JP4409559B2 (ja) | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 | |
JP2007329189A (ja) | 薄膜コンデンサ及びその製造方法 | |
JP4604939B2 (ja) | 誘電体薄膜、薄膜誘電体素子およびその製造方法 | |
US10395842B2 (en) | Thin film capacitor and manufacturing method thereof | |
JP2751864B2 (ja) | 酸素拡散バリア性電極とその製造方法 | |
JP2005252141A (ja) | 電子部品及びその製造方法 | |
JP5119058B2 (ja) | 薄膜キャパシタ | |
KR100665290B1 (ko) | 박막 커패시터 내장형 인쇄회로기판의 제조방법 | |
JP2008135478A (ja) | 端子電極形成方法及び電子部品の製造方法 | |
KR20100036719A (ko) | 커패시터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |