KR100735396B1 - 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 - Google Patents

박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 Download PDF

Info

Publication number
KR100735396B1
KR100735396B1 KR1020050098700A KR20050098700A KR100735396B1 KR 100735396 B1 KR100735396 B1 KR 100735396B1 KR 1020050098700 A KR1020050098700 A KR 1020050098700A KR 20050098700 A KR20050098700 A KR 20050098700A KR 100735396 B1 KR100735396 B1 KR 100735396B1
Authority
KR
South Korea
Prior art keywords
dielectric
metal electrode
electrode film
thin film
circuit board
Prior art date
Application number
KR1020050098700A
Other languages
English (en)
Other versions
KR20070042754A (ko
Inventor
정형미
정율교
손승현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050098700A priority Critical patent/KR100735396B1/ko
Publication of KR20070042754A publication Critical patent/KR20070042754A/ko
Application granted granted Critical
Publication of KR100735396B1 publication Critical patent/KR100735396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

전기적 특성이 우수한 비정질 금속산화물을 유전체로 하는 박막캐패시터와 이를 내장한 인쇄회로기판 및 그 제조방법이 제공된다.
박막 캐패시터는 제1금속 전극막과
상기 제1금속 전극막상의 BiZnNb계 비정질 금속산화물의 유전체 및
상기 유전체상의 제2금속전극막으로 구성되고,
상기 유전체는 100mTorr이하의 산소분압에서 형성된 것이다. 이 유전체는 40~120 Å의 표면거칠기(RMS)를 갖는다.
본 발명의 박막 캐패시터는 저온에서 금속산화물을 형성하고 저온의 열처리조건에서도 높은 유전특성을 갖는 것으로, 인쇄회로기판에 내장되어 디커플링 캐패시터로 사용될 수 있다.
내장형 캐패시터, 인쇄회로기판, 산소분압, 표면거칠기, 비정질, BZN

Description

박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그 제조방법{thin flim capacitor and printed circuit board embedded capacitor and method for manufacturing the same}
도 1은 산소분압과 표면거칠기의 관계를 나타내는 그래프이다.
도 2는 본 발명의 비정질 유전체 표면의 주사전자현미경사진이다.
도 3은 본 발명의 비정질 유전체의 전기적특성을 나타내는 그래프이다.
도 4는 본 발명의 비정질 유전체의 XRD분석결과를 나타내는 그래프이다.
도 5는 박막 캐패시터 내장형 인쇄회로기판의 단면도이다.
도 6은 버퍼층을 갖는 박막 캐패시터 내장형 인쇄회로기판의 단면도이다.
미국특허공보 5,079,069,
미국특허공보 5,261,153,
미국특허공보 5,800,575,
대한민국 특허출원 2005-57907
본 발명은 박막 캐패시터와 박막캐패시터 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다. 보다 상세하게는, 전기적 특성이 우수한 비정질 금속산화물을 유전체로 하는 박막캐패시터와 이를 내장한 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판상에 탑재되던 각종 수동소자는 제품의 소형화에 큰 장애가 되고 있다. 특히, 반도체 능동소자가 점차 내장화되고 그 입출력단자수가 증가함에 따라 그 능동소자 주위에 보다 많은 수동소자의 확보공간이 요구되고 있다.
대표적인 수동소자로는 캐패시터가 있다. 캐패시터는 운용주파수의 고주파화에 따라 인덕턴스를 감소시키기 위하여 입력단자와 최근접 거리에 배치되는 것이 유리하다.
이러한 소형화와 고주파화의 요구를 충족시키기 위해 최근 내장형 캐패시터의 구현방안이 활발이 연구되고 있다. 내장형 캐패시터는 인쇄회로기판에 내장된 형태로서, 제품의 크기를 획기적으로 감소시킬 수 있다. 또한, 능동소자의 입력단자에 근접거리에 배치할 수 있으므로 도선길이를 최소화하여 유도인덕턴스를 크게 저감시킬 수 있으며, 고주파 노이즈 제거에도 유리하다.
내장형 캐패시터의 대표적인 예가 미국특허공보 5,079,069, 5,261,153, 5,800,575호에 제안되어 있다. 이들 특허는 미국의 산미나(sanmina)사가 제안한 기술로서, 인쇄회로기판(PCB)의 내층에 캐패시터 특성을 갖는 별도의 유전체를 삽입하여 캐패 시터를 구현하는 것이다. 유전체는 FR4로 알려진 PCB자재를 이용하여도 특성이 구현된다고 알려져 있다. 요구하는 정전용량을 구현하기 위하여 유전체로서, 유전율이 높은 강유전체 분말이 분산된 에폭시의 폴리머(폴리머-세라믹 복합체)가 될 수 있다고 알려져 있다.
그러나, 폴리머-세라믹의 복합체를 유전체로 사용하는 경우 정전용량의 한계로 인하여 패키지(pacakage) 수준의 소형 크기에 내장할 수 없는 문제점이 있다.
따라서, 전자산업에 요구되는 대부분의 디커플링 캐패시터를 내장시키기 위해서는 유전율을 향상시키고 유전체의 두께를 줄이는 다양한 박막화 기술이 요구된다.
이와는 달리, 인쇄회로기판에 높은 유전율을 갖는 유전체막과 금속전극막을 포함한 박형 캐패시터를를 적층구조로서 삽입하는 방안이 있다.
이 방안에서는 인쇄회로기판의 폴리머 기재가 고온에 약하므로 금속전극막과 유전체막은 저온에서 형성되어야 한다. 저온에서 형성된 유전체는 결정성을 갖지 못하므로 낮은 유전율을 갖게 된다.
유전체의 결정화를 위해 열처리공정이 추가적으로 행해져야 하나, 이러한 열처리는 400℃이상의 고온에서 이루어지므로, 폴리머 기재를 사용하는 인쇄회로기판에 적용될 수 없는 문제가 있다.
따라서, 인쇄회로기판에 캐패시터를 내장시키기 위해서는 저온에서 유전체를 형성하고 저온에서 열처리할 수 있는 유전체의 개발이 필요하다. 이러한 필요에 대응하여 대한민국 특허출원 2005-57907호에는 Bi2O3-ZnO-Nb2O5 (BZN계)의 유전체가 제안되어 있다. 이 유전체는 파이로클로로상의 금속산화물을 비정질 상태로 이용하는 것으로 비정질임에도 유전특성을 갖는다. 파이로클로로(Pyrchlore)상은 강유전체 물질계인 페로브스카이트상에서 일부 산소가 결핍된 형태의 구조를 가지는 것이다. 일반적으로 파이로클로로상은 유전율이 낮아서 그 생성을 억제해야 유전율이 높은 소재가 만들어진다고 생각하고 있었다. 대한민국 특허출원 2005-57907호는 파이로클로로상의 BZN계 금속산화물을 비정질의 상태에서 이용하면서 유전특성을 확보하고 있다. 본 발명은 이 박막캐패시터의 전기적특성을 개량하고자 하는 것이다.
본 발명은 유전특성, 손실계수, 누설전류의 전기적특성이 우수한 박막캐패시터와 이를 내장한 인쇄회로기판 및 그 제조방법을 제공하는데, 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막 캐패시터는,
제1금속 전극막과
상기 제1금속 전극막상의 BiZnNb계 비정질 금속산화물의 유전체 및
상기 유전체상의 제2금속전극막으로 구성되고,
상기 유전체의 표면거칠기(RMS)는 40~120Å임을 포함하여 이루어진다.
또한, 본 발명의 박막캐패시터에서 유전체는 100mTorr이하의 산소분압, 보다 바람직하게는 10~70mTorr의 산소분압에서 형성된 것이다.
또한, 본 발명의 박막 캐패시터 내장형 인쇄회로기판은, 폴리머의 기재상에 상기한 본 발명의 박막캐패시터를 구비한 것이다.
본 발명의 박막캐패시터와 인쇄회로기판에서 유전체의 표면거칠기(RMS)는 40~60Å인 것이 전기적 특성 측면에서 보다 바람직하다. 본 발명의 비정질 유전체는 유전율이 30~100이고, 누설전류는 10-3~10-8A/㎠의 특성을 구현한다.
본 발명의 비정질 금속산화물은 BiZnNb계로서, 가장 바람직한 조성은 BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6로 되는 것이다. 또한, 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함될 수 있다.
본 발명에서 유전체의 두께는 50nm~1㎛가 바람직하다.
본 발명에서 상기 제1금속 전극막과 상기 제2금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종일 수 있다.
본 발명에서 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼 층이 추가로 형성되는데, 가장 바람직한 버퍼층은 Ni이다.
본 발명에서는 상기한 박막 캐패시터의 제조방법이 제공되는데, 그 제조방법은,
제1금속 전극막상에 BiZnNb계 비정질 금속산화물의 유전체를 100mTorr이하의 산소분압에서 형성하는 단계,
상기 유전체상에 제2금속전극막을 형성하는 단계를 포함하여 이루어진다.
본 발명에서 상기 박막캐패시터를 내장하는 인쇄회로기판의 제조방법은,
폴리머 기재상에 제1금속 전극막을 형성하는 단계,
상기 제1금속 전극막상에 BiZnNb계 비정질 금속산화물의 유전체를 100mTorr이하의 산소분압에서 형성하는 단계,
상기 유전체상에 제2금속전극막을 형성하는 단계를 포함하여 이루어진다.
상기한 박막캐패시터의 제조방법과 인쇄회로기판의 제조방법에서는 전기적특성의 측면에서 산소분압이 10~70mTorr가 바람직하다. 보다 바람직하게는 산소분압이 20~40mTorr이다. 본 발명에서 비정질 금속산화물의 형성은 스퍼터링, PLD, CVD, MOD의 방법에서 선택되는 하나의 방법에 의해 행해지는 것이 바람직하다. 상기 비정질 금속산화물의 형성은 저온에서 즉, 폴리머의 기재상에 형성되는 것을 고려하여 300℃이하에서 행하는 것이 바람직하다. 비정질 금속산화물의 유전체는 열처리될 수 있으며, 열처리는 제2금속전극막의 형성전에 300℃이하에서 행하는 것이다.
본 발명에서 상기 폴리머는 에폭시, 폴리이미드의 그룹에서 선택된 1종이 바람직하다. 본 발명에서 상기 제2금속 전극막의 상부에는 추가로 폴리머가 형성될 수 있다.
이하, 본 발명을 상세히 설명한다.
대한민국 특허출원번호 2005-57907호는 비정질의 BiZnNb계 금속산화물을 박막 캐패시터의 유전체로서 사용하고자 한 것이다. 본 발명은 비정질의 금속산화물의 전기적 특성을 개선하기 위한 연구과정에서 표면 거칠기가 전기적 특성과 밀접한 관계가 있다는데 주목하여 완성된 것이다.
비정질 금속산화물의 표면거칠기는 그 형성공정에서의 산소분압에 의해 조절할 수 있다(도 1). 도 1를 보면, 산소분압이 낮을수록 표면거칠기는 작아진다. 표면거칠기가 작아지면 산화물의 표면이 치밀해지고 전기적 특성이 개선된다. 이는 도 2를 통해 확인할 수 있다.
도 2(d)와 같이 70mTorr의 산소분압에서 형성하여 약 120Å의 표면거칠기(RMS)를 가지는 시편은 공극이 많으며, 그에 반해 표면거칠기가 작은 도 2(a)~도 2(c)의 경우 보다 치밀한 것을 알 수 있다.
본 발명에서 표면거칠기는 제곱평균값(RMS)를 사용한다.
이와 같이, 본 발명은 산소분압이 비정질 금속산화물의 전기적특성에 영향을 미치 고, 결과적으로 비정질 금속산화물의 표면거칠기에도 영향을 미친다는 연구결과에 근거하고 있다. 따라서, 본 발명의 박막캐패시터에서 유전체는 100mTorr이하의 산소분압에서 형성된 것으로, 이 유전체의 표면거칠기(RMS)는 본 발명의 실험에 기초할 때 40~120Å의 조건을 만족하는 것이다.
이하에서는 BiZnNb계 비정질 금속산화물을 대상으로 하여 본 발명을 설명하고자 한다. 산소분압이 BiZnNb계 비정질의 금속산화물에 전기적 특성에 영향을 미친다는 본 발명의 기술사상에 기초하여 다른 비정질의 금속산화물에도 그러한 기술사상은 적용될 수 있을 것이다.
본 발명의 박막 캐패시터는,
제1금속 전극막과
상기 제1금속 전극막상의 40~120Å의 표면거칠기(RMS)를 갖는 BiZnNb계 비정질 금속산화물의 유전체를 갖고,
상기 유전체상의 제2금속전극막으로 구성된다.
이러한 박막 캐패시터는 인쇄회로기판에 내장된다. 도 5에는 일반적인 박막 캐패시터 내장형 인쇄회로기판의 일례가 제시되어 있다. 도 5에서 PCB기판은 코어의 양측에 전극이 형성되고, 각 전극의 일측에는 폴리머가 적층되고, 하부측 폴리머에는 전극이 형성되어 있는 것이다. 코어와 그 양측의 전극은 CCL(Copper Clad Laminate)로 대체되기도 한다. 필요에 따라 CCL의 일측 동박을 박막캐패시터의 하부전극으로 하여 박막캐패시터가 형성되는 경우도 있다. 본 발명에서는 본 발명의 박막 캐패시터가 인쇄회로기판에 내장되는 것으로, 인쇄회로기판에서 내장되는 형태에 대해서는 특별히 제한하는 것은 아니다.
본 발명에서 BiZnNb계 비정질 금속산화물의 표면거칠기(RMS)는 40~120Å인 것이 바람직하다. 보다 바람직하게는 40~60Å의 표면거칠기(RMS)를 가질 때 유전율, 손실계수, 누설전류의 특성 모두가 가장 우수하다. 본 발명에 따라 40~120Å의 표면거칠기를 갖는 BiZnNb계 비정질 금속산화물은 유전율 30~100, 누설전류 10-3~10-8A/㎠의 특성을 갖는다.
본 발명에서 BiZnNb계(이하 BZN이라 간략히 표기하기도 함) 비정질 금속산화물은 BiZnNb계로서, 가장 바람직한 조성은 대한민국 특허출원 2005-57907호에 제시된 것이다. 즉, BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6로 되는 것이다. 또한, 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함될 수 있다. 본 발명에서 사용하는 BZN계 금속산화물은 상온에서 증착시 유전율이 10이하로 낮으나, 300℃이하에서 형성하고 300℃이하에서 열처리하면 유전율이 획기적으로 높아진다. 즉, 파이로클로로 상을 갖는 BZN이 비정질상태에서는 높은 유전율을 형성할 수 없다고 알려져 있으나, 이들의 표면거칠기를 제어하면 결정화 정도에 관계없이 유전율의 향상되는 것이다.
본 발명에서 유전체의 두께는 50nm~1㎛가 바람직하며, 보다 바람직하게는 200~500 nm 이다.
본 발명에서 상기 제1금속 전극막과 상기 제2금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종일 수 있다.
본 발명에서 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼층이 추가로 형성될 수 있다. 버퍼층은 금속 전극막과 유전체의 사이에 높은 결합강도를 유지하면서 열응력에 의한 문제를 해소하기 위해 제공된다. 상기 버퍼층은 열응력의 해소에 유리하고 캐패시터로 작용하지 않는 금속이라면 유익하게 사용될 수 있으며, 바람직하게는 버퍼층으로 Ni이 사용될 수 있다.
다음으로 본 발명의 박막 캐패시터의 제조방법에 대해 설명한다.
먼저, 제1금속 전극막상에 BiZnNb계 비정질 금속산화물의 유전체를 형성할 때 산소분압을 조절하여 전기적특성을 개선하는데 특징이 있다.
유전체의 형성공정에서 산소분압은 단순히 막형성과 생산성의 측면에서 관리되고 있다. 본 발명에서는 비정질 금속산화물을 형성할 때 산소분압이 전기적특성에 영향을 미친다는 사실을 규명한 점에 그 기술적 가치가 있다. 본 발명에 따라 금속산화물을 형성할 때의 산소분압은 100mTorr이하로 하는 것이 바람직하다. 보다 바람 직하게는 10~70mTorr로 하는 것이다. 산소분압이 낮으면 표면거칠기가 작아지며 유전율, 손실계수, 누설전류의 특성이 좋다. 이 세가지의 전기적 특성을 종합할 때 가장 바람직한 산소분압은 20~40mTorr이다.
본 발명에 따라 제1금속 전극막상에 비정질 금속산화물의 형성한다.
제1금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종이 바람직하다.
본 발명에서 비정질 금속산화물의 형성은 스퍼터링, PLD, CVD, MOD의 방법에서 선택되는 하나의 방법에 의해 행해질 수 있다. 상기 금속산화물의 형성은 저온에서 행하는데 구체적으로는 300℃이하에서 행하는 것이 바람직하다. 상기 비정질의 금속산화물의 두께는 50nm~1㎛가 바람직하다.
본 발명에 적용되는 비정질의 금속산화물은 BiZnNb계로서, BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6가 바람직하다. 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함하여 조성된다.
본 발명에 따라 비정질의 금속산화물을 형성한 다음에는 300℃이하에서 열처리하는 것이 바람직하다.
유전체의 상부에는 제2금속 전극막이 형성되는데, 제2금속전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 선택되는 1종이 바람직하다. 금속 전극막의 형성은 무전해 도금, 전해도금, 증발, 스퍼터, 이온빔 증착법 등이 이용될 수 있다.
본 발명에 따라 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼층이 추가로 형성되는데, 상기 버퍼층은 Ni이 바람직하다.
본 발명에 따라 얻어지는 유전체의 표면거칠기(RMS)는 40~120Å가 바람직하다. 상기 유전체의 유전율은 30~100이고, 누설전류는 10-3~10-8A/㎠의 특성을 갖는다.
다음으로 본 발명에 따라 박막 캐패시터 내장형 인쇄회로기판의 제조방법에 대해 설명한다. 인쇄회로기판의 제조방법은 제조된 박막캐패시터를 인쇄회로기판에 적층하는 방법 또는 인쇄회로기판의 빌드업공정에서 폴리머의 상부에 박막 캐패시터를 순차적으로 형성하는 두가지 방법이 있다. 후자의 방법이 생산성 측면에서 유리하며, 본 발명의 비정질 금속산화물은 여기에 적합하다. 후자의 방법에 따라 인쇄회로기판을 제조하는 방법은 폴리머의 상부에 본 발명의 박막 캐패시터를 순차적으로 제조해 간다는 점을 제외하고는 상기한 박막 캐패시터의 제조방법을 적용할 수 있는 바, 여기서 중복설명은 생략한다.
폴리머상에 제1금속 전극막을 형성한다. 폴리머는 FR4, 폴리이미드, 에폭시와 같은 기재를 사용할 수 있다. 즉, 본 발명에서는 PCB공정에 적용되는 유기 기판을 그대로 사용할 수 있는 것으로, PCB 제조공정에 그대로 박막 캐패시터를 내장할 수 있는 것이다.
제1금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 선택된 1종이 바람직하다. 제1금속 전극막은 열에 약한 폴리머 기재상에 형성되므로, 저온에서 형성하여야 한다. 이러한 공정으로는 무전해 도금, 전해도금, 증발, 스퍼터, 이온빔 증착법 등이 이용될 수 있다.
다음으로 제1금속 전극막상에 비정질의 금속산화물 유전체로 형성한다.
본 발명에 따라 금속산화물을 형성할 때의 산소분압은 100mTorr이하로 하는 것이 바람직하다. 보다 바람직하게는 10~70mTorr로 하는 것이다. 산소분압이 낮으면 표면거칠기가 작아져서 유전율, 손실계수, 누설전류의 특성이 좋다. 이 세가지의 전기적 특성을 종합할 때 가장 바람직한 산소분압은 20~40mTorr이다.
본 발명에서 비정질 금속산화물의 형성은 스퍼터링, PLD, CVD, MOD의 방법에서 선택되는 하나의 방법에 의해 행해질 수 있다. 상기 금속산화물의 형성은 저온에서 행하는데 구체적으로는 300℃이하에서 행하는 것이 바람직하다. 상기 비정질의 금속산화물의 두께는 50nm~1㎛가 바람직하다.
본 발명에 적용되는 비정질의 금속산화물은 BiZnNb계로서, BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6가 바람직하다. 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함하여 조성된다.
본 발명에 따라 비정질의 금속산화물을 형성한 다음에는 300℃이하에서 열처리하는 것이 바람직하다.
유전체와, 제2금속전극막 또는 필요에 따라 버퍼층의 형성방법은 상기한 박막 캐패시터의 제조방법에 기재된 대로 행하면 된다. 버퍼층은 상하부 전극의 접착력을 향상시키기 위한 것으로, 인쇄회로기판의 제조공정의 적용성을 고려하여 기판 자재와 같은 형태의 자재로 구성될 수 있다. 이것은 기판 공정상에서 하나의 층을 내장형 박막 캐패시터로 형성하기 위한 연속공정이 가능하다는 것을 의미한다. 그리고, 박막 캐패시터 형성할 때 대면적 자재를 형성하면 유전체 박막에 크랙을 유발하여 핸들링의 문제가 많고 신뢰성에 치명적인 영향을 줄 수 있다. 그러나, 인쇄회로기판의 제조공정에서 박막 캐패시터를 형성하게 되면 그러한 우려는 없다. 즉, 도 6과 같이, 박막 캐패시터의 양쪽에 있는 기판자재가 보호막 형태의 역할을 하기 때문이다.
상기 제2금속 전극막의 상부에는 추가로 폴리머가 적층될 수 있다. 폴리머는 FR4, 폴리이미드, 에폭시와 같은 기재를 사용할 수 있다.
본 발명에 따라 얻어지는 인쇄회로기판에서 유전체의 표면거칠기(RMS)는 40~120Å인 것이 바람직하다. 상기 유전체의 유전율은 30~100이고, 누설전류는 10-3~10-8A/㎠의 특성을 갖는다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다.
[실시예]
제1금속 전극막이 형성된 FR4의 기재를 준비하고, 이 제1금속 전극막의 상부에 PLD공정을 BZN의 금속산화물을 유전체를 4000Å의 두께로 형성하였다. PLD 타겟은 Bi1.5Zn1.0Nb1.5조성을 갖는 것을 사용하였다. PLD에서 산소분압은 10~70mTorr의 조건으로 실시되었으며, 타겟으로부터 기판과의 거리는 약 10㎝로 설정하였으며, 온도는 상온이었다.
이와 같이 얻어진 박막에 대해 산소분압 조건에 따른 전기적특성을 측정하고 그 결과를 도 3에 나타내었다. 도 1, 2에는 산소분압에 따른 거칠기와 표면사진이 제시되어 있다.
도 3에 나타난 바와 같이, 산소분압에 따라 전기적특성에 차이가 있었다.
한편, 도 4에는 XRD 분석 결과가 나타나 있다(30mTorr의 산소분압에서 형성한 BZN유전체 임). 상온에서 형성한 유전체는 약 20 정도의 2θ영역에서 100이하의 강도(intensity)를 나타내고 그 영역이 약 4 정도의 넓은 영역에 나타남으로 결정성이 없는 비정질 상임을 알 수 있었다.
이와 같이, BZN박막의 형성에 있어서 증착시 산소의 분압이 박막의 산소 결합정도의 차이와 결합구조 및 박막의 스트레스에 영향을 주어 유전특성의 변화를 미치는 것을 알 수 있다. 도 1과 도 2에 나타난 바와 같이, 산소분압의 변화에 따른 표면거칠기는 차이가 있으며, 결국 박막의 미세구조가 다른 것을 알 수 있다.
본 발명에서 상기 실시형태는 하나의 예시로서, 본 발명이 여기에 한정되는 것은 아니다. 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 작용효과를 이루는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다. 따라서, 당해 기술분야의 통상의 지식을 가진 자가 본 발명의 특허청구범위에 기재된 본 발명의 기술사상을 벗어나지 않는 범위내에서 다양한 형태의 치환, 변형, 변경이 가능할 것이며, 이러한 것들은 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명에서는 파이로클로로상을 갖는 금속산화물의 성막공정에서 산소의 분압이 성막되는 비정질의 산화물의 조직형태 및 유전특성에 영향을 미 치는 주요한 공정요소임을 밝혀내어 비정질 금속산화물의 유전율의 한계를 극복한 기술이다. 본 발명에 따라 얻어지는 비정질 금속산화물은 높은 유전율이 요구되는 디커플링 캐패시터로 사용될 수 있다. 이러한 비정질 금속산화물은 저온의 성막공정과 저온의 열처리조건에서 얻어지는 것으로 인쇄회로기판의 적층공정에 적용이 가능하다.

Claims (48)

  1. 제1금속 전극막과
    상기 제1금속 전극막상의 BiZnNb계 비정질 금속산화물의 유전체 및
    상기 유전체상의 제2금속전극막으로 구성되고,
    상기 유전체의 표면거칠기(RMS)는 40~120Å로 되는 것을 포함하여 이루어지는 박막 캐패시터.
  2. 제1금속 전극막과
    상기 제1금속 전극막상의 BiZnNb계 비정질 금속산화물의 유전체 및
    상기 유전체상의 제2금속전극막으로 구성되고,
    상기 유전체는 100mTorr이하의 산소분압에서 형성된 것임을 포함하여 이루어지는 박막 캐패시터.
  3. 제 2항에 있어서, 상기 산소분압은 10~70mTorr임을 특징으로 하는 박막 캐패시터.
  4. 제 1항에 있어서, 상기 표면거칠기(RMS)는 40~60Å임을 특징으로 하는 박막 캐패시터.
  5. 제 1항에 있어서, 상기 유전체의 유전율은 30~100 이고, 누설전류는 10-3~10-8A/㎠임을 특징으로 하는 박막 캐패시터.
  6. 제 1항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6임을 특징으로 하는 박막 캐패시터.
  7. 제 1항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함하여 조성되는 것을 특징으로 하는 박막 캐패시터.
  8. 제 1항에 있어서, 상기 유전체의 두께는 50nm~1㎛임을 특징으로 하는 박막 캐패시터.
  9. 제 1항에 있어서, 상기 제1금속 전극막과 상기 제2금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종임을 특징으로 하는 박막 캐패시터.
  10. 제 1항에 있어서, 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼층이 추가로 형성되는 것을 특징으로 하는 박막 캐패시터.
  11. 제 8항에 있어서, 상기 버퍼층은 Ni임을 특징으로 하는 박막 캐패시터.
  12. 폴리머의 기재와
    이 폴리머기재상의 제1금속 전극막과
    상기 제1금속 전극막상의 BiZnNb계 비정질 금속산화물의 유전체 및
    상기 유전체상의 제2금속전극막으로 구성되고,
    상기 유전체의 표면거칠기(RMS)는 40~120Å로 되는 것을 포함하여 이루어지는 박막 캐패시터 내장형 인쇄회로기판.
  13. 제 12항에 있어서, 상기 표면거칠기(RMS)는 40~60Å임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  14. 제 12항에 있어서, 상기 유전체의 유전율은 30~100이고, 누설전류는 10-3~10-8A/㎠임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  15. 제 12항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  16. 제 12항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함하여 조성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  17. 제 12항에 있어서, 상기 유전체의 두께는 50nm~1㎛임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  18. 제 12항에 있어서, 상기 제1금속 전극막과 상기 제2금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  19. 제 12항에 있어서, 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼층이 추가로 형성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  20. 제 19항에 있어서, 상기 버퍼층은 Ni임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
  21. 제1금속 전극막상에 BiZnNb계 비정질 금속산화물의 유전체를 100mTorr이하의 산소분압에서 형성하는 단계,
    상기 유전체상에 제2금속전극막을 형성하는 단계를 포함하여 이루어지는 박막 캐패시터의 제조방법.
  22. 제 21항에 있어서, 상기 산소분압은 10~70mTorr임을 특징으로 하는 박막 캐패시터의 제조방법.
  23. 제 21항에 있어서, 상기 산소분압은 20~40mTorr임을 특징으로 하는 박막 캐패시터의 제조방법.
  24. 제 21항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6임을 특징으로 하는 박막 캐패시터의 제조방법.
  25. 제 21항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함하여 조성되는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  26. 제 21항에 있어서, 상기 유전체의 두께는 50nm~1㎛임을 특징으로 하는 박막 캐패시터의 제조방법.
  27. 제 21항에 있어서, 상기 금속산화물은 스퍼터링, PLD, CVD, MOD의 방법에서 선택되는 하나의 방법에 의해 행해지는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  28. 제 21항에 있어서, 상기 제1금속 전극막과 상기 제2금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종임을 특징으로 하는 박막 캐패시터의 제조방법.
  29. 제 21항에 있어서, 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼층이 추가로 형성되는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  30. 제 29항에 있어서, 상기 버퍼층은 Ni임을 특징으로 하는 박막 캐패시터의 제조방법.
  31. 제 21항에 있어서, 상기 유전체의 표면거칠기(RMS)는 40~120Å임을 특징으로 하는 박막 캐패시터의 제조방법.
  32. 제 21항에 있어서, 상기 유전체의 유전율은 30~100이고, 누설전류는 10-3~10-8A/㎠임을 특징으로 하는 박막 캐패시터의 제조방법.
  33. 폴리머 기재상에 제1금속 전극막을 형성하는 단계,
    상기 제1금속 전극막상에 BiZnNb계 비정질 금속산화물의 유전체를 100mTorr이하의 산소분압에서 형성하는 단계,
    상기 유전체상에 제2금속전극막을 형성하는 단계를 포함하여 이루어지는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  34. 제 33항에 있어서, 상기 산소분압은 10~70mTorr임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  35. 제 33항에 있어서, 상기 산소분압은 20~40mTorr임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  36. 제 33항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 BixZnyNbzO7으로 표현할 때 상기 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  37. 제 33항에 있어서, 상기 BiZnNb계 비정질 금속산화물은 Bi2O3, ZnO, Nb2O5의 3성분에 PbO, CuO, TiO2에서 선택된 1종 또는 2종이상이 추가로 포함하여 조성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  38. 제 33항에 있어서, 상기 유전체의 두께는 50nm~1㎛임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  39. 제 33항에 있어서, 상기 유전체는 스퍼터링, PLD, CVD, MOD의 방법에서 선택되는 하나의 방법에 의해 형성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  40. 제 33항에 있어서, 상기 유전체는 300℃이하의 온도에서 형성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  41. 제 33항에 있어서, 상기 제2금속전극막의 형성전에 상기 유전체는 300℃이하에서 열처리하는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  42. 제 33항에 있어서, 상기 폴리머는 에폭시, 폴리이미드의 그룹에서 선택된 1종임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  43. 제 33항에 있어서, 상기 제1금속 전극막과 상기 제2금속 전극막은 Cu, Ni, Al, Pt, Pd, Ta, Au, Ag의 금속 그룹에서 각각 선택된 1종임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  44. 제 33항에 있어서, 상기 유전체와 제1금속 전극막 또는 제2금속 전극막의 사이에는 버퍼층이 추가로 형성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  45. 제 44항에 있어서, 상기 버퍼층은 Ni임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  46. 제 33항에 있어서, 상기 제2금속 전극막의 상부에는 추가로 폴리머가 형성되는 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  47. 제 33항에 있어서, 상기 유전체의 표면거칠기(RMS)는 40~120Å임을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
  48. 제 33항에 있어서, 상기 유전체의 유전율은 30~100이고, 누설전류는 10-3~10-8A/㎠임 을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판의 제조방법.
KR1020050098700A 2005-10-19 2005-10-19 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 KR100735396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050098700A KR100735396B1 (ko) 2005-10-19 2005-10-19 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098700A KR100735396B1 (ko) 2005-10-19 2005-10-19 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20070042754A KR20070042754A (ko) 2007-04-24
KR100735396B1 true KR100735396B1 (ko) 2007-07-04

Family

ID=38177492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098700A KR100735396B1 (ko) 2005-10-19 2005-10-19 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100735396B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886448B1 (ko) 2007-12-24 2009-03-04 순천향대학교 산학협력단 Ｌｔｃｃ 모듈용 임베디드 캐패시터 유전체 세라믹 조성물
KR100966638B1 (ko) 2008-03-25 2010-06-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR101017154B1 (ko) 2008-12-26 2011-02-25 순천향대학교 산학협력단 온도보상용 적층 캐패시터 유전체 세라믹 조성물

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755603B1 (ko) * 2005-06-30 2007-09-06 삼성전기주식회사 내장형 박막 캐패시터, 적층구조물 및 제조방법
KR100898974B1 (ko) * 2007-06-18 2009-05-25 삼성전기주식회사 박막 커패시터, 적층구조물 및 그 제조방법
KR100969312B1 (ko) * 2008-03-18 2010-07-09 한국기계연구원 고유전율 유전체막을 가진 전자기기용 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990044856A (ko) * 1997-11-05 1999-06-25 포만 제프리 엘 귀금속 산화물의 제조방법 및 이를 사용하여 제조된 구조물
US6730623B2 (en) 2002-09-27 2004-05-04 Motorola, Inc. Cofireable dielectric composition
US20040175585A1 (en) 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
KR20050057907A (ko) * 2003-12-11 2005-06-16 엘지전자 주식회사 진공청소기의 집진실커버 회동감속수단

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990044856A (ko) * 1997-11-05 1999-06-25 포만 제프리 엘 귀금속 산화물의 제조방법 및 이를 사용하여 제조된 구조물
US6730623B2 (en) 2002-09-27 2004-05-04 Motorola, Inc. Cofireable dielectric composition
US20040175585A1 (en) 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
KR20050057907A (ko) * 2003-12-11 2005-06-16 엘지전자 주식회사 진공청소기의 집진실커버 회동감속수단

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886448B1 (ko) 2007-12-24 2009-03-04 순천향대학교 산학협력단 Ｌｔｃｃ 모듈용 임베디드 캐패시터 유전체 세라믹 조성물
KR100966638B1 (ko) 2008-03-25 2010-06-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR101017154B1 (ko) 2008-12-26 2011-02-25 순천향대학교 산학협력단 온도보상용 적층 캐패시터 유전체 세라믹 조성물

Also Published As

Publication number Publication date
KR20070042754A (ko) 2007-04-24

Similar Documents

Publication Publication Date Title
KR100755603B1 (ko) 내장형 박막 캐패시터, 적층구조물 및 제조방법
US8411409B2 (en) Ceramic electronic component and manufacturing method therefor
KR101630043B1 (ko) 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR100967056B1 (ko) 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
KR100735396B1 (ko) 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법
JP4406420B2 (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
KR20060052135A (ko) 캐패시터 구조
KR101886332B1 (ko) 전자부품 및 전자부품 내장형 기판
KR102469185B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR20060005342A (ko) 금속 포일상의 바륨 스트론튬 티탄산염 함유 다층 구조물
KR20080007933A (ko) 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
EP1777713A2 (en) Barium titanate based dielectric precursor solution comprising barium acetate for capacitor
US7886436B2 (en) Thin film capacitor-embedded printed circuit board and method of manufacturing the same
KR100691370B1 (ko) 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판
US20110311718A1 (en) Method of manufacturing thin-film dielectrics and capacitors on metal foils
JP2013134999A (ja) 積層セラミック電子部品
KR102469184B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR100714625B1 (ko) 박막 캐패시터 내장형 인쇄회로기판의 제조방법
US11462339B2 (en) Dielectric film, dielectric element, and electronic circuit board
JP2003124061A (ja) 薄膜コンデンサとそれを用いたチップコンデンサ及びｌｃフィルタ並びにその製造方法
WO2024095583A1 (ja) 積層セラミックコンデンサ
US20230207202A1 (en) Multilayer electronic component
KR20230032950A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2003081674A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee